專利名稱：半導體裝置及其試驗方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置及其試驗方法。
背景技術(shù)：
功率用半導體元件即功率器件作為控制大容量的功率的無觸點的開關(guān)而在節(jié)能化不斷發(fā)展的空調(diào)、冰箱、洗衣機等家電制品的逆變器電路、高速列車或地鐵等的電カ機車的電動機控制中應用。特別是近年來，作為考慮地球環(huán)境，作為將電和發(fā)動機并用而行駛的混合動カ車的逆變器(inverter) /變換器(converter)控制用的功率器件、太陽光或風カ發(fā)電用的變換器用途，其應用領(lǐng)域不斷擴展。包含這些功率器件等的半導體芯片例如在專利文獻I中公開。
專利文獻
專利文獻I :日本特開2005 — 322781號公報。在半導體芯片中，為了使其電特性提高，使半導體芯片薄厚度化的技術(shù)成為主流?？墒牵斶M行半導體芯片的薄厚度化吋，對半導體芯片施加的應カ在面內(nèi)的偏差產(chǎn)生影響，面內(nèi)的電特性的偏差變大。而且，當電特性的偏差變大時，在半導體芯片中局部地流過大的電流，因此存在流過大的電流的部分的發(fā)熱變大，半導體裝置的壽命變短的情況。此外，不能區(qū)別在高溫保持試驗、功率循環(huán)(power cycle)試驗中的品質(zhì)惡化是由應力造成的,還是由芯片制造的不合格造成的。

發(fā)明內(nèi)容
因此，本發(fā)明正是鑒于上述那樣的問題點而完成的，其目的在于提供ー種能抑制在半導體芯片中局部地流過大的電流、并且能排除試驗中的應カ的影響的技木。本發(fā)明的半導體裝置具備半導體芯片，具有控制電扱；以及應力檢測用元件，設(shè)置在所述半導體芯片的表面，檢測對該表面施加的應力。而且，所述半導體裝置基于用所述應カ檢測用元件檢測出的應力，控制對所述控制電極施加的控制信號。根據(jù)本發(fā)明，基于用應力檢測用元件檢測出的半導體芯片的應力，控制開關(guān)元件的柵極信號。因此，能抑制在半導體芯片的施加大的應力的部分流過大的電流。因此，能抑制該部分中的發(fā)熱變大，因此能使壽命變長。


圖I是表示實施方式I的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。圖2是表示壓電電阻元件的結(jié)構(gòu)的圖。圖3是表示對壓電電阻元件施加的應力、和其電阻值的變化率的關(guān)系的圖。圖4是表示實施方式I的半導體裝置的電路結(jié)構(gòu)的圖。圖5是表示實施方式2的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。圖6是表示實施方式2的半導體裝置的電路結(jié)構(gòu)的圖。
圖7是表示壓電電阻元件具有的電阻的種類、和其電阻系數(shù)的關(guān)系的圖。圖8是表示實施方式4的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的剖視圖。圖9是表示實施方式4的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的剖視圖。圖10是表示具有擴散層的壓電電阻元件的電阻值和溫度的關(guān)系的圖。圖11是表示具有多晶硅層的壓電電阻元件的電阻值和溫度的關(guān)系的圖。圖12是表示實施方式5的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。圖13是表示實施方式6的半導體裝置的結(jié)構(gòu)的剖視圖。圖14是表示對半導體芯片施加的應カ的圖。圖15是表示形成了實施方式7的半導體芯片的晶片的狀態(tài)的俯視圖。圖16是表示對半導體芯片施加的應カ和溫度的關(guān)系的圖。圖17是表不對半導體芯片施加的應カ的大小的分布圖。圖18是表示應カ對半導體芯片的電特性所施加的影響的圖。圖19是表示電特性的變動、和在集電極-發(fā)射極間流過的電流值的變化的關(guān)系的圖。
具體實施例方式<實施方式1>
首先，在針對本發(fā)明的實施方式I的半導體裝置進行說明之前，針對與其關(guān)聯(lián)的半導體裝置(以下，稱為“關(guān)聯(lián)半導體裝置”)進行說明。該關(guān)聯(lián)半導體裝置具備半導體芯片，該半導體芯片包含低損耗、并且控制大電流的代表性的IGBT (Insulated Gate BipolarTransistor，絕緣柵雙極型晶體管)。該IGBT在成為半導體芯片的晶片的表面?zhèn)染哂袞艠O電極以及發(fā)射極電極，在背面?zhèn)染哂屑姌O電扱。接下來,針對一般的IGBT接通(turn on)時的工作進行說明。當在柵極一發(fā)射極間施加充分的正電壓(例如+ 15V)時，構(gòu)成IGBT的表面的MOSFET接通。此時，集電極側(cè)的P+層、和與其相比設(shè)置在表面?zhèn)鹊钠茖拥腘-層之間變?yōu)檎蚱珘海瑥腜+層向N-層注入空穴。而且，和注入到N-層的空穴的正電荷相同數(shù)量的電子集中在N-漂移層，產(chǎn)生N-漂移層的低電阻化(電導率調(diào)制)，IGBT成為使電流通過的導通(on)狀態(tài)。接下來,針對IGBT切斷(turn off )時的工作進行說明。當使柵極-發(fā)射極間比上述的正電壓降低時，上述的MOSFET切斷。此時，來自集電極側(cè)的P+層的空穴注入停止，N-漂移層耗盡化，已經(jīng)注入的空穴向發(fā)射極側(cè)流出，IGBT成為使電流切斷的截止(off)狀態(tài)。在上述的導通狀態(tài)下的N-漂移層的低電阻化(電導率調(diào)制)意味著器件的低電阻化，將此時的集電極-發(fā)射極間的電壓稱為“導通電壓”或“VCE (sat)”。從上述的接通切換到切斷時的殘留空穴的電流為功率的無用的浪費、即所謂的開關(guān)損耗。因此，當為了實現(xiàn)IGBT的低電阻化而將空穴和電子(以下作為總稱，有時也稱為“載流子”)較多地注入到N-漂移層內(nèi)時，在切換到切斷時，載流子的殘留導致的開關(guān)損耗增 カロ。即，在該導通電壓的降低、和開關(guān)損耗的降低之間存在折衷的關(guān)系。因此，為了改善這樣的折衷特性，在關(guān)聯(lián)半導體裝置中，使用微細化技術(shù)使半導體芯片中的晶體管単元的密度提高、或使半導體芯片(半導體襯底)薄厚度化。具體地說，當使半導體芯片薄厚度化時，集電極ー發(fā)射極間的電阻(導通電壓)下降，能減少通電時的損耗。根據(jù)以上，從減少通電時的損耗、使電特性提高的觀點出發(fā)，優(yōu)選使半導體芯片(半導體襯底)薄厚度化?？墒牵斒拱雽w芯片變薄時，在進行將半導體芯片組裝到封裝件(package)的エ序、組裝結(jié)束后的焊接、以及樹脂模(mold)密封時,在半導體芯片產(chǎn)生的應力變大。這例如在非專利文獻I (電気學會合同研究會資料、パヮーデバィス電気的特性の機械応力依存、2006年、p. 31-36)中記載。其結(jié)果如以下說明那樣，與半導體芯片相關(guān)的應力顯著地影響其電特性。圖16是表示在進行了裝配過程的焊接之后在半導體芯片施加的應カ的圖。如該圖所示那樣，半導體芯片被放置在裝配用的基板上，在焊料熔融的250°C的狀態(tài)下，對半導體芯片施加的應カ為零，但隨著焊料冷卻并凝固，應カ(在該情況下為壓縮應力)變大。
圖17是表示通過模擬來解析對進行了焊接的半導體芯片施加的應カ的大小的結(jié)果的分布圖。該圖17的左側(cè)的圖示出了在上下以及左右分割正方形狀(矩形形狀)的半導體芯片(圖17的右側(cè)的圖)的情況下，針對位于左上的1/4的半導體芯片的應力的分布。即，在該圖17的左側(cè)的圖中，右下側(cè)與半導體芯片的中央部對應，應カ如等壓線那樣表示。如該圖所示那樣，在半導體芯片面內(nèi)施加的應カ不是均勻的，半導體芯片的中央部的應カ(在此是壓縮應力)最大，隨著朝向半導體芯片的外周部，應カ降低。再有，雖然在此未圖示，但針對位于其它部分(右上、左下、右下)的1/4的半導體芯片也是同樣的。圖18是表示應カ對半導體芯片的電特性賦予的影響的圖。該圖意味著例如將500Mpa左右的應カ施加到半導體芯片的話，該半導體芯片的導通電壓變動3%以上。圖19是表示根據(jù)導通電壓的變動而在半導體芯片的集電極ー發(fā)射極間流過的電流值的變化的圖。該圖意味著例如在半導體芯片中，相對于在受到高的壓縮應力的中央部的IGBT中流過150A的電流，而在受到低的壓縮應力的外周部的IGBT中僅流過130A的電流。從以上可知，在進行半導體芯片的薄厚度化的情況下，對半導體芯片的中央部施加大的應力，在半導體芯片面內(nèi)的應カ的偏差變大，結(jié)果，存在半導體芯片面內(nèi)的導通電壓的偏差變大的情況。而且，當應力變動時，不僅導通電壓，柵極閾值電壓(Vth)也變動。像這樣，當在半導體芯片面內(nèi)的電特性(導通電壓、柵極閾值電壓)產(chǎn)生偏差時，在半導體芯片中局部地流過大的電流，在流過大的電流的部分的發(fā)熱變大。其結(jié)果是在該情況下存在有時使半導體裝置的壽命變短的問題。因此，在本實施方式的半導體裝置中，能解決該問題。以下，針對該半導體裝置詳細地進行說明。圖I是表示本發(fā)明的實施方式I的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。如該圖所示那樣，該半導體裝置具備半導體芯片1，該半導體芯片I具有作為控制電極的柵極電極5。再有，在此為了說明的方便，設(shè)半導體芯片I包含具有柵極電極5的IGBT。半導體芯片I具備終端區(qū)域2，在其外周部保持IGBT的耐壓；以及晶體管単元區(qū)域3，被該終端區(qū)域2包圍，形成了 IGBT。再有，在本實施方式中，半導體芯片I在俯視中具有正方形形狀(矩形形狀)，該正方形形狀具有在X軸方向延伸的兩邊、和在Y軸方向延伸的兩邊。在晶體管単元區(qū)域3的表面?zhèn)扰湓O(shè)有IGBT的發(fā)射極電極4以及上述的柵極電極5，在晶體管単元區(qū)域3的背面?zhèn)扰湓O(shè)有IGBT的集電極電極6。
在半導體芯片I (晶體管単元區(qū)域3)的表面設(shè)置有對施加到該表面的應カ進行檢測的應力檢測用元件7。在本實施方式中，該應カ檢測用元件7被包圍在半導體芯片I的中央部。由于如上述那樣對半導體芯片I的中央部施加比大的應力，所以通過在該中央部形成應カ檢測用元件7，從而能以良好的靈敏度檢測出對半導體芯片I的表面施加的應力。再有，應カ檢測用元件7成為和發(fā)射極電極4、柵極電極5以及集電極電極6電絕緣的狀態(tài)。應カ檢測用元件7包含壓電電阻元件7a、7b，該壓電電阻元件7a、7b根據(jù)對半導體芯片I的中央部的表面施加的應カ而電阻進行變化。其中，壓電電阻元件7a檢測沿著X軸方向的應力，壓電電阻元件7b檢測沿著Y軸方向的應力。因此，應カ檢測用元件7能檢測出沿著X軸方向以及Y軸方向的各個方向的應カ。圖2是表示作為壓電電阻元件7a、7b而使用的壓電電阻元件的結(jié)構(gòu)的圖。在該圖2中示出的壓電電阻元件通過在俯視中在上側(cè)以及下側(cè)具有折返，從而縱方向的全長變得比較長。因此，該壓電電阻元件的ー個方向(在圖2中的縱方向)的靈敏度變高。在本實施方式中，圖2的壓電電阻元件使靈敏度高的ー個方向與X軸方向一致，作為壓電電阻元件7a 而設(shè)置，圖2的壓電電阻元件使靈敏度高的ー個方向與Y軸方向一致，作為壓電電阻元件7b而設(shè)置。圖3是表示對壓電電阻元件7a、7b施加的應力、和其電阻值的變化率的關(guān)系的圖。如果預先取得該關(guān)系的話，通過測定壓電電阻元件7a、7b的電阻的變化率，從而能測定對半導體芯片I施加的應力。在圖I所示的半導體芯片I中設(shè)置有用于測定壓電電阻元件7a、7b (應カ檢測用元件7)的電阻值的端子8、9、10。在此，例如，端子8是接地端子，端子9是檢測X軸方向的應カ的壓電電阻元件7a的電阻測定端子，端子10是檢測Y軸方向的應カ的壓電電阻元件7b的電阻測定端子。圖4是表示本實施方式的半導體裝置的電路結(jié)構(gòu)的圖。如該圖所示那樣，在本實施方式的半導體裝置中設(shè)置有負載部11、電源12、控制部13、以及開關(guān)元件14。在本實施方式中，負載部11以及開關(guān)元件14構(gòu)成半導體芯片I，開關(guān)元件14以及其柵極電極為上述的IGBT以及柵極電極5。如圖4所示那樣，負載部11的一端和電源12連接，負載部11的另一端和開關(guān)元件14的集電極連接。開關(guān)元件14的柵極電極和控制部13連接，開關(guān)元件14的發(fā)射極接地。開關(guān)元件14基于來自后面敘述的控制部13的柵極信號，控制半導體芯片I的負載部11的通電。本實施方式的半導體裝置基于用應力檢測用元件7檢測出的應力，控制對開關(guān)元件14的柵極電極(控制電極)施加的柵極信號(控制信號)。再有，在此所說的柵極信號的控制包含柵極信號的大小的變更、或柵極信號的停止。在本實施方式中，該控制通過控制部13進行。以下，針對該控制部13詳細地進行說明。本實施方式的控制部13具備應カ取得部13a，該應カ取得部13a取得與使用應カ檢測用元件7檢測的應カ對應的電阻變化來作為電壓變化A V。圖4的左下示出了應カ取得部13a的具體的電路結(jié)構(gòu)的ー個例子?？刂撇?3能使用應カ取得部13a，將壓電電阻元件7a、7b的電阻值的變化作為例如在使電流通電的狀態(tài)下的電壓變化而進行監(jiān)視。
在以應カ取得部13a取得的電壓變化A V超過了某固定電壓變化量(閾值電壓)的情況下，即，在以應カ檢測用元件7檢測的應カ超過了規(guī)定的閾值的情況下，控制部13控制開關(guān)兀件14的柵極信號。在本實施方式中，在壓電電阻兀件7a、7b的任一方的電壓變化超過了某固定電壓變化量(閾值電壓)的情況下，控制部13控制開關(guān)元件14的柵極信號。根據(jù)以上那樣的本實施方式的半導體裝置，基于以應力檢測用元件7檢測出的半導體芯片I的應カ來控制柵極信號。因此，能抑制在半導體芯片I的施加大的應力的部分流過大的電流。因此，能抑制在該部分中的發(fā)熱變大，因此能使壽命變長。此外，由于即使半導體芯片I處于通電工作中，也能測定對半導體芯片I施加的應カ，所以在大電流開關(guān)時等應カ瞬態(tài)地變化的情況下是有效的。此外，根據(jù)本實施方式的半導體裝置，能一邊對控制信號進行控制，ー邊進行試驗，因此能排除在該試驗中的應カ造 成的影響。再有，在本實施方式中，應カ檢測用元件7包含壓電電阻元件7a、7b。因此，在制作半導體芯片I的流程中，也能并行地制作應カ檢測用元件7，因此能使制造簡化。再有，在本實施方式中，對半導體芯片I包含IGBT進行了說明，但并不僅限于此，包含功率MOSFET也可，包含ニ極管也可。即使在這些情況下，也能得到和上述同樣的效果。再有，本實施方式的半導體芯片I并不僅限于功率器件芯片，為LSI等芯片也可。<實施方式2>
圖5是表示本發(fā)明的實施方式2的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。再有，在本實施方式的半導體裝置中，針對和實施方式I的半導體裝置的結(jié)構(gòu)要素類似的結(jié)構(gòu)要素而賦予相同的附圖標記，以下，以和實施方式I差異較大的部分為中心進行說明。如圖5所示那樣，在本實施方式中，設(shè)置有檢測對俯視中半導體芯片I的中央部施加的應カ的上述的應カ檢測用元件7來作為第I應カ檢測用元件7-1。此外，設(shè)置有檢測對俯視中半導體芯片I的外周部施加的應カ的上述的應カ檢測用元件7來作為第2應カ檢測用元件7-2。該第2應カ檢測用元件7-2設(shè)置在半導體芯片I的角部。第I以及第2應カ檢測用元件7-1、7-2的各自成為和作為IGBT的主電極的發(fā)射極電極4、柵極電極5以及集電極電極6電絕緣的狀態(tài)。在同圖5中示出的半導體芯片I中設(shè)置有用于測定第I應カ檢測用元件7-1的壓電電阻元件7-la、7-lb的電阻值、以及第2應カ檢測用元件7-2的壓電電阻元件7_2a、7_2b的電阻值的端子24、25、26、27、28。在此，例如，端子24是接地端子，端子25是檢測X軸方向的應カ的壓電電阻元件7-la的電阻測定端子，端子26是檢測Y軸方向的應カ的壓電電阻元件7-lb的電阻測定端子。同樣地，端子27是檢測X軸方向的應カ的壓電電阻元件7-2a的電阻測定端子，端子28是檢測Y軸方向的應カ的壓電電阻元件7-2b的電阻測定端子。圖6是表示本實施方式的半導體裝置的電路結(jié)構(gòu)的圖。在以第I應カ檢測用元件7-1檢測出的應力、和以第2應カ檢測用元件7-2檢測出的應カ的差分超過了規(guī)定的閾值的情況下，該半導體裝置控制對開關(guān)元件14的柵極電極施加的柵極信號。再有，在此所說的柵極信號的控制包含柵極信號的大小的變更、或柵極信號的停止。在本實施方式中，該控制通過控制部13進行。以下，針對該控制部13詳細地進行說明。本實施方式的控制部13具備應カ取得部13b，取得與使用第I應カ檢測用元件7-1檢測的應カ對應的電阻變化來作為電壓變化A Vl ;以及應力取得部13c，取得與使用第2應カ檢測用元件7-2檢測的應カ對應的電阻變化來作為電壓變化A V2。圖6的左下以及右下分別示出了應カ取得部13b、13c的具體的電路結(jié)構(gòu)的ー個例子?？刂撇?3能使用應力取得部13以13(，將壓電電阻元件7-1&、7-113、7-2&、7-2ゎ的電阻值的變化作為例如在使電流通電的狀態(tài)下的電壓變化而進行監(jiān)視。在以應カ取得部13b取得的電壓變化A VI、和以應カ取得部13c取得的電壓變化AV2的差分I AV1-AV2I超過了某固定電壓變化量(閾值電壓)的情況下，控制部13控制開關(guān)元件14的柵極信號。即，在以第I應カ檢測用元件7-1檢測出的應力、和以第2應力檢測用元件7-2檢測出的應カ之差的差分超過了規(guī)定的閾值的情況下，控制部13控制開關(guān)元件14的柵極信號。在本實施方式中，在壓電電阻元件7-la、7-lb、7-2a、7_2b的電壓中的、與沿著同一方向的應カ相關(guān)的電壓彼此的差分超過了某固定電壓變化量(閾值電壓)的情況下，控制部13控制開關(guān)元件14的柵極信號。例如，在半導體芯片I的中央部設(shè)置的X軸方向的壓電電阻元件7-la的電壓、和在半導體芯片I的外周部設(shè)置的X軸方向的壓電電阻元件7_2a的電壓的差分超過了某固定電壓變化量(閾值電壓)的情況下，控制開關(guān)元件14的柵極信 號。根據(jù)以上那樣的本實施方式的半導體裝置，即使半導體芯片I處于通電工作中，也能測定對半導體芯片I施加的應力。此外，由于能測定在半導體芯片I面內(nèi)的應カ，所以能抑制電特性的偏差。即，與實施方式I相比能可靠地抑制在半導體芯片I的施加大的應力的部分流過大的電流。此外，在本實施方式中，第2應カ檢測用元件7-2設(shè)置在半導體芯片I的角部。由于對該角部如上述那樣施加大的應力，所以能提高對在半導體芯片I面內(nèi)的應カ的偏差進行檢測的靈敏度。<實施方式3>
實施方式I的目的在于通過應カ檢測用元件7在半導體芯片I的通電工作中檢測對半導體芯片I施加的應力，從而抑制半導體芯片I的電特性的偏差等。與此相對地，在本實施方式3中，應カ檢測用元件7不是在半導體芯片I的通電エ作中而是在進行半導體芯片I的通電的前后分別檢測應力。例如，在進行半導體芯片I的通電之前，在測定應力檢測用元件7的壓電電阻元件7a、7b的電阻值(即應力)之后，進行伴隨著半導體芯片I的通電的可靠性試驗，例如，長時間通電試驗、功率循環(huán)試驗。而且，在該試驗后，測定應力檢測用元件7的壓電電阻元件7a、7b的電阻值(即應力)。而且，在該通電前后分別以應力檢測用元件7檢測出的應カ彼此的差分超過了規(guī)定的閾值的情況下，控制開關(guān)元件14的柵極信號。根據(jù)這樣的本實施方式的半導體裝置，在可靠性試驗等中在接合半導體芯片I和基板的焊料中產(chǎn)生裂紋的情況下，能檢測出此時產(chǎn)生的應カ的急劇的變化。因此，能感知在該焊料中是否產(chǎn)生裂紋。此外，在應カ差超過了某固定值的情況下，能判斷制品壽命。此外，能區(qū)別在可靠性試驗中的品質(zhì)惡化是由應カ導致的、還是由芯片制造的不合格導致的。再有，在此，針對在實施方式I中應用的情況進行了說明，但即使在實施方式2中應用也能得到同樣的效果。<實施方式4>
圖7是表示壓電電阻元件具有的電阻的種類、和其電阻系數(shù)的關(guān)系的圖。在該圖中，意味著電阻系數(shù)越大，靈敏度越高。在此之前的實施方式中，針對在應カ檢測用元件7、7-1、7_2 (以下稱為“應カ檢測用元件7等”)中包含的壓電電阻元件7a、7b、7-la、7-lb、7-2a、7-2b (以下稱為“壓電電阻元件7a等”)未詳細地進行敘述。在本發(fā)明的實施方式4中，特別指定壓電電阻元件7a等的結(jié)構(gòu)。如圖7所示那樣，在壓電電阻元件7a等具有被注入了 N型雜質(zhì)的擴散層32的情況下，應カ檢測靈敏度變高。因此，在本實施方式4中，壓電電阻元件7a等具有被注入了 N型雜質(zhì)的擴散層32。例如，如圖8所示那樣，在設(shè)置有半導體芯片I的、由P型硅構(gòu)成的晶片31表面，注入N型雜質(zhì)，形成擴散層32，在該擴散層32上形成絕緣膜33，在絕緣膜33上形成局部地露出擴散層32的孔，由此形成壓電電阻元件7a等。
此外，如圖7所示那樣，在壓電電阻元件7a等具有注入了 P型雜質(zhì)的多晶硅層36的情況下，應カ檢測靈敏度變高。因此，在本實施方式中，壓電電阻元件7a等具有注入了 P型雜質(zhì)的多晶娃層36。例如，如圖9所示那樣，在設(shè)置有半導體芯片I的、由硅構(gòu)成的晶片31表面上隔著絕緣膜35形成被摻雜了 P型雜質(zhì)的多晶硅層36，形成包圍該多晶硅層36的絕緣膜35，在上側(cè)的絕緣膜35形成局部地露出該多晶硅層36的孔，由此形成壓電電阻元件7a等。圖10是表示具有上述的擴散層32的壓電電阻元件7a等的電阻值和溫度的關(guān)系的圖，圖11是表示具有上述的多晶硅層36的壓電電阻元件7a等的電阻值和溫度的關(guān)系的圖。在具有上述的擴散層32的壓電電阻元件7a等中，擴散層32具有結(jié)(junction)，因此如圖10所示那樣，在250°C以上的高溫狀態(tài)下的電阻的溫度依賴性稍許不穩(wěn)定。與此相對地，在具有上述的多晶硅層36的壓電電阻元件7a等中，不像擴散層32那樣具有結(jié)，因此如圖11所示那樣，在250°C以上的高溫狀態(tài)下的電阻的溫度依賴性穩(wěn)定。因此，在具有擴散層32的壓電電阻元件7a等中，例如，在高溫狀態(tài)下的應カ評價(模形成、焊接、高溫可靠性試驗)中期待應カ檢測靈敏度的提高。<實施方式5>
圖12是表示本發(fā)明的實施方式5的半導體裝置所具備的半導體芯片的結(jié)構(gòu)的俯視圖。再有，在本實施方式的半導體裝置中，針對和實施方式I的半導體裝置的結(jié)構(gòu)要素類似的結(jié)構(gòu)要素而賦予相同的附圖標記，以下，以和實施方式I差異較大的部分為中心進行說明。如圖12所示那樣，本實施方式的半導體芯片I包含中央部半導體芯片Ia (中央部側(cè)的晶體管単元區(qū)域3)，設(shè)置在俯視中半導體芯片I的中央部；以及外周部半導體芯片Ib (外周部側(cè)的晶體管単元區(qū)域3)，設(shè)置在俯視中該中央部半導體芯片Ia的外周部。而且，半導體芯片I與此配合地包含中央部単元對應柵極電極5a(中央部控制電扱)，分管中央部半導體芯片Ia;以及外周部単元對應柵極電極5b (外周部控制電扱)，分管外周部半導體芯片lb。此外，在本實施方式中，設(shè)置有與中央部單元對應柵極電極5a對應、并檢測對中央部半導體芯片Ia施加的應カ的應カ檢測用元件來作為第I應カ檢測用元件7-3。此外，設(shè)置有與外周部単元對應柵極電極5b對應、并檢測對外周部半導體芯片Ib施加的應カ的應カ檢測用元件來作為第2應カ檢測用元件7-4。該第2應カ檢測用元件7-4設(shè)置在半導體芯片I的角部。第I以及第2應カ檢測用元件7-3、7-4的各自成為和作為IGBT的主電極的發(fā)射極電極4、柵極電極5 (5a,5b)以及集電極6電絕緣的狀態(tài)。在同圖12中示出的半導體芯片I中設(shè)置有用于測定第I應カ檢測用元件7-3的壓電電阻元件7-3a、7-3b的電阻值、以及第2應カ檢測用元件7_4的壓電電阻元件7_4a、7-4b的電阻值的端子41、42、43、44、45。在此，例如，端子41是接地端子，端子42是檢測X軸方向的應カ的壓電電阻元件7-3a的電阻測定端子，端子43是檢測Y軸方向的應カ的壓電電阻元件7-3b的電阻測定端子。同樣地，端子44是檢測X軸方向的應カ的壓電電阻元件7-4a的電阻測定端子，端子45是檢測Y軸方向的應カ的壓電電阻元件7_4b的電阻測定端子。在本實施方式中，設(shè)置有控制與中央部半導體芯片Ia對應的負載部11的通電的開關(guān)元件14來作為第I開關(guān)元件14a，設(shè)置有控制與外周部半導體芯片Ib對應的負載部11的通電的開關(guān)元件14來作為第2開關(guān)元件14b。而且，基于以第I應カ檢測用元件7-3檢測出的應力，控制第I開關(guān)元件14a的柵極信號，并且基于以第2應カ檢測用元件7-4檢 測出的應力，控制第2開關(guān)元件14b的柵極信號。即，在本實施方式中，并存2個在圖4中示出的電路。根據(jù)以上那樣的本實施方式的半導體裝置，能更可靠地抑制根據(jù)半導體芯片I面內(nèi)的應カ而變動的電特性的偏差。因此，與實施方式I相比能可靠地抑制在半導體芯片I的特定部中流過大的電流。<實施方式6>
圖13是表示本發(fā)明的實施方式6的半導體裝置的一部分的結(jié)構(gòu)的剖視圖。如圖所示那樣，該半導體裝置具備金屬制(在此是銅制)的基板62，經(jīng)由焊料61與半導體芯片I的背面接合；以及樹脂模63，在和基板62之間內(nèi)包半導體芯片I。再有，在此，為了方便，省略和半導體芯片I連接的引線鍵合。圖14是表示形成圖13示出的結(jié)構(gòu)的エ序、和對半導體芯片I施加的應カ(壓縮應力)的關(guān)系的圖。如該圖14所示那樣，通過基板62、焊料61以及半導體芯片I的彼此的強度差而產(chǎn)生的應力、和通過樹脂模63以及半導體芯片I的彼此的強度差而產(chǎn)生的應カ進行累積，成為非常強的應力。與此相對地，根據(jù)在此之前的實施方式中說明的半導體裝置，如上述那樣，能抑制在半導體芯片I的施加大的應力的部分流過大的電流。因此，在如本實施方式那樣在半導體芯片I產(chǎn)生強的應カ的結(jié)構(gòu)中是特別有效的。<實施方式7>
本發(fā)明的實施方式7涉及半導體裝置的試驗方法。在此，首先，準備形成有與實施方式2的半導體芯片i類似的、本實施方式的半導體芯片I的晶片。圖15是表示該晶片的圖。如該圖所示那樣，在本實施方式中，第2應カ檢測用元件7-2形成在晶片的切割線(dicing line)71的表面。此外,在本實施方式中，上述的端子
24、27、28也形成在切割線71的表面。在本實施方式中，在準備了上述的晶片之后，對半導體芯片I進行試驗。在該試驗之后，在切割線71處對晶片進行切割。
根據(jù)以上那樣的本實施方式的半導體裝置的試驗方法，在作為無效區(qū)域的切割線71的表面形成第2應カ檢測用元件7-2。因此，能使面積效率提高。再有，在本實施方式中，由于端子24、27、28也形成在切割線71的表面，所以能使面積效率進ー步提高。附圖標記的說明
I半導體芯片；5柵極電扱；5a中央部單元對應柵極電極；5b外周部單元對應柵極 電極；7應カ檢測用元件；7-1、7-3第I應カ檢測用元件；7-2、7-4第2應カ檢測用元件；7a、7b壓電電阻元件；32擴散層；36多晶硅層；62基板；63樹脂模；71切割線。
權(quán)利要求
1.一種半導體裝置，其中，具備 半導體芯片，具有控制電扱；以及 應カ檢測用元件，設(shè)置在所述半導體芯片的表面，檢測對該表面施加的應力， 基于以所述應カ檢測用元件檢測出的應力，控制對所述控制電極施加的控制信號。
2.根據(jù)權(quán)利要求I所述的半導體裝置，其中， 設(shè)置有檢測對俯視中所述半導體芯片的中央部施加的應カ的所述應カ檢測用元件來作為第I應カ檢測用元件，設(shè)置有檢測對俯視中所述半導體芯片的外周部施加的應カ的所述應カ檢測用元件來作為第2應カ檢測用元件， 在以所述第I應カ檢測用元件檢測出的應力、和以所述第2應カ檢測用元件檢測出的應カ的差分超過了規(guī)定的閾值的情況下，控制所述控制信號。
3.根據(jù)權(quán)利要求2所述的半導體裝置，其中， 所述半導體芯片具有俯視中的矩形形狀， 所述第2應カ檢測用元件設(shè)置在所述半導體芯片的角部。
4.根據(jù)權(quán)利要求I至權(quán)利要求3的任一項所述的半導體裝置，其中， 所述應カ檢測用元件在進行所述半導體芯片的通電的前后分別檢測所述應力， 在所述通電前后分別以所述應カ檢測用元件檢測出的應カ彼此的差分超過了規(guī)定的閾值的情況下，控制所述控制信號。
5.根據(jù)權(quán)利要求I至權(quán)利要求3的任一項所述的半導體裝置，其中， 所述應カ檢測用元件包含壓電電阻元件，根據(jù)對所述半導體芯片的表面施加的應カ而使電阻變化。
6.根據(jù)權(quán)利要求5所述的半導體裝置，其中， 所述壓電電阻元件具有被注入了 N型雜質(zhì)的擴散層。
7.根據(jù)權(quán)利要求5所述的半導體裝置，其中， 所述壓電電阻元件具有被注入了 P型雜質(zhì)的多晶硅層。
8.根據(jù)權(quán)利要求I所述的半導體裝置，其中， 所述半導體芯片包含中央部控制電極，分管俯視中所述半導體芯片的中央部；以及外周部控制電極，分管俯視中該中央部半導體芯片的外周部， 設(shè)置與所述中央部控制電極對應的所述應カ檢測用元件來作為第I應カ檢測用元件， 設(shè)置與所述外周部控制電極對應的所述應カ檢測用元件來作為第2應カ檢測用元件。
9.根據(jù)權(quán)利要求I至權(quán)利要求3的任一項所述的半導體裝置，其中，還具備 金屬制的基板，經(jīng)由焊料與所述半導體芯片的背面接合；以及 樹脂摸，在與所述基板之間內(nèi)包所述半導體芯片。
10.根據(jù)權(quán)利要求I至權(quán)利要求3的任一項所述的半導體裝置，其中， 所述半導體芯片包含IGBT或功率MOSFET。
11.根據(jù)權(quán)利要求I至權(quán)利要求3的任一項所述的半導體裝置，其中， 所述半導體芯片包含ニ極管。
12.—種半導體裝置的試驗方法，所述半導體裝置具備半導體芯片，具有控制電扱；以及應力檢測用元件，設(shè)置在所述半導體芯片的表面，檢測對該表面施加的應力， 基于用所述應カ檢測用元件檢測出的應力，控制對所述控制電極施加的控制信號，設(shè)置有檢測對俯視中所述半導體芯片的中央部施加的應カ的所述應カ檢測用元件來作為第I應カ檢測用元件，設(shè)置有檢測對俯視中所述半導體芯片的外周部施加的應カ的所述應カ檢測用元件來作為第2應カ檢測用元件， 在以所述第I應カ檢測用元件檢測的應力、和以所述第2應カ檢測用元件檢測的應カ的差分超過了規(guī)定的閾值的情況下，控制所述控制信號，其中，所述試驗方法具備 (a)準備形成有所述半導體芯片的晶片的エ序， 所述第2應カ檢測用元件形成在所述晶片的切割線的表面， 所述試驗方法還具備 (b)在所述エ序(a)后，對半導體芯片進行試驗的エ序；以及 (c)在所述エ序(b)后，在所述切割線處對所述晶片進行切割的エ序。
全文摘要
本發(fā)明涉及半導體裝置及其試驗方法，其目的在于提供一種抑制在半導體芯片中局部地流過大的電流的技術(shù)。半導體裝置具備半導體芯片(1)，具有柵極電極(5)；以及應力檢測用元件(7)，設(shè)置在半導體芯片(1)的表面，檢測對該表面施加的應力。而且，半導體裝置基于用應力檢測用元件(7)檢測出的應力，控制對柵極電極(5)施加的控制信號。此外，優(yōu)選設(shè)置有檢測對俯視中半導體芯片(1)的中央部施加的應力的應力檢測用元件(7)來作為第1應力檢測用元件(7-1)，設(shè)置有檢測對俯視中半導體芯片(1)的外周部施加的應力的應力檢測用元件(7)來作為第2應力檢測用元件(7-2)。
文檔編號H01L21/66GK102646721SQ201110359048
公開日2012年8月22日 申請日期2011年11月14日 優(yōu)先權(quán)日2011年2月16日
發(fā)明者楢崎敦司 申請人:三菱電機株式會社