專利名稱：一種利用上掩膜實現(xiàn)高性能銅互連的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其是一種利用上掩膜實現(xiàn)高性能銅互連的方法。
背景技術(shù)：
在半導(dǎo)體集成電路工業(yè)中，高性能的集成電路芯片需要高性能的后段電學(xué)連接。 金屬銅由于它的低電阻率特性，在先進(jìn)集成電路芯片中得到了越來越廣泛的應(yīng)用。從鋁線到銅線，材料的改變帶來了電阻率的巨大降低。隨著集成電路技術(shù)的進(jìn)步，芯片復(fù)雜程度的增加，這意味著芯片內(nèi)的后段互連線的電阻成為性能的瓶頸之一。如何有效地降低電阻，成為后段互連的一個重要研究課題。從電阻公式，我們可以得到一些啟發(fā)
權(quán)利要求
1.一種利用上掩膜實現(xiàn)高性能銅互連的方法，包括一存在金屬互連層的半導(dǎo)體基底， 其特征在于，包括如下具體步驟步驟a、于所述半導(dǎo)體基底的金屬互連層上形成一復(fù)合結(jié)構(gòu)，所述復(fù)合結(jié)構(gòu)由下到上依次是刻蝕停止層、介質(zhì)層、上覆層和掩膜層；步驟b、對所述復(fù)合結(jié)構(gòu)進(jìn)行刻蝕，于所述掩膜層形成金屬互聯(lián)結(jié)構(gòu)的圖案并使刻蝕停止于所述掩模層；步驟C、于所述金屬互聯(lián)結(jié)構(gòu)圖案中，將預(yù)訂需要加深的區(qū)域的所述掩膜層去除； 步驟d、于所述金屬互連結(jié)構(gòu)圖案中預(yù)定形成通孔的位置進(jìn)行光刻和部分刻蝕，使所述復(fù)合結(jié)構(gòu)上形成預(yù)定深度的通孔圖案；步驟e、對所述復(fù)合結(jié)構(gòu)進(jìn)行刻蝕，以形成所述金屬互聯(lián)結(jié)構(gòu)圖案勾勒的溝槽與通孔； 步驟f、于所述溝槽和通孔內(nèi)鑲嵌金屬，使所述金屬充滿所述溝槽和通孔； 步驟g、平整所述復(fù)合結(jié)構(gòu)表面。
2.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述刻蝕停止層為摻氮碳化硅層。
3.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述介質(zhì)層的相對介電常數(shù)為2 - 4.2。
4.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述上覆層為氧化硅層。
5.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述掩膜層為氮化鈦金屬層。
6.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述步驟b中刻蝕所述復(fù)合結(jié)構(gòu)地方法為利用光刻將所述金屬互聯(lián)結(jié)構(gòu)圖案轉(zhuǎn)移至所述掩膜層，刻蝕去除所述金屬互聯(lián)結(jié)構(gòu)圖案內(nèi)的部分掩膜層。
7.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述步驟c中去除所述掩膜層的方法為利用一預(yù)定義光罩，刻蝕所述預(yù)訂需要加深的區(qū)域的所述掩膜層，刻蝕方式為等離子體干法刻蝕，所述刻蝕停止于所述上覆層。
8.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述步驟f 中，鑲嵌的金屬為銅。
9.如權(quán)利要求1所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述步驟g中平整所述復(fù)合結(jié)構(gòu)表面的方法為化學(xué)機(jī)械研磨。
10.如權(quán)利要求2所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述摻氮碳化硅層的形成方法為化學(xué)汽相沉積。
11.如權(quán)利要求3所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述介質(zhì)層的形成方法為化學(xué)汽相沉積。
12.如權(quán)利要求4所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述氧化硅層的形成方法為化學(xué)汽相沉積。
13.如權(quán)利要求5所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述氮化鈦金屬層的形成方法為物理汽相沉積。
14.如權(quán)利要求5所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述氮化鈦金屬層的厚度為5-500納米。
15.如權(quán)利要求9所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述金屬銅與所述復(fù)合結(jié)構(gòu)上的溝槽及通孔之間存在阻擋層。
16.如權(quán)利要求9所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述金屬銅的鑲嵌方法為電鍍。
17.如權(quán)利要求15所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述阻擋層為鉭或氮化鉭。
18.如權(quán)利要求17所述利用上掩膜實現(xiàn)高性能銅互連的方法，其特征在于，所述鉭或淡化鉭阻擋層的形成方法為物理汽相沉積。
全文摘要
本發(fā)明公開了一種利用上掩膜實現(xiàn)高性能銅互連的方法，包括一存在金屬互連層的半導(dǎo)體基底，其中，于半導(dǎo)體基底的金屬互連層上形成一復(fù)合結(jié)構(gòu)，由下到上依次是刻蝕停止層、介質(zhì)層、上覆層和掩膜層。本發(fā)明的有益效果是通過本發(fā)明的工藝流程和方法，利用添加的氮化鈦金屬硬掩膜充當(dāng)刻蝕深度調(diào)整層，對銅互連線溝槽的深度進(jìn)行選擇性改變，從而使符合條件的特定區(qū)域的銅互連線方塊電阻降低，從而實現(xiàn)選擇性降低芯片互連電阻的目的。經(jīng)過本發(fā)明的運用，可以在不改變整體銅互連深度，不增大工藝難度，不縮小工藝窗口的前提下，最大程度的降低互聯(lián)電阻，從而降低芯片的信號延遲，降低損耗，提高芯片整體性能。
文檔編號H01L21/768GK102456618SQ20111038404
公開日2012年5月16日 申請日期2011年11月28日 優(yōu)先權(quán)日2011年11月28日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司