国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種具有非均勻浮島結(jié)構(gòu)的vdmos器件的制作方法

      文檔序號:7166972閱讀:283來源:國知局
      專利名稱:一種具有非均勻浮島結(jié)構(gòu)的vdmos器件的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域,涉及垂直雙擴(kuò)散金屬-氧化物-半導(dǎo)體場效應(yīng)管(Vertical Double Diffusion MOSFET,VDMOS),尤其是具有浮島結(jié)構(gòu)的VDMOS器件。
      背景技術(shù)
      VDMOS器件具有輸入阻抗高、開關(guān)速度快、電壓驅(qū)動、熱穩(wěn)定性好等諸多優(yōu)點(diǎn),因而在功率系統(tǒng)中具有廣泛的應(yīng)用。在開關(guān)器件應(yīng)用中,通常希望VDMOS不僅具有高的擊穿電壓,而且具有低的導(dǎo)通電阻以降低功耗,同時具有良好的體二極管反向恢復(fù)特性以抑制開關(guān)過程中的噪聲和電壓浪涌。由于傳統(tǒng)VDMOS存在導(dǎo)通電阻和擊穿電壓的制約關(guān)系(導(dǎo)通電阻正比于擊穿電壓的2. 5次方),研究者曾提出在普通VDMOS器件的漂移區(qū)引入超結(jié)結(jié)構(gòu)(super-junction)來優(yōu)化導(dǎo)通電阻和擊穿電壓的折中(如

      圖1所示),但是由于超結(jié)結(jié)構(gòu)具有兩大缺點(diǎn)體二極管的反向恢復(fù)特性差和制作工藝難度高,使得具有超結(jié)結(jié)構(gòu)的 VDMOS器件的應(yīng)用場合受到限制且成本居高不下。為克服超級結(jié)器件的缺點(diǎn),文獻(xiàn)C6zac N, Morancho F,Rossel P,Tranducand H, Peyre Lavigne A. A New Generation of Power Unipolar Devices :the Concept of the FLoating Islands MOS Transistor. Proceedings of the 12th international symposium on power semiconductor Devices and ICs Toulouse. France,May 22-25,2000 p69 提出一種浮島 MOSFET (FLoating Islands MOSFET, FLIM0S)的概念。通過在 VDMOS 器件漂移區(qū)中引入相反摻雜類型的浮島,可以在不降低器件擊穿電壓的情況下降低其導(dǎo)通電阻,其原因是引入的浮島與漂移區(qū)形成了附加的PN結(jié),多個PN結(jié)可以承受更高的耐壓。在耐壓不變的情況下則可以通過增大漂移區(qū)摻雜濃度來降低器件導(dǎo)通電阻。理論上,浮島MOSFET的擊穿電壓會隨著浮島數(shù)的增加而增加。為了得到導(dǎo)通電阻和擊穿電壓的更好折中,文獻(xiàn)Luo X R,F(xiàn)u D P,Gao H Μ,Chen X. Ultra-low 0n-resistance Trench Gate MOSFET with Buried P-Island. IEEE International Conference on Communications,Circuits and Systems (ICCCAS), Chengdu,China,July 28-30,2010 p496 提出了一種具有雙埋P島的槽柵功率MOSFET器件,采用自對準(zhǔn)工藝形成寬度、厚度及摻雜濃度均勻的兩層P型浮島結(jié)構(gòu)(如圖3所示)。

      發(fā)明內(nèi)容
      本發(fā)明提供一種具有非均勻浮島結(jié)構(gòu)的VDMOS器件,通過在VDMOS器件的漂移區(qū)中引入多層非均勻的、與漂移區(qū)相反導(dǎo)電類型的浮島結(jié)構(gòu),在不增加導(dǎo)通電阻的情況下提高器件耐壓,緩解了導(dǎo)通電阻和耐壓之間的矛盾。與傳統(tǒng)的VDMOS器件相比,在擊穿電壓相同的情況下,本發(fā)明提供的具有非均勻浮島結(jié)構(gòu)的VDMOS器件可采用具有較高電阻率的外延層,從而使導(dǎo)通電阻大大降低;與具有超結(jié)結(jié)構(gòu)的VDMOS器件相比,本發(fā)明提供的具有非均勻浮島結(jié)構(gòu)的VDMOS器件中的體二極管反向恢復(fù)特性更好,且工藝相對簡單,工藝容差較大;與具有均勻浮島結(jié)構(gòu)的VDMOS器件相比,本發(fā)明提供的具有非均勻浮島結(jié)構(gòu)的VDMOS器件在導(dǎo)通時電流通路更寬,可使導(dǎo)通電阻進(jìn)一步降低。 本發(fā)明技術(shù)方案如下—種具有非均勻浮島結(jié)構(gòu)的VDMOS器件,如圖4所示,包括金屬化源電極1、多晶硅柵電極2、絕緣介質(zhì)層3、第一導(dǎo)電類型半導(dǎo)體摻雜源區(qū)4、第二導(dǎo)電類型半導(dǎo)體基區(qū)5、第二導(dǎo)電類型半導(dǎo)體摻雜接觸區(qū)6、第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)7、第一導(dǎo)電類型半導(dǎo)體摻雜襯底10和金屬化漏電極11。金屬化漏電極11位于第一導(dǎo)電類型半導(dǎo)體摻雜襯底10 的背面,第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)7位于第一導(dǎo)電類型半導(dǎo)體摻雜襯底10的正面; 第二導(dǎo)電類型半導(dǎo)體基區(qū)5位于第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)7的頂部兩側(cè),第二導(dǎo)電類型半導(dǎo)體基區(qū)5內(nèi)具有分別與金屬化源電極1相接觸的第一導(dǎo)電類型半導(dǎo)體摻雜源區(qū)4 和第二導(dǎo)電類型半導(dǎo)體摻雜接觸區(qū)6 ;柵介質(zhì)層位于第二導(dǎo)電類型半導(dǎo)體基區(qū)5和第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)7的上表面,多晶硅柵電極2位于柵介質(zhì)層的上表面,多晶硅柵電極2與金屬化源電極1之間填充的是絕緣介質(zhì)層3。所述第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū) 7內(nèi)部還具有非均勻浮島結(jié)構(gòu),所述非均勻浮島結(jié)構(gòu)包括至少兩層第二導(dǎo)電類型半導(dǎo)體浮島上層第二導(dǎo)電類型半導(dǎo)體浮島8和下層第二導(dǎo)電類型半導(dǎo)體浮島9 ;所述上層第二導(dǎo)電類型半導(dǎo)體浮島8的橫向?qū)挾瘸叽绱笥谙聦拥诙?dǎo)電類型半導(dǎo)體浮島9的橫向?qū)挾瘸叽纾?且所述上層第二導(dǎo)電類型半導(dǎo)體浮島8的摻雜濃度小于下層第二導(dǎo)電類型半導(dǎo)體浮島9的摻雜濃度。本發(fā)明提供的具有非均勻浮島結(jié)構(gòu)的VDMOS器件,緩解了傳統(tǒng)VDMOS導(dǎo)通電阻和耐壓之間的矛盾,在擊穿電壓不變的情況下降低導(dǎo)通電阻。與均勻浮島VDMOS結(jié)構(gòu)相比,其電流路徑更寬,在相同擊穿電壓下具有較低的導(dǎo)通電阻。與超結(jié)結(jié)構(gòu)相比,體二極管的反向恢復(fù)特性較好;高壓下沒有電流的擠壓效應(yīng),電阻不會增大,同時工藝相對簡單,工藝容差較大?,F(xiàn)以N溝道器件(如圖4)為例說明本發(fā)明的工作原理。如圖4所示,本發(fā)明所提供的具有非均勻浮島結(jié)構(gòu)的VDMOS器件,在普通VDMOS結(jié)構(gòu)的基礎(chǔ)上,在N—漂移區(qū)7中形成非均勻的上層P浮島8和下層P浮島9。上層P浮島8的寬度較大、但摻雜濃度較小,下層P浮島9的寬度較小、但摻雜濃度較大。為驗(yàn)證非均勻浮島VDMOS的工作機(jī)理,對具有相同N型外延厚度和摻雜濃度的普通VDM0S、均勻浮島VDMOS 和非均勻浮島VDMOS進(jìn)行了電學(xué)特性仿真,它們擊穿時的電場分布如圖5所示。可以看出普通VDMOS漂移區(qū)電場呈三角形分布,而均勻浮島VDMOS和非均勻浮島VDMOS的漂移區(qū)電場有三個峰值。浮島結(jié)構(gòu)提高擊穿電壓的機(jī)理與平面終端中的浮空場限環(huán)結(jié)構(gòu)相似。如圖6所示,在反偏情況下,當(dāng)P區(qū)與N漂移區(qū)形成的PN結(jié)的耗盡區(qū)到第一層浮島時,浮島電勢增加進(jìn)而產(chǎn)生新的耗盡層,一直到最下層浮島。因此,P區(qū)與N漂移區(qū)形成的PN結(jié)處的最大電場被分成多個電場峰值,擊穿電壓由縱向的多個PN結(jié)共同承擔(dān)。在浮空場限環(huán)技術(shù)中可以通過調(diào)整環(huán)間距、環(huán)寬和環(huán)的摻雜濃度來優(yōu)化終端結(jié)構(gòu),達(dá)到比均勻終端環(huán)更高的擊穿電壓。 同理,非均勻浮島VDMOS也可以得到比均勻浮島VDMOS具有更好的導(dǎo)通電阻與擊穿電壓的折中。對于漂移區(qū)有η層浮島的情況,擊穿電壓由(η+1)個PN結(jié)均勻分擔(dān),但與普通VDMOS 結(jié)構(gòu)相比導(dǎo)通面積減小了,圖7給出了普通VDM0S、均勻浮島VDMOS和非均勻浮島VDMOS在導(dǎo)通時的電流分布圖。因此均勻浮島結(jié)構(gòu)漂移區(qū)電阻可近似表示為
      權(quán)利要求
      1.一種具有非均勻浮島結(jié)構(gòu)的VDMOS器件,包括金屬化源電極(1)、多晶硅柵電極O)、 絕緣介質(zhì)層(3)、第一導(dǎo)電類型半導(dǎo)體摻雜源區(qū)G)、第二導(dǎo)電類型半導(dǎo)體基區(qū)(5)、第二導(dǎo)電類型半導(dǎo)體摻雜接觸區(qū)(6)、第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)(7)、第一導(dǎo)電類型半導(dǎo)體摻雜襯底(10)和金屬化漏電極(11);金屬化漏電極(11)位于第一導(dǎo)電類型半導(dǎo)體摻雜襯底(10)的背面,第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)(7)位于第一導(dǎo)電類型半導(dǎo)體摻雜襯底 (10)的正面;第二導(dǎo)電類型半導(dǎo)體基區(qū)(5)位于第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)(7)的頂部兩側(cè),第二導(dǎo)電類型半導(dǎo)體基區(qū)(5)內(nèi)具有分別與金屬化源電極(1)相接觸的第一導(dǎo)電類型半導(dǎo)體摻雜源區(qū)(4)和第二導(dǎo)電類型半導(dǎo)體摻雜接觸區(qū)(6);柵介質(zhì)層位于第二導(dǎo)電類型半導(dǎo)體基區(qū)( 和第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)(7)的上表面,多晶硅柵電極(2)位于柵介質(zhì)層的上表面,多晶硅柵電極( 與金屬化源電極(1)之間填充的是絕緣介質(zhì)層 ⑶;其特征在于,所述第一導(dǎo)電類型半導(dǎo)體摻雜漂移區(qū)(7)內(nèi)部還具有非均勻浮島結(jié)構(gòu), 所述非均勻浮島結(jié)構(gòu)包括至少兩層第二導(dǎo)電類型半導(dǎo)體浮島上層第二導(dǎo)電類型半導(dǎo)體浮島(8)和下層第二導(dǎo)電類型半導(dǎo)體浮島(9);所述上層第二導(dǎo)電類型半導(dǎo)體浮島(8)的橫向?qū)挾瘸叽绱笥谙聦拥诙?dǎo)電類型半導(dǎo)體浮島(9)的橫向?qū)挾瘸叽?,且所述上層第二?dǎo)電類型半導(dǎo)體浮島(8)的摻雜濃度小于下層第二導(dǎo)電類型半導(dǎo)體浮島(9)的摻雜濃度。
      2.根據(jù)權(quán)利要求1所述具有非均勻浮島結(jié)構(gòu)的VDMOS器件,其特征在于,當(dāng)所述第一導(dǎo)電類型半導(dǎo)體為N型半導(dǎo)體、第二導(dǎo)電類型半導(dǎo)體為P型半導(dǎo)體時,所述VDMOS器件為N 溝道VDMOS器件。
      3.根據(jù)權(quán)利要求1所述具有非均勻浮島結(jié)構(gòu)的VDMOS器件,其特征在于,當(dāng)所述第一導(dǎo)電類型半導(dǎo)體為P型半導(dǎo)體、第二導(dǎo)電類型半導(dǎo)體為N型半導(dǎo)體時,所述VDMOS器件為P 溝道VDMOS器件。
      4.根據(jù)權(quán)利要求1所述具有非均勻浮島結(jié)構(gòu)的VDMOS器件,其特征在于,所述第一、第二導(dǎo)電類型半導(dǎo)體材料為體硅、碳化硅、砷化鎵、磷化銦或鍺硅復(fù)合材料。
      全文摘要
      一種具有非均勻浮島結(jié)構(gòu)的VDMOS器件,屬于半導(dǎo)體功率技術(shù)領(lǐng)域。本發(fā)明在普通VDMOS的第一導(dǎo)電類型半導(dǎo)體漂移區(qū)中引入非均勻浮島結(jié)構(gòu),所述非均勻浮島結(jié)構(gòu)包括至少兩層第二導(dǎo)電類型半導(dǎo)體浮島上層第二導(dǎo)電類型半導(dǎo)體浮島和下層第二導(dǎo)電類型半導(dǎo)體浮島;上層第二導(dǎo)電類型半導(dǎo)體浮島的橫向?qū)挾瘸叽巛^大、但摻雜濃度較小,下層第二導(dǎo)電類型半導(dǎo)體浮島的橫向?qū)挾瘸叽巛^小、但摻雜濃度較大。本發(fā)明提供的非均勻浮島VDMOS與普通VDMOS相比,在擊穿電壓相同的情況下,本發(fā)明可采用較高的外延層電阻率,從而使導(dǎo)通電阻大大降低;與均勻浮島VDMOS相比,本發(fā)明的電流通路更寬,同樣可使導(dǎo)通電阻降低;與超結(jié)VDMOS相比,本發(fā)明的體二極管反向恢復(fù)特性更好,且工藝相對簡單。
      文檔編號H01L29/06GK102420251SQ20111039865
      公開日2012年4月18日 申請日期2011年12月5日 優(yōu)先權(quán)日2011年12月5日
      發(fā)明者任敏, 張波, 張靈霞, 張金平, 李澤宏, 鄧光敏 申請人:電子科技大學(xué)
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1