專利名稱：一種High K柵極電介質(zhì)/金屬層疊柵極制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，特別涉及一種High K柵極電介質(zhì)/金屬層疊柵極制作方法。
背景技術(shù)：
目前，半導(dǎo)體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，例如，互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)器件。CMOS器件在微處理器、閃存和特定用途集成電路(ASIC)的半導(dǎo)體技術(shù)上占有重要的地位?，F(xiàn)在普遍采用雙阱CMOS工藝在硅襯底上同時(shí)制作導(dǎo)電溝道為空穴的P型溝道金屬氧化物半導(dǎo)體場效應(yīng)管(MOSFET)和導(dǎo)電溝道為電子的η型溝道M0SFET，具體步驟為:首先，摻雜硅襯底中的不同區(qū)域，使硅襯底中同時(shí)具有以電子為多數(shù)載流子的η型硅襯底，及以空穴為多數(shù)載流子的P型硅襯底；接著在η型硅襯底和P型硅襯底之間制作淺溝槽隔離(STI) 101，被STI分隔開的區(qū)域彼此絕緣，稱為有源區(qū)(AA)，然后在STIlOl兩側(cè)用離子注入的方法分別形成空穴型摻雜擴(kuò)散區(qū)(P阱)102和電子型摻雜擴(kuò)散區(qū)(N阱)103，最后在P阱102和N阱103上方分別制作由柵極電介質(zhì)層104和柵極105組成的層疊柵極106，及在P阱102和N阱103中分別制作源極和漏極(圖中未畫出)，所述源極和漏極分別位于層疊柵極106的兩側(cè)；Ρ阱102中形成η型溝道M0SFET，N阱103中形成P型溝道M0SFET，得到如圖1所示的CMOS器件結(jié)構(gòu)。傳統(tǒng)的層疊柵極是以氮氧化物作為柵極電介質(zhì)層，多晶硅作為柵極的氮氧化合物/多晶硅層疊柵極。隨著半導(dǎo)體技術(shù)的發(fā)展，氮氧化合物/多晶硅層疊柵極的CMOS器件由于漏電流和功耗過大等問題，已經(jīng)不能滿足小尺寸半導(dǎo)體工藝的需要，為解決這個(gè)問題，提出了以高介電系數(shù)(High K)材料作為柵極電介質(zhì)層，以金屬材料作為金屬柵極的High K柵極電介質(zhì)/金屬層疊柵極技術(shù)。在High K柵極電介質(zhì)/金屬層疊柵極制作過程中，既可以采用先制作金屬柵極再制作源極和漏極的柵極在前工藝(gate first process),也可以采用先制作源極和漏極再制作金屬柵極的柵極在后工藝(gate last process),該方法兩者各有優(yōu)缺點(diǎn)。下面分別介紹gate first process和gate last process的具體步驟。結(jié)合圖3 5說明現(xiàn)有技術(shù)中如圖2所示的gate first process,其具體步驟如下:步驟201,圖3為現(xiàn)有技術(shù)中g(shù)ate first process步驟201的剖面結(jié)構(gòu)示意圖，如圖3所示，在硅襯底300表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層304和第
一金屬層后，光刻后刻蝕去除N講上方的第一金屬層。本步驟中，提供具有P型(或η型)娃襯底的晶片(wafer),所述娃襯底中已經(jīng)制作完成STI301以及P阱302和N阱303，在硅襯底300表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層304和第一金屬層的步驟為現(xiàn)有技術(shù)，不再贅述。本步驟中的光刻是指，在第一金屬層上涂覆第一光刻膠，經(jīng)過曝光和顯影工藝將第一光刻膠圖案化形成第一光刻圖案。以第一光刻圖案為掩膜刻蝕去除N阱上方的部分第一金屬層，露出N阱上方的部分柵極電介質(zhì)層，同時(shí)保留覆蓋在P阱上方的部分第一金屬層305。其中，還包括光刻后剝離殘留的第一光刻圖案的步驟。步驟202，圖4為現(xiàn)有技術(shù)中g(shù)ate first process步驟202的剖面結(jié)構(gòu)示意圖，如圖4所示，在P阱上方的部分第一金屬層305以及N阱上方的部分柵極電介質(zhì)層304表面沉積第二金屬層，光刻后刻蝕去除P阱上方的部分第二金屬層。本步驟中，沉積第二金屬層的步驟為現(xiàn)有技術(shù)，不再贅述。本步驟中的光刻是指，在第二金屬層上涂覆第二光刻膠，經(jīng)過曝光和顯影工藝將第二光刻膠圖案化形成第二光刻圖案，以第二光刻圖案為掩膜刻蝕去除P阱上方的部分第二金屬層，露出P阱上方的部分第一金屬層305，同時(shí)保留覆蓋在N阱上方的部分第二金屬層406。其中，還包括光刻后剝離殘留的第二光刻圖案的步驟。需要注意的是，在High K柵極電介質(zhì)層與第一金屬層和第二金屬層之間還可以分別形成高介電系數(shù)柵極電介質(zhì)覆蓋層(capping layer)。因?yàn)镠igh K柵極電介質(zhì)層與capping layer之間以及capping layer與金屬柵極之間的界面狀態(tài)更為穩(wěn)定，所以capping layer可以降低后續(xù)退火工藝引起的閾值電壓的變化。一般地,在P講上方的柵極電介質(zhì)層和其上方的部分第一金屬層之間沉積氧化鑭(La2O3)材料的η型capping layer ；在N阱上方的柵極電介質(zhì)層和其上方的部分第二金屬層之間沉積氧化鋁(Al2O3)材料的P型 capping Iayer0現(xiàn)有技術(shù)中，還可以調(diào)換步驟201和步驟202中沉積第一金屬層和第二金屬層的順序，也就是首先在步驟201中沉積第二金屬層，光刻后去除光刻后刻蝕去除P阱上方的第二金屬層，保留N阱上方部分第二金屬層；然后在步驟202中沉積第一金屬層，第一金屬層覆蓋在N講上方部分第二金屬層表面和P講上方的High K柵極電介質(zhì)層表面,光刻后刻蝕去除N講上方的部分第一金屬層,保留P講上方部分第一金屬層。步驟203,圖5為現(xiàn)有技術(shù)中g(shù)ate first process步驟203的剖面結(jié)構(gòu)示意圖，如圖5所不,在P講上方的部分第一金屬層305和N講上方的部分第二金屬層406表面沉積多晶或非晶娃層507,光刻后依次刻蝕多晶或非晶娃層507、P講上方的部分第一金屬層305和N阱上方的部分第二金屬層406，以及柵極電介質(zhì)層，形成High K柵極電介質(zhì)/金屬層疊柵極508。本步驟中，多晶或非晶硅層507的沉積方法是化學(xué)氣相沉積(CVD)，在CVD之后還要進(jìn)行后續(xù)源漏區(qū)的快速高溫?zé)嵬嘶鹛幚?Spike RTP)，RTP的溫度通常大于1000攝氏度。多晶或非晶硅層507可以是摻雜的多晶或非晶硅、非摻雜的多晶或非晶硅或者無定形多晶或非晶硅。本步驟中的光刻是指，在多晶或非晶硅層507上涂覆第三光刻膠，經(jīng)過曝光和顯影工藝將第三光刻膠圖案化形成第三光刻圖案，第三光刻圖案用于在P阱和N阱上方分別定義柵極。以第三光刻圖案為掩膜依次刻蝕去除沒有被第三光刻圖案遮蔽的多晶或非晶硅層507、P講上方的部分第一金屬層305和N講上方的部分第二金屬層406、以及柵極電介質(zhì)層304，形成High K柵極電介質(zhì)/金屬層疊柵極508。其中，還包括光刻后剝離殘留的第三光刻圖案的步驟。但是，由于第一金屬層和第二金屬層的表面會(huì)發(fā)生金屬自氧化生成金屬氧化物中間層(interface layer),如果在沉積多晶或非晶娃層之前,沒有去除其表面的金屬氧化物中間層，則會(huì)增加金屬柵極電阻，減低CMOS器件飽和電流，增加CMOS器件關(guān)閉電流。gate first process后續(xù)還包括源漏極注入等步驟,為現(xiàn)有技術(shù),不再贅述。
結(jié)合圖7 9說明現(xiàn)有技術(shù)中如圖6所示的gate last process,其具體步驟如下:步驟601,圖7為現(xiàn)有技術(shù)中g(shù)ate last process步驟601的剖面結(jié)構(gòu)示意圖,如圖7所示，在硅襯底700表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層704、刻蝕停止層705和多晶或非晶硅層706。本步驟中,提供具有P型(或η型)娃襯底700的晶片(wafer),所述娃襯底700中已經(jīng)制作完成STI701以及P阱702和N阱703，在硅襯底700表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層704和刻蝕停止層705的步驟為現(xiàn)有技術(shù)，不再贅述?？涛g停止層705是氮化鈦(TiN)層，用物理氣相沉積(PVD)或原子層沉積法(ALD)的方法制作。多晶或非晶硅層706的沉積方法是化學(xué)氣相沉積(CVD)，在CVD之后還要進(jìn)行后續(xù)源漏區(qū)的快速高溫?zé)嵬嘶鹛幚?Spike RTP)，RTP的溫度通常大于1000攝氏度。多晶或非晶硅層706可以是摻雜的多晶硅或非晶硅、非摻雜的多晶硅或非晶硅或者無定形多晶硅或非晶硅。步驟602,圖8為現(xiàn)有技術(shù)中g(shù)ate last process步驟602的剖面結(jié)構(gòu)示意圖,如圖8所示，光刻后依次刻蝕多晶或非晶硅層706、刻蝕停止層705和柵極電介質(zhì)層704，形成虛擬柵極(dummy gate) 807。本步驟中的光刻是指，在多晶或非晶硅層706上涂覆光刻膠，經(jīng)過曝光和顯影工藝將光刻膠圖案化形成光刻圖案，光刻圖案用于在P阱和N阱上方分別定義柵極。以光刻圖案為掩膜依次刻蝕去除沒有被光刻圖案遮蔽的多晶或非晶硅層706、刻蝕停止層705以及柵極電介質(zhì)層704，形成du_y gate。其中，還包括光刻后剝離殘留光刻圖案的步驟。步驟603,圖9為現(xiàn)有技術(shù)中g(shù)ate last process步驟603的剖面結(jié)構(gòu)示意圖，如圖9所示，以dummy gate 807作為遮蔽進(jìn)行源漏極注入,在dummy gate807兩側(cè)的娃襯底700中分別形成源極和漏極。gate last process后續(xù)步驟還包括:在娃襯底700上方沉積層間介質(zhì)并化學(xué)機(jī)械研磨(CMP)之后，去除dummy gate 807中的多晶或非晶硅層706，露出刻蝕停止層705，形成柵極窗口 ；接著分別在所述P阱上方的柵極窗口表面沉積第一金屬層，所述N阱上方的柵極窗口表面沉積第二金屬層，最終形成High K柵極電介質(zhì)/金屬層疊柵極，具體方法為現(xiàn)有技術(shù)，不再贅述。由于刻蝕停止層705是氮化鈦層，其表面會(huì)發(fā)生金屬自氧化生成金屬氧化物中間層(interface layer),如果沉積在沉積多晶或非晶娃層706之前,沒有去除刻蝕停止層705表面的金屬氧化物中間層,那么，即使在去除dummy gate 807中的多晶或非晶娃層706時(shí)，也無法去除刻蝕停止層705表面的金屬氧化物中間層。該金屬氧化物中間層就會(huì)阻擋High K材料的柵極電介質(zhì)層和后續(xù)形成的金屬柵極(metal gate)的電極接觸。從上述High K柵極電介質(zhì)/金屬層疊柵極的制作工藝可見，在沉積多晶硅之前，由于金屬柵極或者刻蝕停止層的表面發(fā)生金屬自氧化，在其與多晶或非晶硅層的界面之間存在金屬氧化物中間層，從而增加金屬柵極電阻，減低CMOS器件飽和電流，增加CMOS器件關(guān)閉電流，或者阻擋High K材料的柵極電介質(zhì)層和金屬柵極的電極接觸。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問題是:High K柵極電介質(zhì)/金屬層疊柵極制作工藝中，如何防止在金屬柵或者刻蝕停止層與多晶硅的界面之間產(chǎn)生金屬氧化物中間層(interface layer)。為解決上述問題，本發(fā)明的技術(shù)方案具體是這樣實(shí)現(xiàn)的:—種High K柵極電介質(zhì)/金屬層疊柵極制作方法,提供一娃襯底,所述娃襯底中具有淺溝槽隔離、P阱和N阱，所述P阱和N阱分別位于所述淺溝槽隔離兩側(cè)，所述硅襯底表面具有高介電系數(shù)材料的柵極電介質(zhì)層，所述P阱上方的柵極電介質(zhì)層表面沉積第一金屬層，所述N阱上方的柵極電介質(zhì)表面沉積第二金屬層，該方法包括:對所述第一金屬層和所述第二金屬層表面進(jìn)行還原處理，去除所述第一金屬層和所述第二金屬層表面的金屬氧化物中間層；在還原處理后的第一金屬層和第二金屬層表面沉積多晶或非晶硅層；光刻后依次刻蝕所述多晶或非晶硅層、所述還原處理后的第一金屬層和第二金屬層、以及柵極電介質(zhì)層，形成High K柵極電介質(zhì)/金屬層疊柵極。所述多晶或非晶硅層是摻雜的多晶硅或非晶硅、非摻雜的多晶硅或非晶硅或者無定形多晶硅或非晶硅。所述還原處理是在所述沉積多晶或非晶硅層的化學(xué)氣相沉積的反應(yīng)腔內(nèi)進(jìn)行，或者在特別用于還原處理的反應(yīng)腔中進(jìn)行。所述還原處理是氫氣熱處理。所述氫氣熱處理的溫度范圍是500 800攝氏度；所述氫氣熱處理中通入氫氣的流量范圍是10 40000毫升每分鐘；所述氫氣熱處理的壓力范圍是0.1 700托。所述P阱上方的High K柵極電介質(zhì)層和第一金屬層之間沉積氧化鑭材料的η型高介電系數(shù)柵極電介質(zhì)覆蓋層；所述N阱上方的High K柵極電介質(zhì)層和第二金屬層之間沉積氧化鋁材料的P型高介電系數(shù)柵極電介質(zhì)覆蓋層?！NHigh K柵極電介質(zhì)/金屬層疊柵極制作方法,提供一娃襯底,所述娃襯底中具有淺溝槽隔離、P阱和N阱，所述P阱和N阱分別位于所述淺溝槽隔離兩側(cè)，所述硅襯底表面依次具有高介電系數(shù)材料的柵極電介質(zhì)層和刻蝕停止層，該方法包括:對所述刻蝕停止層表面進(jìn)行還原處理，去除所述刻蝕停止層表面的金屬氧化物中間層；在還原處理后的刻蝕停止層表面沉積多晶或非晶硅層；光刻后依次刻蝕所述多晶或非晶硅層、刻蝕停止層和柵極電介質(zhì)層，所述多晶或非晶硅層形成虛擬柵極；以所述虛擬柵極作為遮蔽進(jìn)行源漏極注入，在虛擬柵極兩側(cè)的硅襯底中分別形成源極和漏極；在硅襯底上方沉積層間介質(zhì)后去除所述虛擬柵極中的多晶或非晶硅層，露出所述還原處理后的刻蝕停止層，形成柵極窗口 ；分別在所述P阱上方的柵極窗口表面沉積第一金屬層，所述N阱上方的柵極窗口表面沉積第二金屬層，形成High K柵極電介質(zhì)/金屬層疊柵極。所述刻蝕停止層是氮化鈦層。所述還原處理是在所述沉積多晶或非晶硅層的化學(xué)氣相沉積的反應(yīng)腔內(nèi)進(jìn)行，或者在特別用于還原處理的反應(yīng)腔中進(jìn)行。
所述還原處理是氫氣熱處理。所述氫氣熱處理的溫度范圍是500 800攝氏度；所述氫氣熱處理中通入氫氣的流量范圍是10 40000毫升每分鐘；所述氫氣熱處理的壓力范圍是0.1 700托。由上述的技術(shù)方案可見，本發(fā)明提供了一種High K柵極電介質(zhì)/金屬層疊柵極制作方法，該方法在沉積多晶或非晶硅層之前，對金屬層或者刻蝕停止層表面進(jìn)行還原處理，去除其表面的金屬氧化物中間層，減小金屬柵極電阻，增大CMOS器件飽和電流，減小CMOS器件關(guān)閉電流。


圖1為現(xiàn)有技術(shù)CMOS器件剖面結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)gate first process的工藝流程圖；圖3 5為現(xiàn)有技術(shù)gate first process剖面結(jié)構(gòu)示意圖；圖6為現(xiàn)有技術(shù)gate last process的工藝流程圖；圖7 9為現(xiàn)有技術(shù)gate last process的剖面結(jié)構(gòu)不意圖；圖10為本發(fā)明gate first process的工藝流程圖；圖11 14為本發(fā)明gate first process的剖面結(jié)構(gòu)示意圖；圖15為本發(fā)明gate last process的工藝流程圖；圖16 20為本發(fā)明中g(shù)ate last process的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提出了一種High K柵極電介質(zhì)/金屬層疊柵極制作方法，能夠去除金屬柵極或者刻蝕停止層和多晶或非晶娃層之間的金屬氧化物中間層(interface layer)。具體實(shí)施例一結(jié)合圖11 14說明如圖10所示的本發(fā)明中g(shù)ate first process,其具體步驟如下:步驟1001,圖11為本發(fā)明中g(shù)ate first process步驟1001的剖面結(jié)構(gòu)示意圖，如圖11所示，在硅襯底表面依次沉積高介電系數(shù)(High-κ)材料的柵極電介質(zhì)層和第一金屬層后，光刻后刻蝕去除N講上方的第一金屬層。本步驟中,提供具有P型(或η型)娃襯底的晶片(wafer),所述娃襯底中已經(jīng)制作完成淺溝槽隔離(STI) 301以及P阱和N阱，所述P阱和N阱分別位于所述淺溝槽隔離兩偵牝在硅襯底表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層和第一金屬層的步驟為現(xiàn)有技術(shù)，不再贅述。本步驟中的光刻是指，在第一金屬層上涂覆第一光刻膠，經(jīng)過曝光和顯影工藝將第一光刻膠圖案化形成第一光刻圖案。以第一光刻圖案為掩膜刻蝕去除N阱上方的部分第一金屬層，露出N阱上方的部分柵極電介質(zhì)層，同時(shí)保留覆蓋在P阱上方的部分第一金屬層305。其中，還包括光刻后剝離殘留的第一光刻圖案的步驟。步驟1002,圖12為本發(fā)明中g(shù)ate first process步驟1002的剖面結(jié)構(gòu)示意圖，如圖12所示，在P阱上方的部分第一金屬層305以及N阱上方的部分柵極電介質(zhì)層表面沉積第二金屬層，光刻后刻蝕去除P阱上方的部分第二金屬層。本步驟中，沉積第二金屬層的步驟為現(xiàn)有技術(shù)，不再贅述。所述P阱上方的部分第二金屬層，即沉積在部分第一金屬層表面的第二金屬層，本步驟中的光刻是指，在第二金屬層上涂覆第二光刻膠，經(jīng)過曝光和顯影工藝將第二光刻膠圖案化形成第二光刻圖案，以第二光刻圖案為掩膜刻蝕去除P阱上方的部分第二金屬層，露出P阱上方的部分第一金屬層305，同時(shí)保留覆蓋在N阱上方的部分第二金屬層406。其中，還包括光刻后剝離殘留的第二光刻圖案的步驟。需要注意的是，在High K柵極電介質(zhì)層與第一金屬層和/或第二金屬層之間還可以分別形成高介電系數(shù)柵極電介質(zhì)覆蓋層(capping layer)。因?yàn)镠igh K柵極電介質(zhì)層與capping layer之間以及capping layer與金屬柵極之間的界面狀態(tài)更為穩(wěn)定,所以capping layer可以降低后續(xù)退火工藝引起的閾值電壓的變化。一般地,在P講上方的柵極電介質(zhì)層和其上方的部分第一金屬層之間沉積氧化鑭(La2O3)材料的η型capping layer ；在N阱上方的柵極電介質(zhì)層和其上方的部分第二金屬層之間沉積氧化鋁(Al2O3)材料的P型 capping Iayer0此外，還可以調(diào)換步驟1001和步驟1002中沉積第一金屬層和第二金屬層的順序，也就是首先在步驟1001中沉積第二金屬層，光刻后去除光刻后刻蝕去除P阱上方的第二金屬層，保留N阱上方部分第二金屬層；然后在步驟1002中沉積第一金屬層，第一金屬層覆蓋在N阱上方部分第二金屬層表面和P阱上方的High K柵極電介質(zhì)層表面，光刻后刻蝕去除N講上方的部分第一金屬層，保留P講上方部分第一金屬層。至此都和現(xiàn)有技術(shù)中g(shù)ate first process的步驟相同。步驟1003,圖13為本發(fā)明中g(shù)ate first process步驟1003的剖面結(jié)構(gòu)示意圖，如圖13所不,對P講上方的部分第一金屬層305和N講上方的部分第二金屬層406表面進(jìn)行還原處理1301，去除金屬氧化物中間層。本步驟中還原處理(deoxidization process)的方法具體是指氫氣熱處理(thermal hydrogen process),氫氣熱處理的反應(yīng)條件如下:溫度范圍是500 800攝氏度，例如:500攝氏度、600攝氏度或800攝氏度；通入氫氣的流量范圍是10 40000毫升每分鐘(slm)，例如:10slm、10000slm或者40000slm;氫氣熱處理的壓力范圍是0.1 700 (Torr),例如:0.lTorr>200Torr 或者 700Torro眾所周知，高溫條件下用氫氣作為還原氣體，能夠?qū)饘傺趸锲鸬饺パ趸饔谩１静襟E的還原處理能夠去除P阱上方的部分第一金屬層305和N阱上方的部分第二金屬層406表面由于自氧化形成的金屬氧化物中間層。本步驟的還原處理既可以在進(jìn)行后續(xù)步驟1004的CVD反應(yīng)腔內(nèi)進(jìn)行，也可以在特別用于還原處理的反應(yīng)腔中進(jìn)行。步驟1004,圖14為本發(fā)明中g(shù)ate first process步驟1003的剖面結(jié)構(gòu)示意圖，如圖14所示，在還原處理后的P阱上方的部分第一金屬層1305和N阱上方的部分第二金屬層1406表面沉積多晶或非晶娃層507,光刻后依次刻蝕多晶或非晶娃層507、還原處理后的P阱上方的部分第一金屬層1305和N阱上方的部分第二金屬層1406，以及柵極電介質(zhì)層,形成High K柵極電介質(zhì)/金屬層疊柵極1408。本步驟中，多晶或非晶硅層507的沉積方法是化學(xué)氣相沉積(CVD)，在CVD之后還要進(jìn)行后續(xù)源漏區(qū)的快速高溫?zé)嵬嘶鹛幚?Spike RTP)，RTP的溫度通常大于1000攝氏度。多晶或非晶硅層507是摻雜的多晶硅或非晶硅、非摻雜的多晶硅或非晶硅、或者無定形多晶硅或非晶硅。本步驟中的光刻是指，在多晶或非晶硅層507上涂覆第三光刻膠，經(jīng)過曝光和顯影工藝將第三光刻膠圖案化形成第三光刻圖案，第三光刻圖案用于P阱和N阱上方分別定義柵極。以第三光刻圖案為掩膜依次刻蝕去除沒有被第三光刻圖案遮蔽的多晶或非晶硅層部分、還原處理后的P阱上方的部分第一金屬層1305和N阱上方的部分第二金屬層1406、以及柵極電介質(zhì)層304,形成High K柵極電介質(zhì)/金屬層疊柵極1408。其中，還包括光刻后剝離殘留的第三光刻圖案的步驟。gate first process后續(xù)還包括源漏極注入等步驟,均和現(xiàn)有技術(shù)的步驟相同，不再贅述。具體實(shí)施例二結(jié)合圖16 20說明本發(fā)明中如圖15所示的gate last process,其具體步驟如下:步驟1501,圖16為本發(fā)明中g(shù)ate last process步驟1501的剖面結(jié)構(gòu)示意圖，如圖16所示，在硅襯底700表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層704和刻蝕停止層705。本步驟中,提供具有P型(或η型)娃襯底700的晶片(wafer),所述娃襯底700中已經(jīng)制作完成STI701以及P阱702和N阱703，在硅襯底700表面依次沉積高介電系數(shù)(High-K)材料的柵極電介質(zhì)層704和刻蝕停止層705的步驟為現(xiàn)有技術(shù)，不再贅述?？涛g停止層705是用物理氣相沉積(PVD)的方法制作的氮化鈦(TiN)層。步驟1502,圖17為本發(fā)明中g(shù)ate last process步驟1502的剖面結(jié)構(gòu)示意圖，如圖17所示，對刻蝕停止層705表面進(jìn)行還原處理1701，去除刻蝕停止層705表面的金屬氧化物中間層。本步驟中還原處理1701 (deoxidization process)的方法具體是指氫氣熱處理(thermal hydrogen process),氫氣熱處理的反應(yīng)條件如下:溫度范圍是500 800攝氏度，例如:500攝氏度、600攝氏度或800攝氏度；通入氫氣的流量范圍是10 40000毫升每分鐘(slm)，例如:10slm、10000slm或者40000slm;氫氣熱處理的壓力范圍是0.1 700 (Torr),例如:0.lTorr>200Torr 或者 700Tor;r。眾所周知，高溫條件下用氫氣作為還原氣體，能夠?qū)饘傺趸锲鸬饺パ趸饔?。本步驟的還原處理1701能夠去除刻蝕停止層705表面由于自氧化形成的金屬氧化物中間層。本步驟的還原處理1701既可以在進(jìn)行后續(xù)步驟603的CVD反應(yīng)腔內(nèi)進(jìn)行，也可以在特別用于還原處理的反應(yīng)腔中進(jìn)行。步驟1503,圖18為本發(fā)明中g(shù)ate last process步驟1503的剖面結(jié)構(gòu)示意圖，如圖18所不,在還原處理后的刻蝕停止層1805表面沉積多晶或非晶娃層706。本步驟中多晶或非晶硅層706的沉積方法是化學(xué)氣相沉積(CVD)，在CVD之后還要進(jìn)行后續(xù)源漏區(qū)的快速高溫?zé)嵬嘶鹛幚?Spike RTP)，RTP的溫度通常大于1000攝氏度。多晶或非晶硅層706可以是摻雜的多晶硅或非晶硅、非摻雜的多晶硅或非晶硅或者無定形多晶硅或非晶硅。
步驟1504,圖19為本發(fā)明中g(shù)ate last process步驟1504的剖面結(jié)構(gòu)示意圖，如圖19所示，光刻后依次刻蝕多晶或非晶硅層706、還原處理后的刻蝕停止層1805和柵極電介質(zhì)層704,形成虛擬柵極(dummy gate) 807 本步驟中的光刻是指，在多晶或非晶硅層706上涂覆光刻膠，經(jīng)過曝光和顯影工藝將光刻膠圖案化形成光刻圖案，光刻圖案用于在P阱和N阱上方分別定義柵極。以光刻圖案為掩膜依次刻蝕去除沒有被光刻圖案遮蔽的多晶或非晶硅層706、還原處理后的刻蝕停止層1805以及柵極電介質(zhì)層704,形成dummy gate 807。其中，還包括光刻后剝離殘留光刻圖案的步驟。步驟1505,圖20為本發(fā)明中g(shù)ate last process步驟1505的剖面結(jié)構(gòu)示意圖，如圖20所示，以dummy gate 807作為遮蔽進(jìn)行源漏極注入,在dummy gate 807兩側(cè)的娃襯底700中分別形成源極和漏極908。gate last process后續(xù)步驟還包括:在娃襯底上方沉積層間介質(zhì)后去除dummygate中的多晶或非晶硅層，露出還原處理后的刻蝕停止層，形成柵極窗口 ；接著分別在所述P阱上方的柵極窗口表面沉積第一金屬層，所述N阱上方的柵極窗口表面沉積第二金屬層，最終形成High K柵極電介質(zhì)/金屬層疊柵極，具體方法為現(xiàn)有技術(shù)，不再贅述。
·
由具體實(shí)施例一和具體實(shí)施例二可見，本發(fā)明提供了一種High K柵極電介質(zhì)/金屬層疊柵極制作方法，該方法在沉積多晶或非晶硅層之前，對金屬層或者刻蝕停止層表面進(jìn)行還原處理，去除其表面的金屬氧化物中間層，減小金屬柵極電阻，增大CMOS器件飽和電流，減小CMOS器件關(guān)閉電流,改善High K材料的柵極電介質(zhì)層和金屬柵極的電極接觸。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種High K柵極電介質(zhì)/金屬層疊柵極制作方法,提供一娃襯底,所述娃襯底中具有淺溝槽隔離、P阱和N阱，所述P阱和N阱分別位于所述淺溝槽隔離兩側(cè)，所述硅襯底表面具有高介電系數(shù)材料的柵極電介質(zhì)層，所述P阱上方的柵極電介質(zhì)層表面沉積第一金屬層，所述N阱上方的柵極電介質(zhì)表面沉積第二金屬層，其特征在于，該方法包括: 對所述第一金屬層和第二金屬層表面進(jìn)行還原處理，去除所述第一金屬層和第二金屬層表面的金屬氧化物中間層； 在還原處理后的第一金屬層和第二金屬層表面沉積多晶或非晶硅層； 光刻后依次刻蝕所述多晶或非晶硅層、所述還原處理后的第一金屬層和第二金屬層、以及柵極電介質(zhì)層，形成High K柵極電介質(zhì)/金屬層疊柵極。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多晶或非晶硅層是摻雜的多晶硅或非晶硅、非摻雜的多晶硅或非晶硅、或者無定形多晶硅或非晶硅。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述還原處理是在所述沉積多晶硅層的化學(xué)氣相沉積的反應(yīng)腔內(nèi)進(jìn)行，或者在特別用于還原處理的反應(yīng)腔中進(jìn)行。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述還原處理是氫氣熱處理。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述氫氣熱處理的溫度范圍是500 800攝氏度；所述氫氣熱處理中通入氫氣的流量范圍是10 40000毫升每分鐘；所述氫氣熱處理的壓力范圍是0.1 700托。
6.—種High K柵極電介質(zhì)/金屬層疊柵極制作方法,提供一娃襯底,所述娃襯底中具有淺溝槽隔離、P阱和N阱，所述P阱和N阱分別位于所述淺溝槽隔離兩側(cè)，所述硅襯底表面依次具有高介電系數(shù)材料的柵極電介質(zhì)層和刻蝕停止層，該方法包括: 對所述刻蝕停止層表面進(jìn)行還原處理，去除所述刻蝕停止層表面的金屬氧化物中間層； 在還原處理后的刻蝕停止層表面沉積多晶或非晶硅層； 光刻后依次刻蝕所述多晶或非晶硅層、刻蝕停止層和柵極電介質(zhì)層，所述多晶或非晶硅層形成虛擬柵極； 以所述虛擬柵極作為遮蔽進(jìn)行源漏極注入，在虛擬柵極兩側(cè)的硅襯底中分別形成源極和漏極； 在硅襯底上方沉積層間介質(zhì)后去除所述虛擬柵極中的多晶或非晶硅層，露出所述還原處理后的刻蝕停止層，形成柵極窗口 ； 分別在所述P阱上方的柵極窗口表面沉積第一金屬層，所述N阱上方的柵極窗口表面沉積第二金屬層，形成High K柵極電介質(zhì)/金屬層疊柵極。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述刻蝕停止層是氮化鈦層。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述還原處理是在所述沉積多晶或非晶硅層的化學(xué)氣相沉積的反應(yīng)腔內(nèi)進(jìn)行，或者在特別用于還原處理的反應(yīng)腔中進(jìn)行。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述還原處理是氫氣熱處理。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述氫氣熱處理的溫度范圍是500 800攝氏度；所述氫氣熱處理中通入氫氣的流量范圍是10 40000毫升每分鐘；所述氫氣熱處理的壓力范圍是0.1 700托。
全文摘要
本發(fā)明提供了一種High K柵極電介質(zhì)/金屬層疊柵極制作方法，該方法在沉積多晶硅層之前，對金屬層或者刻蝕停止層表面進(jìn)行還原處理，去除其表面的金屬氧化物中間層，減小金屬柵極電阻，增大CMOS器件飽和電流，減小CMOS器件關(guān)閉電流，改善High K材料的柵極電介質(zhì)層和金屬柵極的電極接觸。
文檔編號H01L21/324GK103165441SQ20111041809
公開日2013年6月19日 申請日期2011年12月14日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者何有豐 申請人:中芯國際集成電路制造(上海)有限公司