專利名稱：鰭式場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體工藝制造領(lǐng)域，尤其涉及一種鰭式場效應(yīng)晶體管的制作方法。
背景技術(shù)：
為了跟上摩爾定律的腳步，人們不得不不斷縮短MOSFET場效應(yīng)管溝道的長度。這樣做有可以增加芯片的管芯密度，增加MOSFET的開關(guān)速度等等好處。隨著器件溝道長度的縮短，漏極與源極的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大,如此便使亞閥值漏電(Subthreshold leakage)現(xiàn)象，即所謂的短溝道效應(yīng)(SCE:short-channel effects)更容易發(fā)生。由于這樣的原因，隨著半導體產(chǎn)業(yè)向22納米技術(shù)節(jié)點的發(fā)展，漸漸開始從平面CMOS晶體管向三維(3D)FinFET(鰭式場效應(yīng)晶體管)器件結(jié)構(gòu)的過渡。FinFET中，柵至少可以從兩側(cè)對超薄體(鰭)進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應(yīng)。而且相對其它器件具有更好的現(xiàn)有的集成電路生產(chǎn)技術(shù)的兼容性。圖1示出了現(xiàn)有技術(shù)的一種FinFET的立體結(jié)構(gòu)示意圖。如圖1所示,FinFET(鰭式場效應(yīng)晶體管)包括:半導體襯底10，所述半導體襯底10上形成有凸出的鰭(Fin) 14 ;氧化層11，覆蓋所述半導體襯底10的表面以及鰭14的側(cè)壁的一部分；柵極結(jié)構(gòu)，橫跨在所述鰭14上，覆蓋所述鰭14的頂部和側(cè)壁，柵極結(jié)構(gòu)包括柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵12。對于FinFET，鰭14與柵極結(jié)構(gòu)相接觸的頂部以及兩側(cè)的側(cè)壁的部分都成為溝道區(qū)，即具有多個柵，有利于增大驅(qū)動電流，改善器件性能。目前主要有兩種工藝流程形成這種器件結(jié)構(gòu)，其中一種是采用絕緣體上硅(SOI)基片，另外一種是使用離子注入形成PN結(jié)來進行鰭隔離的體硅基片。基于SOI的FinFET工藝最為簡單。形成鰭的刻蝕過程進行到晶圓氧化埋層時自動中止，鰭的高度將完全取決于初始SOI上Si層的厚度。此外，由于存在著氧化埋層，相鄰的鰭之間在電學上是完全隔離的，不需要再進行額外的隔離工藝。由于采用SOI襯底工藝形成FinFET的工藝中，SOI襯底頂層Si的厚度即是鰭的高度，所以SOI襯底頂層Si的厚度要求要盡量的薄(20nm左右)，所以采用SOI襯底比采用體硅基片形成FinFET成本要高很多。這樣的成本對于很多器件的生產(chǎn)來說是不能接受的，所以需要發(fā)展體硅工藝形成FinFET的技術(shù)。與SOI相比，如果采用體硅基片，就無法在鰭的底部形成清晰的界面，而且不存在本征隔離層(氧化層)。因而就必須采用額外的器件隔離工藝。在完成鰭的刻蝕后緊跟著要進行氧化物的填充步驟?，F(xiàn)有技術(shù)中在體硅上形成FinFET的方法為先在體硅上刻蝕溝槽形成細長的鰭，再沉積氧化層填充鰭兩側(cè)的溝槽，隨后拋光氧化層直至硅暴露。再進行對氧化層進行凹槽刻蝕以便在鰭之間清理出空間，以確定鰭的高度。其中，氧化層凹槽刻蝕和最初的硅溝槽刻蝕相類似，都沒有明顯的刻蝕終止層，其刻蝕深度完全取決于刻蝕的時間，而且隨著設(shè)計中鰭間隔變化而使鰭密度發(fā)生變化時，刻蝕就會受到微負載(圖形)效應(yīng)的影響。這樣，用體硅工藝流程制作FinFET的過程中不容易控制和統(tǒng)一形成的鰭的高度，而制作FinFET中必須注意的保證鰭的寬度和高度必須保持一致，否則便會對器件的閾值電壓等性能參數(shù)造成影響，導致電路中各個晶體管的性能參數(shù)彼此差異過大。 并且在這樣的刻蝕中，挨著鰭的側(cè)墻的氧化層刻蝕速率會低于溝槽內(nèi)靠中心部分的氧化層刻蝕速率，在刻蝕結(jié)束后，氧化層內(nèi)會出現(xiàn)如圖2中所示的footing (標號3所指)的現(xiàn)象。這樣，對器件的電學性能也會有不良的影響。

發(fā)明內(nèi)容
本發(fā)明解決的問題是利用較低成本的體硅工藝形成FinFET，并且能夠較好的控制鰭的高度，使得鰭的高度能夠達到統(tǒng)一，同時消除footing現(xiàn)象。為解決上述問題，本發(fā)明提出了一種鰭式場效應(yīng)晶體管的制作方法，包括:提供半導體襯底；沉積阻擋層；刻蝕所述阻擋層和半導體襯底，形成鰭；沉積氧化層高過所述阻擋層；在所述氧化層上進行化學機械研磨至露出阻擋層；對所述氧化層進行離子注入；刻蝕所述氧化層；可選的，形成鰭的步驟包括:沉積硬掩膜層覆蓋所述阻擋層；在所述硬掩膜層上利用光刻膠作為掩膜刻蝕所述硬掩膜層；去除光刻膠；利用硬掩膜層作為掩膜干法刻蝕所述阻擋層和半導體襯底；去除所述硬掩膜層。可選的，所述半導體襯底為體硅襯底。可選的，形成鰭之后，沉積氧化層之前還包括在露出來的半導體上形成氮化硅作為側(cè)墻的步驟?？蛇x的，對所述氧化層進行離子注入的方法為利用光刻膠作為掩膜露出氧化層，進行離子注入。可選的，對所述氧化層進行離子注入的方法為利用阻擋層作為掩膜露出氧化層，進行離子注入?？蛇x的，對所述離子注入的離子源為惰性氣體元素?？蛇x的，對所述離子注入的離子劑量范圍為3E14到4E15,能量范圍為2Kev到30Kevo可選的，對所述離子注入的角度控制在±40°?？蛇x的，在所述刻蝕氧化層的步驟中刻蝕至少進行到刻蝕速率變緩停止。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
本發(fā)明通過在用于隔離體硅上的FinFET的氧化層內(nèi)離子注入使得氧化層受損，從而來影響氧化層的刻蝕速率，這樣就相當于在氧化層中設(shè)置了刻蝕停止層，使得刻蝕氧化層的厚度變得可控，從而讓FinFET的鰭的高度變得容易控制，即能夠?qū)崿F(xiàn)鰭的高度的統(tǒng)一。并且，離子注入加快了氧化層的刻蝕速率，使得原本直接刻蝕會產(chǎn)生的footing現(xiàn)象消除了。


圖1為現(xiàn)有技術(shù)的一種FinFET的立體結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中氧化層刻蝕時出現(xiàn)footing的示意圖；圖3至圖14為本發(fā)明中形成鰭式場效應(yīng)晶體管的各步驟的示意圖。
具體實施例方式本發(fā)明通過在用于隔離體硅上的FinFET的氧化層內(nèi)離子注入使得氧化層受損，從而來影響氧化層的刻蝕速率，這樣就相當于在氧化層中設(shè)置了刻蝕停止層，使得刻蝕氧化層的厚度變得可控，從而讓FinFET的鰭的高度變得容易控制，即能夠?qū)崿F(xiàn)鰭的高度的統(tǒng)一。并且，離子注入加快了氧化層的刻蝕速率，使得原本直接刻蝕會產(chǎn)生的footing現(xiàn)象消除了。其中對氧化層離子注入的方法可以利用光刻膠做掩膜進行離子注入，也可以利用硬掩膜層作為掩膜進行離子注入。離子注入的離子源為惰性氣體元素，因為其它元素的注入會影響鰭的電學性能，所以選擇化學性質(zhì)不活潑的惰性元素。并且，惰性氣體的注入也使得被注入的氧化層質(zhì)地稀疏，容易被刻蝕，即有助于增加刻蝕速率。具體實施時，本發(fā)明形成鰭式場效應(yīng)晶體管的方法包括:提供半導體襯底；依次形成墊氧化層、阻擋層、硬掩膜層和光阻層；光阻層形成鰭的圖形作為掩膜刻蝕硬掩膜層；硬掩膜層作為掩膜刻蝕阻擋層、墊氧化層和半導體襯底，形成鰭；在露出半導體襯底材質(zhì)的部分形成氧化層作為邊墻；沉積氧化層高過所述鰭；對氧化層進行化學機械研磨至露出阻擋層； 對所述氧化層進行離子注入；刻蝕所述氧化層至鰭和氧化層具有一定的高度差；形成柵絕緣層；形成柵極材料層；刻蝕所述柵極材料層，形成柵極。下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。
需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會作放大、縮小或其他改變。提供半導體襯底；所述半導體襯底優(yōu)選為體硅基底，也可以為鍺硅襯底、II1-V族元素化合物襯底(如砷化鎵、磷化銦、氮化鎵等)、碳化硅襯底或其疊層結(jié)構(gòu)，或金剛石襯底，或者本領(lǐng)域技術(shù)人員公知的其他半導體襯底。如圖3所示，在半導體襯底100上依次形成墊氧化層102、阻擋層104、硬掩膜層106和光阻層108 ;其中，墊氧化層102為氧化硅，厚度為20 60nm，其形成方式為常規(guī)熱氧化法、化學氣相淀積(CVD)、物理氣相淀積(PVD)等。阻擋層104為氮化硅，厚度為100 300nm，形成方式為常規(guī)的化學氣相淀積(CVD)、物理氣相淀積(PVD)等。硬掩膜層106為有機抗反射層或者無定形碳等，其作用為作為光阻層108的輔助層。光阻層108為常規(guī)的光刻膠，采用旋轉(zhuǎn)涂覆的方式形成。光阻層108形成鰭的圖形以作為后續(xù)硬掩膜層106刻蝕過程中的掩膜；如圖4所示，光阻層108形成鰭的圖形，其圖形形成方式為通過光掩膜板對光阻進行曝光，再進行顯影。優(yōu)選的，光刻膠為正光刻膠，形成的圖形為鰭的圖形，如圖中所示，為狹長的凸條。以形成好圖形的光刻膠為掩膜，刻蝕硬掩膜層106，把鰭的圖形轉(zhuǎn)移到硬掩膜層106上，如圖5所示。另外，本領(lǐng)域技術(shù)人員應(yīng)該理解的是，除了以光刻膠形成有鰭的圖形的光阻層可以作為掩膜外，別的類似的可以形成有希望的鰭的圖形的掩膜的方式均可采用，這里描述的只是常用的或者優(yōu)選的方式?？涛g硬掩膜層的方式優(yōu)選為等離子體干法刻蝕，因為其具有良好的各向異性，保證刻蝕形成的圖形線條寬度不變。另外，刻蝕完后還包括去除光阻層108的步驟,形成結(jié)構(gòu)如圖6所示。如圖7所示，以硬掩膜層106作為掩膜刻蝕阻擋層104、墊氧化層102和部分厚度的半導體襯底100。刻掉半導體襯底100的厚度為50 200nm，同樣這里的刻蝕方法為等離子體干法刻蝕。然后還包括去除硬掩膜層106，以形成鰭，如圖8所示。在進行后續(xù)步驟之前，這里還包括在露出半導體襯底材質(zhì)的部分形成氧化物或氮化物等作為邊墻，邊墻很薄，在本申請文件中未圖示，但是本技術(shù)領(lǐng)域人員應(yīng)該能夠理解并合理推想到其結(jié)構(gòu)。如圖9所示，沉積氧化層110高過所述鰭，優(yōu)選的，氧化層110為氧化硅。其形成方式為常規(guī)熱氧化法、化學氣相淀積(CVD)、物理氣相淀積(PVD)等。優(yōu)選為采用高密度等離子體CVD的方式形成的氧化硅，這種方法形成的氧化硅質(zhì)地致密，隔絕效果好。另外，其被刻蝕速率較緩慢。對氧化層110進行化學機械研磨至露出阻擋層104，形成結(jié)構(gòu)如圖10所示。然后對所述氧化層110進行離子注入。對氧化層110進行離子注入的方式有兩種，一種是形成光阻層作為掩膜(未圖示)，露出氧化層，然后進行離子注入；另一種就是直接進行離子注入，因為還有阻擋層104可以在離子注入時作為下面墊氧化層102和半導體襯底100的遮擋層。離子注入的具體操作包括以下步驟:I)將進行離子注入的硅片放入反應(yīng)腔，調(diào)整離子源保證注入的離子為N2、Xe或Ar等惰性氣體。其中，最優(yōu)選擇為N2，本領(lǐng)域技術(shù)人員應(yīng)該能明白的是，別的惰性氣體元素只要不容易影響后續(xù)形成的鰭的性能，均可用來替代本實施例中例舉的有限幾種元素。
2)設(shè)定注入的離子能量范圍為2Kev到30Kev，劑量范圍為3E14到4E15，角度控制在±40°內(nèi)。通過控制注入離子的能量來調(diào)劑離子注入的深度，而控制被刻蝕的氧化層的厚度范圍。在本實施例中，控制被刻蝕的氧化層的厚度范圍為為10 lOOnm，即鰭的高度為10 lOOnm，本領(lǐng)域技術(shù)人員應(yīng)可理解本實施例所敘述的鰭的高度和其它尺寸只是舉例，這些尺寸將隨著集成電路的尺寸縮小而調(diào)整。離子注入的角度一般都為垂直注入，而由于墊氧化層102的邊界處不容易被注入到，并且需要靠近邊界處的墊氧化層102的刻蝕速率較大，避免刻蝕后形成footing現(xiàn)象，所以需要進行一段時間注入方向與注入表面的法線方向有一定角度的注入，這個角度范圍控制在±40°內(nèi)。3)離子注入系統(tǒng)抽真空，進行離子注入，注入過程中保持環(huán)境溫度在室溫左右。4)預(yù)設(shè)時間到后，離子注入系統(tǒng)的腔室內(nèi)充氣，取出進行離子注入的硅片。離子注入完成后，即可進行刻蝕步驟，具體為刻蝕所述氧化層110至鰭和氧化層HO具有一定的高度差，刻蝕采用HF水溶液進行濕法刻蝕。經(jīng)過離子注入損傷后的氧化層110在濕法刻蝕的刻蝕速率會顯著的提高。通過控制離子注入的劑量和能量，來控制被氧化層內(nèi)的被摻雜的離子濃度和被注入的深度，從而使得氧化層內(nèi)刻蝕率隨著深度不同而有變化。這樣，在刻蝕氧化層110時就能夠因為刻蝕速率的變化而產(chǎn)生不同的信號，相當于在氧化層110內(nèi)設(shè)置了刻蝕停止層。利用適當?shù)目涛g，可以使得被摻雜(被損傷)部分的刻蝕速率明顯大于得未受損部分，并且同時也采用定時的刻蝕更可能產(chǎn)生一致的刻蝕深度，也就是說，未受損部分刻蝕得比摻雜部分慢，而用定時刻蝕，可以大大減少未受損區(qū)的過刻蝕。因此，通過離子注入改善了對所得到的氧化層被刻蝕的厚度的控制，即得到了鰭的高度控制。經(jīng)發(fā)明人實踐，以高密度等離子體CVD的方式形成的氧化硅中注入氮離子為例，注入離子的參數(shù)和氧化層的刻蝕速率的關(guān)系參考下表，其中，離子注入的能量單位為eV，劑量的單位為cm_3，計數(shù)方式為科學計數(shù)法，如:2.E+15表示2 X 15cm—3，刻蝕速率的單位為A/min。刻蝕劑為HF和水的體積比為1: 100 1: 500的HF水溶液。
權(quán)利要求
1.一種鰭式場效應(yīng)晶體管的制作方法，其特征在于，包括: 提供半導體襯底； 沉積阻擋層； 刻蝕所述阻擋層和半導體襯底，形成鰭； 沉積氧化層高過所述阻擋層； 在所述氧化層上進行化學機械研磨至露出阻擋層； 對所述氧化層進行離子注入； 刻蝕所述氧化層。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述形成鰭的步驟包括: 沉積硬掩膜層覆蓋所述阻擋層； 在所述硬掩膜層上利用光刻膠作為掩膜刻蝕所述硬掩膜層； 去除光刻膠； 利用硬掩膜層作為掩膜干法刻蝕所述阻擋層和半導體襯底； 去除所述硬掩膜層。
3.如權(quán)利要求1所述的制作方法，其特征在于，所述半導體襯底為體硅襯底。
4.如權(quán)利要求1所述的制作方法，其特征在于，形成鰭之后，沉積氧化層之前還包括在露出來的半導體襯底上形成氮化硅作為側(cè)墻的步驟。
5.如權(quán)利要求1所述的制作方法，其特征在于，對所述氧化層進行離子注入的方法為利用光刻膠作為掩膜露出氧化層，進行離子注入。
6.如權(quán)利要求1所述的制作方法，其特征在于，對所述氧化層進行離子注入的方法為利用阻擋層作為掩膜露出氧化層，進行離子注入。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述離子注入的離子源為惰性氣體元素。
8.如權(quán)利要求1所述的制作方法，其特征在于，所述離子注入的離子劑量范圍為3E14到4E15,能量范圍為2Kev到30Kev。
9.如權(quán)利要求1所述的制作方法，其特征在于，所述離子注入的角度控制在±40°。
10.如權(quán)利要求1所述的制作方法，其特征在于，在所述刻蝕氧化層的步驟中刻蝕至少進行到刻蝕速率變緩停止。
全文摘要
一種鰭式場效應(yīng)晶體管的制作方法，包括提供半導體襯底；沉積阻擋層；刻蝕所述阻擋層和半導體襯底，形成鰭；沉積氧化層高過所述阻擋層；在所述氧化層上進行化學機械研磨至露出阻擋層；對所述氧化層進行離子注入；刻蝕所述氧化層。本發(fā)明通過在用于隔離體硅上的FinFET的氧化層內(nèi)離子注入使得氧化層受損，從而來影響氧化層的刻蝕速率，這樣就相當于在氧化層中設(shè)置了刻蝕停止層，使得刻蝕氧化層的厚度變得可控，從而讓FinFET的鰭的高度變得容易控制，即能夠?qū)崿F(xiàn)鰭的高度的統(tǒng)一。并且，離子注入加快了氧化層的刻蝕速率，使得原本直接刻蝕會產(chǎn)生的footing現(xiàn)象消除了。
文檔編號H01L21/336GK103187280SQ201110453498
公開日2013年7月3日 申請日期2011年12月29日 優(yōu)先權(quán)日2011年12月29日
發(fā)明者陳勇 申請人:中芯國際集成電路制造(上海)有限公司