專利名稱：制造碳化硅半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造碳化硅半導(dǎo)體器件的方法。
背景技術(shù)：
在制造半導(dǎo)體器件的過程中，需要在半導(dǎo)體襯底中選擇性形成雜質(zhì)區(qū)的步驟。例如，在制造n溝道型MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的過程中，為了得到npn結(jié)構(gòu)，通常執(zhí)行在n型半導(dǎo)體襯底中部分地形成p型雜質(zhì)區(qū)并且進(jìn)一步在這個p型雜質(zhì)區(qū)中部分地形成n型雜質(zhì)區(qū)的步驟。即，形成在延伸上彼此不同的兩個雜質(zhì)區(qū)。在采用硅襯底的情況下，因?yàn)榭梢酝ㄟ^擴(kuò)散來調(diào)節(jié)雜質(zhì)區(qū)的延伸，所以已廣泛使用利用這種特征的雙擴(kuò)散技術(shù)。同時，在采用碳化硅襯底的情況下，雜質(zhì)的擴(kuò)散系數(shù)小，因此難以通過擴(kuò)散來調(diào)節(jié)雜質(zhì)區(qū)的延伸。即，其中已注入離子的區(qū)域在經(jīng)過活化退火時基本上變成雜質(zhì)區(qū)。因此，不能采用雙擴(kuò)散技術(shù)。因此，例如，根據(jù)日本專利特許公開No. 6-151860 (PTL1)，通過使用在 端面上具有傾斜表面的柵電極作為掩模，注入離子。通過利用離子注入過程中的雜質(zhì)離子的范圍能由加速電壓控制這一事實(shí)，形成所需的雜質(zhì)區(qū)。引用列表專利文獻(xiàn)PTLl :日本專利特許公開No. 6-151860

發(fā)明內(nèi)容
技術(shù)問題在以上的方法中，雜質(zhì)區(qū)的延伸很大程度上取決于形成柵電極的傾斜表面的精確度，因此雜質(zhì)延伸的誤差變大。本發(fā)明針對的是以上問題，并且本發(fā)明的目的在于提供一種制造碳化硅半導(dǎo)體器件的方法，該方法能夠提高雜質(zhì)區(qū)延伸的精確度。問題的解決方案根據(jù)本發(fā)明的制造碳化硅半導(dǎo)體器件的方法，執(zhí)行以下各步驟。制備具有表面的碳化硅襯底。在該碳化硅襯底的表面上，形成蝕刻停止層。在該蝕刻停止層上，沉積掩模層。在該掩模層中，形成由第一側(cè)壁圍繞的第一開口。通過經(jīng)由第一開口進(jìn)行離子注入，在碳化硅襯底中，從表面至第一深度形成具有第一導(dǎo)電類型的第一雜質(zhì)區(qū)。在形成第一雜質(zhì)區(qū)的步驟之后，通過在上面已設(shè)置有掩模層的蝕刻停止層上沉積間隔層，來形成具有掩模層和間隔層的掩模部，該間隔層覆蓋第一開口中的第一側(cè)壁和蝕刻停止層。通過對第一開口中的間隔層進(jìn)行各向異性蝕刻，在掩模部中形成由第二側(cè)壁圍繞的第二開口。通過經(jīng)由第二開口進(jìn)行離子注入，在該碳化硅襯底中，從表面至第二深度形成具有第二導(dǎo)電類型的第二雜質(zhì)區(qū)，其中第二導(dǎo)電類型不同于第一導(dǎo)電類型，第二深度小于第一深度。在第二側(cè)壁的與第二深度等高的高度內(nèi)，第二側(cè)壁相對于表面的角度為90° ±10°。注意的是，“90° ±10° ”意味著大于等于80°且小于等于100°。
根據(jù)以上的制造方法，在與第二雜質(zhì)區(qū)的第二深度等高的高度內(nèi)，掩模部的第二側(cè)壁相對于碳化硅襯底的表面的角度為90° ±10°，也就是說，基本是垂直的。因此，在用于形成第二雜質(zhì)區(qū)的離子注入的過程中，在第二側(cè)壁附近基本上不存在由于第二側(cè)壁的傾斜而導(dǎo)致掩模部具有小厚度的區(qū)域。因此，可以抑制在第二側(cè)壁附近離子經(jīng)由掩模部引入到碳化硅襯底中。因此，雜質(zhì)區(qū)基本上不能形成在被掩模部覆蓋的部分中。因此，可以提高第二雜質(zhì)區(qū)的延伸的精確度。優(yōu)選地，在形成第二雜質(zhì)區(qū)的步驟之后，去除掩模部。因此，可以暴露碳化硅襯底中被掩模部覆蓋的部分。另外，優(yōu)選地，在去除掩模部的步驟之后，在碳化硅襯底上形成柵絕緣膜和柵電極 。因此，可以形成由于暴露于用于形成第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)的離子注入而導(dǎo)致質(zhì)量沒有變化的柵絕緣膜和柵電極。優(yōu)選地，在第一側(cè)壁的與第一深度等高的高度內(nèi)，第一側(cè)壁相對于表面的角度為90° ±10°。因此，在用于形成第一雜質(zhì)區(qū)的離子注入的過程中，在第一側(cè)壁附近基本上不存在由于第一側(cè)壁的傾斜而導(dǎo)致掩模部具有小厚度的區(qū)域。因此，可以抑制在第一側(cè)壁附近離子經(jīng)由掩模部引入到碳化硅襯底中。因此，雜質(zhì)區(qū)基本上不能形成在被掩模部覆蓋的部分中。因此，可以提高第一雜質(zhì)區(qū)的延伸的精確度。優(yōu)選地，在形成第二雜質(zhì)區(qū)的步驟中的離子注入角不小于0°且不大于6°。即，離子基本上垂直于碳化硅襯底的表面注入。因此，與離子注入角較大的情況相比，可以進(jìn)一步抑制在第二側(cè)壁附近離子經(jīng)由掩模部引入到碳化硅襯底中。優(yōu)選地，第二側(cè)壁包括相對于表面的角度為90° ±10°并且高度不小于0.5 iim且不大于2. 5 y m的部分。當(dāng)這個高度不小于0. 5 y m時，可以進(jìn)一步抑制離子經(jīng)由掩模部引入到碳化硅襯底中。當(dāng)這個高度不大于2. 5 時，可以使用更薄的掩模部，并且因此可以抑制由于掩模部中的應(yīng)力導(dǎo)致碳化硅襯底發(fā)生扭曲。形成第二雜質(zhì)區(qū)的步驟中的離子注入角可以不小于3°且不大于6°，并且碳化硅襯底的表面可以為六方晶體的(0-33-8)平面。當(dāng)碳化硅襯底的表面是六方晶體的(0-33-8)平面時，可以提高表面上載流子的溝道遷移率。另外，當(dāng)離子注入角不小于3°時，可以抑制在碳化硅襯底中注入的離子出現(xiàn)溝道。在形成第二雜質(zhì)區(qū)的步驟中的離子注入角可以為0°，并且碳化硅襯底的表面可以相對于六方晶體的{0001}平面傾斜3°或更大的角度，以防止離子注入期間出現(xiàn)溝道現(xiàn)象。當(dāng)離子注入角為0°時，可以進(jìn)一步抑制第二側(cè)壁附近離子經(jīng)由掩模部引入到碳化硅襯底中。優(yōu)選地，掩模層由氧化硅和多晶硅中的任意一種物質(zhì)制成。優(yōu)選地，間隔層由氧化硅和多晶硅中的任意一種物質(zhì)制成。優(yōu)選地，用于蝕刻停止層的材料不同于用于掩模層的材料。進(jìn)一步優(yōu)選地，蝕刻停止層包括氮化硅層、多晶硅層、氧化硅層、氮氧化硅層和鈦層中的至少任意一種。進(jìn)一步優(yōu)選地，蝕刻停止層的厚度不小于IOnm且不大于500nm。在蝕刻停止層包括鈦層的情況下，優(yōu)選地，在用作蝕刻停止層的鈦層和碳化硅襯底之間設(shè)置由氧化硅和多晶硅中的任意一種物質(zhì)制成的基底層。本發(fā)明的有益效果從以上描述中清楚的是，根據(jù)本發(fā)明，可以提高雜質(zhì)區(qū)延伸的精確度。


圖I是示意性示出本發(fā)明的第一實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的局部截面圖。 圖2是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第一個步驟的局部截面圖。圖3是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第二個步驟的局部截面圖。圖4是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第三個步驟的局部截面圖。圖5是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第四個步驟的局部截面圖。圖6是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第五個步驟的局部截面圖。圖7是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第六個步驟的局部截面圖。圖8是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第七個步驟的局部截面圖。圖9是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第八個步驟的局部截面圖。圖10是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第九個步驟的局部截面圖。圖11是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第十個步驟的局部截面圖。圖12是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第十一個步驟的局部截面圖。圖13是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第十二個步驟的局部截面圖。圖14是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第十三個步驟的局部截面圖。圖15是示意性示出圖I中的碳化硅半導(dǎo)體器件的制造方法中的第十四個步驟的局部截面圖。圖16是圖12的局部放大圖。圖17是示意性示出圖3中的步驟的變形形式的局部截面圖。圖18是示意性示出本發(fā)明的第二實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的局部截面圖。圖19是示意性示出本發(fā)明的第二實(shí)施例中的碳化硅半導(dǎo)體器件的制造方法中的第一個步驟的局部截面圖。圖20是示意性示出本發(fā)明的第二實(shí)施例中的碳化硅半導(dǎo)體器件的制造方法中的第二個步驟的局部截面圖。圖21是示意性示出本發(fā)明的第二實(shí)施例中的碳化硅半導(dǎo)體器件的制造方法中的第三個步驟的局部截面圖。圖22是示意性示出本發(fā)明的第三實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的局部截面圖。圖23是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十三個步驟的局部截面圖。圖24是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十四個步驟的局部截面圖。圖25是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十五個步驟的局部截面圖。圖26是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十六個步驟的局部截面圖。圖27是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十七個步驟的局部截面圖。圖28是示意性示出圖22中的碳化硅半導(dǎo)體器件的制造方法中的第十八個步驟的局部截面圖。
具體實(shí)施例方式
下文中，將參照附圖描述本發(fā)明的實(shí)施例。(第一實(shí)施例)如圖I中所示，本發(fā)明中的碳化硅半導(dǎo)體器件是MOSFET 100，并且具體來講，它是垂直型DiMOSFET(雙注入型MOSFET )。MOSFET100具有外延襯底90、氧化膜126、源電極111、上源電極127、柵電極110和漏電極112。外延襯底90具有單晶襯底80、緩沖層121、擊穿電壓保持層122、p區(qū)123和n+區(qū)124。MOSFET 100的二維形狀(當(dāng)從圖I中的上方看時的形狀)例如是邊長不小于2mm的矩形或方形。單晶襯底80和緩沖層121均具有n導(dǎo)電類型。單晶襯底80優(yōu)選地由碳化硅構(gòu)成。例如，緩沖層121中的n型導(dǎo)電雜質(zhì)的濃度為5X1017cm_3。另外，例如，緩沖層121的厚度為 0. 5 u m。擊穿電壓保持層122形成在緩沖層121上，并且其由具有n導(dǎo)電類型的碳化硅構(gòu)成。例如，擊穿電壓保持層122的厚度為IOiim并且n型導(dǎo)電雜質(zhì)的濃度為5X1015cm_3。
在外延襯底90的表面SO上,具有p導(dǎo)電類型的多個p區(qū)123相互隔開一定距離形成。另外，在表面SO中，形成n+區(qū)124，使其位于每個p區(qū)123內(nèi)部。在表面SO中，p區(qū)123具有溝道區(qū)，該溝道區(qū)位于n+區(qū)124和擊穿電壓保持層122之間并且在其間插入氧化膜126的情況下由柵電極110覆蓋。溝道區(qū)具有溝道長度CL。在表面SO上的多個p區(qū)123之間暴露的擊穿電壓保持層122上，形成氧化膜126。具體來講，氧化膜126被形成為從一個p區(qū)123中的n+區(qū)124延伸到一個p區(qū)123、暴露在兩個P區(qū)123之間的擊穿電壓保持層122、另一個p區(qū)123和另一個p區(qū)123中的n+區(qū)124。柵電極110形成在氧化膜126上。因此，氧化膜126上面形成有柵電極110的部分具有作為柵絕緣膜的功能。另外，源電極111形成在n+區(qū)124上。源電極111的一部分可以接觸P區(qū)123。上源電極127形成在源電極111上?，F(xiàn)在，將描述制造MOSFET 100的方法。如圖2中所示，制備具有表面SO的外延襯底90 (碳化硅襯底)。具體來講，在單晶襯底80的主表面上形成緩沖層121，并且在緩沖層121上形成擊穿電壓保持層122。緩沖層121由具有n導(dǎo)電類型的碳化硅構(gòu)成，并且其厚度例如為0. 5 y m。另外，例如，緩沖層121中的導(dǎo)電雜質(zhì)的濃度被設(shè)置成5X1017cm_3。例如，擊穿電壓保持層122的厚度為10 y m。另夕卜，例如，擊穿電壓保持層122中的n型導(dǎo)電雜質(zhì)的濃度被設(shè)置成5X1015cm_3。如圖3中所示，在外延襯底90的表面SO上形成蝕刻停止層50。優(yōu)選地，蝕刻停止 層50的材料不同于隨后將描述的掩模層31 (圖4)的材料。優(yōu)選地，蝕刻停止層50是氮化娃層或鈦層。例如，鈦層的厚度不小于50nm且不大于200nm。如圖4中所示，在蝕刻停止層50上沉積掩模層31。優(yōu)選地，掩模層31由氧化硅和多晶硅中的任意一種物質(zhì)制成。如圖5中所示，在掩模層31上形成光致抗蝕劑圖案40。如圖6中所示，通過使用光致抗蝕劑圖案40作為掩模進(jìn)行各向異性蝕刻E1，將掩模層31圖案化。去除剩余的光致抗蝕劑圖案40。如圖7中所示，作為以上蝕刻的結(jié)果，在掩模層31中形成被側(cè)壁SI (第一側(cè)壁)圍繞的開口 Pl (第一開口)。如圖8中所示，作為經(jīng)由開口 Pl的離子注入Jl的結(jié)果,在外延襯底90中從表面SO到深度Dl (第一深度)形成具有P型(第一導(dǎo)電類型)的P區(qū)123 (第一雜質(zhì)區(qū))。如圖9中所示，此后，通過在上面設(shè)置有掩模層31的蝕刻停止層50上沉積間隔層32，形成具有掩模層31和間隔層32的掩模部30。間隔層32覆蓋開口 Pl中的側(cè)壁SI和蝕刻停止層50。優(yōu)選地，間隔層32由氧化硅和多晶硅中的任意一種物質(zhì)制成。如圖10中所示，通過各向異性蝕刻E2，將開口 Pl中的間隔層32圖案化。如圖11中所示，由此在掩模部30中形成被側(cè)壁S2 (第二側(cè)壁)圍繞的開口 P2 (第二開口)。如圖12中所示，作為經(jīng)由開口 P2的離子注入J2的結(jié)果，在外延襯底90中從表面SO到深度D2 (第二深度)形成具有n型(第二導(dǎo)電類型)的n+區(qū)124 (第二雜質(zhì)區(qū))，深度D2小于深度D I。如圖16中所示，更詳細(xì)地，側(cè)壁S2 (圖11)在高度HT內(nèi)的整個部分S2L相對于表面SO的角度AW為90° ±10°且優(yōu)選地為90° ±5°。高度HT等于或大于深度D2。如上所述，側(cè)壁S2包括相對于表面SO的角度AW為90° ±10°的部分。優(yōu)選地，這個部分的高度不小于0. 5 i! m且不大于2. 5 i! m。另外，在側(cè)壁S2包括相對于表面SO的角度AW為90° ±5°的部分的情況下，優(yōu)選地，這個部分的高度不小于0. 5 ii m且不大于2. 5 ii m。優(yōu)選地，在側(cè)壁SI (圖7)的與深度Dl (圖8)等高的高度內(nèi)，側(cè)壁SI相對于表面SO的角度為90° ±10°并且優(yōu)選地為90° ±5°。優(yōu)選地，如圖16中所示，離子注入J2 (圖12)期間的離子束的行進(jìn)方向IL和表面SO的法向NL之間的角度，S卩，離子注入角度Al不小于0°且不大于6°。在形成n+區(qū)124的步驟中的離子注入角度Al可以不小于3°且不大于6°，并且外延襯底90的表面SO可以是六方晶體的(0-33-8)平面。另外，在形成n+區(qū)124的步驟中的離子注入角度Al可以為O。，并且外延襯底90的表面SO可以從六方晶體的{0001}平面傾斜不小于3°且不大于6°的角度，以防止離子注入期間的溝道現(xiàn)象。如圖13中進(jìn)一步示出的，此后，去除掩模部30和蝕刻停止層50。另外，執(zhí)行活化退火處理。例如，在氬氣氣氛中，在1700°C的加熱溫度下，執(zhí)行退火30分鐘。如圖14中所示，在外延襯底90上形成起到柵絕緣膜作用的氧化膜126。具體來講，氧化膜126被形成為覆蓋擊穿電壓保持層122、p區(qū)123和n+區(qū)124。可以通過干法氧化(熱氧化)執(zhí)行形成的步驟。例如，干法氧化中的條件是加熱溫度為1200°C并且加熱時間段為30分鐘。此后，執(zhí)行氮化退火步驟。具體來講，在一氧化氮(NO)氣氛中執(zhí)行退火處理。例如，這個處理中的條件是加熱溫度為1100°c并且加熱時間段為120分鐘。因此，在擊穿電壓保持層122、p區(qū)123和n+區(qū)124中的每個與氧化膜126之間的界面附件引入氮原子。注意的是，在使用一氧化氮進(jìn)行這個退火步驟之后，可以使用作為惰性氣體的氬(Ar)氣進(jìn)一步執(zhí)行退火處理。例如，這個處理中的條件是加熱溫度為1100°C并且加熱時間段為60分鐘。如圖15中所示，如下形成源電極111。用光刻法，在氧化膜126上形成具有圖案的抗蝕劑膜。使用這個抗蝕劑膜作為掩模，蝕刻掉氧化膜126位于n+區(qū)124上的部分。因此，在氧化膜126中形成開口。然后，在這個開口中形成導(dǎo)體膜，使導(dǎo)體膜接觸n+區(qū)124。然后，通過去除抗蝕劑膜，去除(剝離)上述導(dǎo)體膜中已位于抗蝕劑膜上的部分。這個導(dǎo)體膜可以是金屬膜，并且例如由鎳(Ni)構(gòu)成。作為這個剝離步驟的結(jié)果，形成源電極111。注意的是，在此優(yōu)選執(zhí)行熱處理，以便進(jìn)行合金化。例如，在作為惰性氣體的氬(Ar)氣的氣氛中，在950°C的加熱溫度下執(zhí)行熱處理2分鐘。再參照圖1，在源電極111上形成上源電極127。另外，在氧化膜126上形成柵電極110。此外，在單晶襯底80的后表面(附圖中的下表面)上形成漏電極112。如上所述得到MOSFET 100 (圖I)。根據(jù)本實(shí)施例，如圖16中所示，在側(cè)壁S2(圖11)的與n+區(qū)124的深度D2等高的高度HT內(nèi)，掩模部30的側(cè)壁S2相對于外延襯底90的表面SO的角度AW為90° ±10°。因此，在用于形成n+區(qū)124的離子注入期間，在側(cè)壁S2附近，基本上不存在由于側(cè)壁S2的傾斜而導(dǎo)致掩模部30具有小厚度的區(qū)域。因此，可以抑制在側(cè)壁S2附近離子經(jīng)由掩模部30引入到外延襯底90中。因此，n+區(qū)124基本上不能形成在被掩模部30覆蓋的部分中。因此，可以提高n+區(qū)124延伸的精確度。具體來講，可以提高溝道長度CL (圖I)中的精確度。優(yōu)選地，在形成n+區(qū)124之后，去除掩模部30。因此，可以暴露外延襯底90已被掩模部30覆蓋的部分。另外，優(yōu)選地，在去除掩模部30之后，在外延襯底90上形成氧化膜126 (柵絕緣膜)和柵電極110。因此，可以形成由于暴露于用于形成p區(qū)123和n+區(qū)124的離子注入而導(dǎo)致質(zhì)量沒有變化的柵絕緣膜和柵電極。優(yōu)選地，在側(cè)壁SI (圖7)的與深度Dl等高的高度內(nèi)，側(cè)壁S I相對于表面SO的、角度為90° ±10°。因此，在用于形成p區(qū)123的離子注入期間，在側(cè)壁SI附近，基本上不存在由于側(cè)壁SI的傾斜而導(dǎo)致掩模部30具有小厚度的區(qū)域。因此，可以抑制在側(cè)壁SI附近離子經(jīng)由掩模部30引入到外延襯底90中。因此，p區(qū)123基本上不能形成在被掩模部30覆蓋的部分中。因此，可以提高p區(qū)123延伸的精確度。優(yōu)選地，如圖16中所示，在形成n+區(qū)124的步驟中的離子注入角Al不小于0°且不大于6°。因此，與離子注入角較大的情況相比，可以進(jìn)一步抑制在側(cè)壁S2 (圖11)附近離子經(jīng)由掩模部30引入到外延襯底90中。優(yōu)選地，如圖16中所示，側(cè)壁S2 (圖11)包括相對于外延襯底90的表面SO的角度AW為90° ±10°的部分，并且 這個部分的高度不小于0.5 iim且不大于2.5 iim。當(dāng)這個高度不小于0. 5 y m時，可以進(jìn)一步抑制離子經(jīng)由掩模部30引入到外延襯底90中。當(dāng)這個高度不大于2. 5 ii m時,可以抑制由于掩模部30中的應(yīng)力導(dǎo)致碳化娃襯底發(fā)生扭曲。在形成n+區(qū)124的步驟中的離子注入角Al(圖16)可以不小于3°且不大于6°，并且外延襯底90的表面SO可以是六方晶體的(0-33-8)平面。當(dāng)外延襯底90的表面SO是六方晶體的(0-33-8)平面時，可以提高表面SO上載流子的溝道遷移率。另外，當(dāng)離子注入角Al不小于3°時，可以抑制在外延襯底90中注入的離子出現(xiàn)溝道。在形成n+區(qū)124的步驟中的離子注入角Al (圖16)可以為0°，并且外延襯底90的表面SO可以相對于六方晶體的{0001}平面傾斜3°或更大，以防止離子注入期間出現(xiàn)溝道現(xiàn)象。當(dāng)離子注入角Al為0°時，可以進(jìn)一步抑制在側(cè)壁S2附近離子經(jīng)由掩模部30引入到外延襯底90中。作為圖3中步驟的變形形式，可以在用作蝕刻停止層50的鈦層和外延襯底90之間設(shè)置由氧化硅和多晶硅中的任意一種物質(zhì)制成的基底層51 (圖17)?；讓?1可以防止外延襯底90受到鈦層，也就是金屬層的污染。盡管在本實(shí)施例中氮化硅層或鈦層作為蝕刻停止層的示例，但蝕刻停止層的構(gòu)造不限于此。蝕刻停止層可以例如是氮化硅層、多晶硅層、氧化硅層、氮氧化硅層和鈦層中的任意一種，或者是由至少包括這些層中的任一層的堆疊制成的層，或由包括這些層中的兩層或更多層的堆疊制成的層。蝕刻停止層的厚度的下限優(yōu)選為10nm，更優(yōu)選為30nm并且進(jìn)一步優(yōu)選為50nm。同時，蝕刻停止層的厚度的上限優(yōu)選為500nm，更優(yōu)選為400nm并且進(jìn)一步優(yōu)選為300nm。(第二實(shí)施例)如圖18中所示，本實(shí)施例中的碳化硅半導(dǎo)體器件是MOSFET 200，并且具體來講，是垂直型DiMOSFET。MOSFET 200具有替代n+區(qū)124 (圖I)的n+區(qū)124a和n+區(qū)124b。n+區(qū)124a和n+區(qū)124b布置在表面SO中，彼此隔開一定距離。n+區(qū)124a和n+區(qū)124b之間的P區(qū)123達(dá)到表面SO并且接觸源電極111。現(xiàn)在，將描述制造MOSFET 200的方法。注意的是，在本實(shí)施例中還類似地執(zhí)行直到第一實(shí)施例中的制造方法中的圖9中的步驟的處理。如圖19中所示，在開口 Pl中，在間隔層32上形成光致抗蝕劑圖案41，使其布置成與側(cè)壁SI隔開一定距離。如圖20中所示，使用光致抗蝕劑圖案41作為掩模，通過各向異性蝕刻E2將開口Pl中的間隔層32圖案化。去除剩余的光致抗蝕劑圖案41。
如圖21中所示，由于經(jīng)由開口 P2中已去除了間隔層32的部分的離子注入J2，導(dǎo)致形成具有n型(第二導(dǎo)電類型)的n+區(qū)(第二雜質(zhì)區(qū))124a和124b。注意的是，n+區(qū)124a和n+區(qū)124b的深度均等于n+區(qū)124 (圖16)的深度，并且在本實(shí)施例中，同樣地，在離子注A J2期間，側(cè)壁S2具有如第一實(shí)施例中的部分S2L (圖16)。因?yàn)槌艘陨现獾臉?gòu)造與上述第一實(shí)施例中的基本相同，所以相同或?qū)?yīng)的元件被分配相同的附圖標(biāo)記，并且將不再重復(fù)對其的描述。根據(jù)本實(shí)施例，如圖18中所示，n+區(qū)124a和n+區(qū)124b之間的p區(qū)123到達(dá)表面SO并且接觸源電極111。根據(jù)這種構(gòu)造，p區(qū)123的電勢得以穩(wěn)定。另外，獨(dú)立于將掩模層31圖案化(圖6)，形成用于隔離n+區(qū)124a和n+區(qū)124b的掩模。因此，將掩模層31圖案化的難度沒有變高。(第三實(shí)施例)如圖22中所示，本實(shí)施例中的MOSFET 300中的外延襯底90具有p+區(qū)125 (第三雜質(zhì)區(qū))。P+區(qū)125將表面SO和p區(qū)123彼此連接。另外，p+區(qū)125的雜質(zhì)濃度高于p區(qū)123的雜質(zhì)濃度。優(yōu)選地，p+區(qū)125被形成為穿過n+區(qū)124到達(dá)p區(qū)123。在n+區(qū)124和P+區(qū)125上形成源電極111。如在第一實(shí)施例中一樣，在表面SO中，p區(qū)123形成具有溝道長度CL的溝道區(qū)。溝道長度CL優(yōu)選地不小于0. I u m且不大于I. 5 u m?，F(xiàn)在，將描述制造MOSFET 300的方法。因?yàn)橹圃旆椒ǖ那懊娌糠峙c第一實(shí)施例中的第一個步驟至第十二個步驟(圖2至圖13)基本上相同，所以將不再提供對其的描述。如圖23中所示，在表面SO上形成蝕刻停止層50a。蝕刻停止層50a以類似于上述蝕刻停止層50的方式形成。然后，在蝕刻停止層50a上形成掩模層31a。掩模層31a可以以類似于上述掩模層31的方式形成。如圖24中所示，在掩模層31a中形成開口。從二維視圖(從圖24中上方的視場)上看，這個開口暴露蝕刻停止層50a的一部分。蝕刻停止層50a通過這個開口暴露的部分被沒有通過這個開口暴露的部分圍繞。然后，經(jīng)由這個開口執(zhí)行注入到外延襯底90中的離子注入J3。如圖25中所示，作為以上離子注入的結(jié)果，在外延襯底90中形成P+區(qū)125。如圖26中所示，此后，去除掩模層31a和蝕刻停止層50a。另外，執(zhí)行活化退火處理。例如，在氬氣的氣氛中，在1700°C的加熱溫度下，執(zhí)行退火30分鐘。注意的是，通過執(zhí)行這個退火步驟，可以省略圖13中的步驟中的退火。如圖27和圖28中的每個所示,執(zhí)行與圖14和圖15中的步驟基本相同的步驟。如上所述得到MOSFET 300 (圖22)。根據(jù)本實(shí)施例，當(dāng)P區(qū)123通過P+區(qū)125連接到源電極111時,P區(qū)123的電勢得 以穩(wěn)定。盡管在本實(shí)施例中的制造方法的前面部分中，執(zhí)行與第一實(shí)施例中的圖2至圖13中的步驟基本相同的步驟，但替代地可以執(zhí)行與第二實(shí)施例中的圖19至圖21中的步驟基本相同的步驟。在這種情況下，可以在n+區(qū)124a和n+區(qū)124b (圖21)之間形成p+區(qū)125。在以上的各實(shí)施例中，p型和n型可以互換。另外，在以上的各實(shí)施例中，盡管采用外延襯底90作為碳化硅襯底，但替代地可以采用碳化硅單晶襯底。
應(yīng)該理解，本文公開的這些實(shí)施例在每個方面都是示例性的并非限制性的。本發(fā)明的范圍受權(quán)利要求書的各項(xiàng)限定，而非受以上描述限定，并且旨在包括落入與權(quán)利要求書的各項(xiàng)等價的范圍和含義內(nèi)的任何修改形式。附圖標(biāo)記列表30掩模部;31、31a掩模層；32間隔層;40、41光致抗蝕劑圖案；50、50a蝕刻停止層；51基底層；80單晶襯底；90外延襯底(碳化硅襯底)；100、200、300M0SFET (碳化硅半導(dǎo)體器件)；110柵電極；111源電極；112漏電極；121緩沖層；122擊穿電壓保持層；123p區(qū)(第一雜質(zhì)區(qū))；124、124a、124b n+區(qū)(第二雜質(zhì)區(qū))；125p+區(qū)；126氧化膜；127上源電極； Aff角度；P1開口(第一開口);P2開口(第二開口);S0表面；S I側(cè)壁(第一側(cè)壁);和S2側(cè)壁(第二側(cè)壁)。
權(quán)利要求
1.一種制造碳化硅半導(dǎo)體器件的方法，所述方法包括以下各步驟 制備具有表面(SO)的碳化硅襯底(90)； 在所述碳化硅襯底的所述表面上，形成蝕刻停止層(50); 在所述蝕刻停止層上，沉積掩模層(31)； 在所述掩模層中，形成由第一側(cè)壁(SI)圍繞的第一開口(Pl)； 通過經(jīng)由所述第一開口進(jìn)行離子注入，在所述碳化硅襯底中，從所述表面至第一深度(Dl)形成具有第一導(dǎo)電類型的第一雜質(zhì)區(qū)(123); 在所述的形成第一雜質(zhì)區(qū)的步驟之后，通過在上面已設(shè)置有所述掩模層的所述蝕刻停止層上沉積間隔層(32)，來形成具有所述掩模層和所述間隔層的掩模部(30)，所述間隔層覆蓋所述第一開口中的所述第一側(cè)壁和所述蝕刻停止層； 通過對所述第一開口中的所述間隔層進(jìn)行各向異性蝕刻，在所述掩模部中形成由第二側(cè)壁(S2)圍繞的第二開口(P2);以及 通過經(jīng)由所述第二開口進(jìn)行離子注入，在所述碳化硅襯底中，從所述表面至第二深度(D2)形成具有第二導(dǎo)電類型的第二雜質(zhì)區(qū)(124)，其中，所述第二導(dǎo)電類型不同于所述第一導(dǎo)電類型，所述第二深度小于所述第一深度，并且在所述第二側(cè)壁的與所述第二深度等高的高度內(nèi)，所述第二側(cè)壁相對于所述表面的角度(AW)為90° ±10°。
2.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，還包括在所述的形成第二雜質(zhì)區(qū)的步驟之后去除所述掩模部的步驟。
3.根據(jù)權(quán)利要求2所述的制造碳化硅半導(dǎo)體器件的方法，還包括在所述的去除所述掩模部的步驟之后在所述碳化硅襯底上形成柵絕緣膜和柵電極的步驟。
4.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 在所述第一側(cè)壁的與所述第一深度等高的高度內(nèi)，所述第一側(cè)壁相對于所述表面的角度為 90?！?0。。
5.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 在所述的形成第二雜質(zhì)區(qū)的步驟中的離子注入角(Al)不小于0°且不大于6°。
6.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述第二側(cè)壁包括相對于所述表面的角度為90° ±10°并且高度不小于0.5 μ m且不大于2. 5 μ m的部分。
7.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 在所述的形成第二雜質(zhì)區(qū)的步驟中的離子注入角不小于3°且不大于6°，并且 所述碳化硅襯底的表面為六方晶體的(0-33-8)平面。
8.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 在所述的形成第二雜質(zhì)區(qū)的步驟中的離子注入角為0°，并且 所述碳化硅襯底的表面相對于六方晶體的10001}平面傾斜3°或更大的角度，以防止離子注入期間出現(xiàn)溝道現(xiàn)象。
9.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述掩模層由氧化娃和多晶娃中的任意一種物質(zhì)制成。
10.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述間隔層由氧化硅和多晶硅中的任意一種物質(zhì)制成。
11.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中， 用于所述蝕刻停止層的材料不同于用于所述掩模層的材料。
12.根據(jù)權(quán)利要求11所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述蝕刻停止層包括氮化硅層、多晶硅層、氧化硅層、氮氧化硅層和鈦層中的至少任意一種。
13.根據(jù)權(quán)利要求12所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述蝕刻停止層的厚度不小于IOnm且不大于500nm。
14.根據(jù)權(quán)利要求11所述的制造碳化硅半導(dǎo)體器件的方法，其中， 所述蝕刻停止層包括鈦層，并且 在所述蝕刻停止層和所述碳化硅襯底之間進(jìn)一步設(shè)置有由氧化硅和多晶硅中的任意一種物質(zhì)制成的基底層(51)。
15.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，還包括在所述碳化硅襯底中形成將所述表面和所述第一雜質(zhì)區(qū)彼此連接的第三雜質(zhì)區(qū)(125)的步驟，其中， 所述第三雜質(zhì)區(qū)具有所述第一導(dǎo)電類型，并且所述第三雜質(zhì)區(qū)的雜質(zhì)濃度高于所述第一雜質(zhì)區(qū)的雜質(zhì)濃度。
全文摘要
通過經(jīng)由掩模層(31)中形成的第一開口進(jìn)行離子注入，形成第一雜質(zhì)區(qū)(123)。通過在上面已設(shè)置掩模層(31)的蝕刻停止層上沉積間隔層(32)，形成具有掩模層(31)和間隔層(32)的掩模部(30)。通過對間隔層(32)進(jìn)行各向異性蝕刻，在掩模部(30)中形成由第二側(cè)壁圍繞的第二開口(P2)。通過經(jīng)由第二開口(P2)進(jìn)行離子注入，形成第二雜質(zhì)區(qū)(124)。在第二側(cè)壁的與第二深度(D2)等高的高度(HT)內(nèi)，第二側(cè)壁相對于表面(SO)的角度(AW)為90°±10°。因此，可以提高雜質(zhì)區(qū)延伸的精確度。
文檔編號H01L29/12GK102668049SQ201180005068
公開日2012年9月12日 申請日期2011年8月9日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者大井直樹, 鹽見弘 申請人:住友電氣工業(yè)株式會社