專(zhuān)利名稱(chēng)：用于連續(xù)井的去耦電容的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本文描述的主題的實(shí)施方案一般涉及半導(dǎo)體組件，特別地，涉及與這些組件結(jié)合使用的去耦電容。
背景技術(shù)：
經(jīng)常期望合并半導(dǎo)體組件中的去耦電容(或“decaps”)以將邏輯晶體管的ー個(gè)區(qū)域與其他這樣的區(qū)域分離開(kāi)。在最傳統(tǒng)的去耦電容設(shè)計(jì)中，接地節(jié)點(diǎn)連接至輕度或中等摻雜的N井并在聚集中偏置。在這種方式下，低N井電阻改進(jìn)組件的高頻響應(yīng)同時(shí)提供所需的去耦特性。但是，已知的去耦設(shè)計(jì)在很多方面是不令人滿(mǎn)意的。例如，邏輯電路經(jīng)常要求將N 井電連接至電源電壓。因此，需要邏輯N井和去耦電容N井之間的間隔以防止井間的泄漏電流或者一些極端情況下的閂鎖。而且，與N井的邊緣接近的邏輯晶體管受稱(chēng)作“井鄰近效應(yīng)”(WPE)的影響，引起關(guān)于電路中的其他晶體管的不受歡迎的源的變化。而且，因?yàn)槠谕麑⑷ヱ铍娙萁Y(jié)構(gòu)放置在周?chē)壿嫷母浇ǔＴ跇?biāo)準(zhǔn)單元行中合并去耦電容。但是，這可導(dǎo)致N井形狀的改變和陣列的規(guī)則圖案的中斷。因此，需要提供改進(jìn)的可合并成標(biāo)準(zhǔn)単元行的去耦電容設(shè)計(jì)，同時(shí)減小周?chē)壿嬔b置經(jīng)歷的井鄰近效應(yīng)中的變化。

發(fā)明內(nèi)容
一般地，根據(jù)不同實(shí)施方案的去耦電容包括ー對(duì)形成在相反極性的井中的金屬氧化物半導(dǎo)體(MOS)電容，其中每個(gè)MOS電容具有一組井帶和高劑量植入物。在一些實(shí)施方案中，可在ー個(gè)或兩個(gè)MOS電容中額外地或者替代金屬地使用第二導(dǎo)電材料(例如，多晶硅或者硅化物)?？稍讴`個(gè)或兩個(gè)MOS電容中額外地或者替代氧化物地使用第二絕緣材料(例如，氮化硅)。在一個(gè)實(shí)施方案中，使用高介電常數(shù)的氧化物作為MOS電容的部分的絕緣材料。每個(gè)MOS電容的頂部導(dǎo)體均電連接至其他MOS電容的井帶，并且MOS電容的井帶和/或高劑量植入物與它們的摻雜物極性相比展示為非對(duì)稱(chēng)的。根據(jù)ー種實(shí)施方案的形成去耦電容的方法，包括提供具有第一摻雜物極性的襯底并界定第一井區(qū)域；在所述襯底中形成與所述第一井區(qū)域相鄰的第二井區(qū)域，所述第二井區(qū)域具有與所述第一摻雜物極性相反的第二摻雜物極性；在所述第一井區(qū)域中形成第一高劑量植入物；在所述第二井區(qū)域中形成第二高劑量植入物；在所述第一井中形成第一組井帶；在所述第二井中形成第二組井帶；在所述第一高劑量植入物和所述第二高劑量植入物的ー個(gè)或兩個(gè)上形成ー層或多層氧化物層；在所述第一井區(qū)域上形成第一導(dǎo)體，在所述第二井區(qū)域上形成第二導(dǎo)體；互連所述第一組井帶和所述第二導(dǎo)體以界定第一電節(jié)點(diǎn)；以及形成互連所述第二組井帶和所述第一導(dǎo)體以界定第二電節(jié)點(diǎn)；其中所述第一高劑量植入物、所述第二高劑量植入物、所述第一組井帶和所述第二組井帶中的至少ー種，使其與摻雜物極性相比為非對(duì)稱(chēng)。
提供本概述是為了引出在詳細(xì)說(shuō)明中進(jìn)ー步描述的簡(jiǎn)化形式的概念的選擇。本概述不用于確認(rèn)本主題所要求的權(quán)利的關(guān)鍵特征或必要特征，也不用于作為確定本主題所要求的權(quán)利的范圍的幫助。


結(jié)合下面的附圖，參考詳細(xì)說(shuō)明和權(quán)利要求可獲得本主題的更完整的理解，其中類(lèi)似的數(shù)字表示附圖中的類(lèi)似元件。圖I為根據(jù)一種實(shí)施方案的去稱(chēng)電容(decap)設(shè)計(jì)的概念布局圖；圖2為圖I的區(qū)域A-A’的概念截面圖；圖3為圖I的區(qū)域B-B’的概念截面圖；圖4為根據(jù)備選實(shí)施方案的圖I的區(qū)域A-A’的概念截面圖； 圖5為根據(jù)備選實(shí)施方案的圖I的區(qū)域B-B’的概念截面圖；圖6為根據(jù)備選實(shí)施方案的圖I的區(qū)域A-A’的概念截面圖；圖7為根據(jù)備選實(shí)施方案的圖I的區(qū)域B-B’的概念截面圖；圖8為不出用于不同實(shí)施方案的多個(gè)相鄰去稱(chēng)電容的概念布局圖；圖9為示出圖I描述的實(shí)施方案的等價(jià)電路的示意圖；圖10為示出示例性的去耦電容實(shí)施方案的阻抗和頻率之間的關(guān)系的曲線圖；以及圖11為示出示例性的實(shí)施方案中的電荷捐贈(zèng)和摻雜物濃度之間的關(guān)系的曲線圖。
具體實(shí)施例方式下面的詳細(xì)說(shuō)明僅僅為了本質(zhì)的說(shuō)明，并不用于限制本主題或本申請(qǐng)的實(shí)施方案以及這些實(shí)施方案的使用。如本文所使用的，詞語(yǔ)“示例性的”意味著“提供作為實(shí)施例、例子或解釋”。本文描述的示例性的任何實(shí)施不必理解為比其他實(shí)施優(yōu)選或有利。而且，不意味著被上面的技術(shù)領(lǐng)域、背景、簡(jiǎn)要概述或下面的詳述中出現(xiàn)的任何表達(dá)的或暗含的原理所限制。為了簡(jiǎn)單，本文不需要詳細(xì)描述與半導(dǎo)體加工，特別是CMOS加工相關(guān)的普通技木。現(xiàn)在參考圖I中示出的布局圖，結(jié)合圖2和圖3中描述的截面圖，在CMOS結(jié)構(gòu)的背景中的示例性的去耦電容(或“decap”)100通常形成在一個(gè)或多個(gè)鄰近的邏輯區(qū)域101的鄰近范圍內(nèi)，邏輯區(qū)域101可包括任意數(shù)量的普通的半導(dǎo)體邏輯組件。用于將區(qū)域101彼此去耦的去耦電容100包括設(shè)置在相應(yīng)的井102和104上的兩個(gè)導(dǎo)體(典型地，多晶硅導(dǎo)體)106和108。在圖解的實(shí)施方案中，井104是P襯底井(B卩，從一部分的P襯底形成的井)，井102是N井(S卩，在P襯底中形成的N型井)。注意，當(dāng)圖解的實(shí)施方案中示出的P區(qū)域與襯底(即，硅、GsAs、或其他合適的半導(dǎo)體襯底)相對(duì)應(yīng)時(shí)，該結(jié)構(gòu)也用作用于形成擴(kuò)散區(qū)域(即，井帶)的目的的井，因此在本領(lǐng)域中通常將該結(jié)構(gòu)稱(chēng)作“襯底/井”或“襯底井”。如圖所示，通過(guò)形成在N井102中的兩個(gè)N+擴(kuò)散區(qū)域110和112將導(dǎo)體106鄰接在兩個(gè)側(cè)面(或沿著它的周?chē)娜魏魏线m的位置)上。類(lèi)似地，通過(guò)P+擴(kuò)散區(qū)域114和N+擴(kuò)散區(qū)域116鄰接導(dǎo)體108。在本實(shí)施方案中，擴(kuò)散區(qū)域110、112、114和116都是矩形的且具有基本相同的面積、形狀和方向。如圖所描述的，N+擴(kuò)散區(qū)域110、N+擴(kuò)散區(qū)域112和導(dǎo)體108連結(jié)至電源電壓節(jié)點(diǎn)(或“VDD”)150，而P+擴(kuò)散區(qū)域114、N+擴(kuò)散區(qū)域116和導(dǎo)體106連結(jié)至接地節(jié)點(diǎn)(或“地”)152。因此，MOS電容300 (圖3中示出的)在聚集中偏置，而MOS電容200 (圖2中示出的)在消耗中偏置。為了簡(jiǎn)單的目的，未在圖中示出用于提供這些結(jié)構(gòu)之間的電連接的各種導(dǎo)電線路、電極和/或其他聯(lián)系。如圖2和圖3中所示，在N+擴(kuò)散區(qū)域110和112之間的N井102中形成植入物區(qū)域202 (在這種情況下，高劑量、低能量植入物)，鄰近導(dǎo)體106。類(lèi)似地，在P襯底井104中的P+和N+擴(kuò)散區(qū)域114和116之間且鄰近導(dǎo)體108形成植入物區(qū)域204。根據(jù)所需的性能，植入物區(qū)域202和204可從相同的高劑量植入物形成，或從不同的高劑量植入物形成，可以為N型或P型種類(lèi)植入物。在一個(gè)實(shí)施方案中，使用具有大約3E19/cm3的表面濃度的N型植入物。一般地，可以選擇植入物條件以便實(shí)現(xiàn)至少lE19/cm3的活性表面摻雜物濃度。高活性表面摻雜物濃度減小MOS電容在消耗中偏置時(shí)的消耗區(qū)域的大小， 從而增加高頻電容。高劑量植入物也減小串聯(lián)電阻，進(jìn)ー步改進(jìn)去耦電容的高頻去耦。由此，擴(kuò)散區(qū)域110、112、114和116充當(dāng)井帶，S卩，將它們各自的井連接至VDD 150或地152，同時(shí)非對(duì)稱(chēng)的P+擴(kuò)散區(qū)域114有效地防止去耦電容和鄰近的邏輯101的閂鎖。而且，如圖所描述的，在N井102和P襯底井104之間形成井電容210。該電容210有助于電路的去耦。然后，一般地，去耦電容100可以表征為形成在具有相反極性的井中的兩個(gè)MOS電容且具有至少ー對(duì)非対稱(chēng)的井帶(或者在ー些其他方面非対稱(chēng))。也就是說(shuō)，ー個(gè)MOS電容200由導(dǎo)體106、氧化物203和N井102形成，而另ー個(gè)MOS電容300由導(dǎo)體108、氧化物203(或者與氧化物203不同的氧化物層)和P襯底井104形成。井帶區(qū)域110、112、114和116是非対稱(chēng)的，因?yàn)镸OS電容300包括相反極性的擴(kuò)散(I 14和116)，而MOS電容200包括相同極性的擴(kuò)散(110和112)。圖4和圖5分別描述MOS電容200和300的備選實(shí)施方案，其中N井102中的植入物是P+植入物404，并且井帶的非対稱(chēng)性由N井102中的P+植入物402提供。在本實(shí)施方案中，MOS電容300包括兩個(gè)P+井帶114和502。因此在本實(shí)施方案中，MOS電容200在聚集中偏置，而MOS電容300在消耗中偏置。在另ー個(gè)實(shí)施方案中，如圖6和圖7所示，對(duì)于每個(gè)MOS電容分別使用植入物202和504 ;也就是說(shuō)，植入物202可以是消耗的N型植入物，而植入物504是P型植入物。在這樣的實(shí)施方案中，電容200和300均在消耗模式中偏置。不管使用哪種實(shí)施方案，圖解的設(shè)計(jì)都是有利的，因?yàn)猷徑壿媴^(qū)域101中的所有的或者基本所有的標(biāo)準(zhǔn)單元晶體管都經(jīng)歷相同的一維井鄰近效應(yīng)。而且，由于去耦電容100可放置在相對(duì)接近區(qū)域101的位置，因此與普通的去耦電容方法相比，改進(jìn)了整個(gè)設(shè)計(jì)的密度和去耦的有效性。而且，可配置特定的去耦電容100為沿著X軸或者y軸映射的自身的鏡像實(shí)例。這可從圖8中看出，圖8示出在任意位置的標(biāo)準(zhǔn)單元行中的具有標(biāo)準(zhǔn)單元高度的示例性去耦電容100的布置。例如，區(qū)域802描述ー組的沿著以彼此平行(并平行于y軸)為導(dǎo)向的縱向軸放置的三個(gè)相鄰的去耦電容100。相反地，區(qū)域804示出以共線的縱向軸為導(dǎo)向(也平行于y軸)的兩個(gè)相鄰的去耦電容100。
明顯地，井102和104的邊緣是連續(xù)的，并在距離上基本筆直地延伸超過(guò)多個(gè)晶體管，例如，幾百納米或微米或更長(zhǎng)，以便最小化布局相關(guān)的WPE。由于去耦電容100將井102和104分別電連接至VDD和接地節(jié)點(diǎn)，因此對(duì)于周?chē)壿嬰娐?01，沒(méi)有必要奉獻(xiàn)用于邏輯電路101的井聯(lián)系。因此，井電容210將包括來(lái)自邏輯電路101的區(qū)域中的井102和104的貢獻(xiàn)，根據(jù)井102和104的大小，其可相當(dāng)于重要的低頻電容，例如，O. l-100fF?？商峁┨畛鋯卧?06和808用于緊靠列以延伸和合并去耦電容100的相同極性的相鄰MOS電容，從而增加每個(gè)區(qū)域的去耦電容濃度。上面示出的各種實(shí)施方案可以不同的方式制造，包括本領(lǐng)域熟知的標(biāo)準(zhǔn)的CMOS加工步驟和光刻法。在一個(gè)實(shí)施例中，可在柵極加工之前，制造高劑量、低能量植入物202和204。然后，可在源極和漏極退火中，或者，在単獨(dú)的退火步驟中，激活這些摻雜物。圖9示出圖1-3中描述的實(shí)施方案的等價(jià)電路900。如圖所示，電路900包括與MOS電容200相對(duì)應(yīng)的電容Cn、與N井102和P襯底井104之間的結(jié)電容(B卩，電容210)相 對(duì)應(yīng)的電容ら、以及與MOS電容300相對(duì)應(yīng)的電容CP。電路900也包括與若干硅的金屬接觸件(CAB)和N井102的電阻相對(duì)應(yīng)的電阻Rnn、與CAB電阻和植入物區(qū)域204的電阻相對(duì)應(yīng)的電阻Rnp、以及與CAB和P襯底井104電阻相對(duì)應(yīng)的電阻RPP。圖10和圖11示出對(duì)于特定評(píng)估參數(shù)的等價(jià)電路900的性能-即，RNN=44. 5 Ω，RPP=1879. 4 Ω，Rnp=98. 8 Ω，CN=0. 8fF, CP=2. 8fF, Cj=O. 22fF,假設(shè)表面濃度為 3E19/cm3。圖 10描述以頻率為函數(shù)，電路的阻抗(曲線1003)與普通的去耦電容電路的阻抗(曲線1001)。普通的去耦電容是在η井中的單個(gè)MOS電容，其中η井在形成在普通エ藝中的聚集中偏置。盡管普通的去耦電容與圖1-3描述的實(shí)施方案具有相同的布局區(qū)域足跡，但是它要求邏輯電路101具有更大的間隔并為鄰近的晶體管引入WPE變化。可以看出，在大范圍的頻率區(qū)間內(nèi)，阻抗與普通去耦電容的阻抗類(lèi)似。除了在大約400GHz處，相比于普通エ藝，阻抗被顯著減小。圖11描述相對(duì)于去耦電容植入物區(qū)域(即，區(qū)域202和204)中的表面摻雜物濃度，電荷捐贈(zèng)(在100GHz)中的改變，其中改變以普通去耦電容的電荷捐贈(zèng)為標(biāo)準(zhǔn)。曲線1102描述上面列出的模型參數(shù)，而曲線1103描述具有更厚的氧化物和參數(shù)Cn=O. 59、Cp=L 27fF的模型。上面描述的各種結(jié)構(gòu)和方法可被實(shí)施，例如，結(jié)合存儲(chǔ)數(shù)據(jù)和指令如Verilog、HDL、GDS數(shù)據(jù)等的計(jì)算機(jī)可讀介質(zhì)(例如，RAM、ROM、或其他存儲(chǔ)裝置)，如本領(lǐng)域所熟知的。然后，可使用(例如，在掩膜合成エ藝中)這些指令以生成適當(dāng)?shù)难谀せ蛘吲渲蒙a(chǎn)設(shè)備以生成體現(xiàn)上面描述的各種方法和結(jié)構(gòu)的裝置。盡管在上面的詳細(xì)說(shuō)明中示出了至少ー個(gè)示例性的實(shí)施方案，應(yīng)理解，仍存在非常大量的變化。還應(yīng)理解，本文描述的示例性的一個(gè)或多個(gè)實(shí)施方案不用于以任何方式限制要求保護(hù)的主題的權(quán)利的范圍、適用性或配置。而且，上述的詳細(xì)說(shuō)明將為本領(lǐng)域的技術(shù)人員提供方便和有益的指示以實(shí)施所描述的ー個(gè)或多個(gè)實(shí)施方案。應(yīng)理解，在不脫離權(quán)利要求限定的范圍的情況下，可對(duì)元件的功能和布置做出各種改變，包括在提交本專(zhuān)利申請(qǐng)時(shí)已知的等價(jià)物和可預(yù)見(jiàn)的等價(jià)物。
權(quán)利要求
1.一種去稱(chēng)電容結(jié)構(gòu)，包括 第一井，其具有第一摻雜物極性和形成在其中的第一高劑量植入物； 第二井，其與所述第一井相鄰，并且具有與所述第一摻雜物極性相反的第二摻雜物極性，所述第二井具有形成在其中的第二高劑量植入物； 至少一層絕緣層，其形成在所述第一高劑量植入物和所述第二高劑量植入物上； 第一組井帶，其形成在所述第一井中； 第二組井帶，其形成在所述第二井中； 第一導(dǎo)體，其形成在與所述第一高劑量植入物相鄰的所述第一井上；以及 第二導(dǎo)體，其形成在與所述第二高劑量植入物相鄰的所述第二井上； 其中所述第一組井帶和所述第二導(dǎo)體共同與第一電節(jié)點(diǎn)相連，并且所述第二組井帶和所述第一導(dǎo)體共同與第二電節(jié)點(diǎn)相連；以及 其中所述第一組井帶、所述第二組井帶和所述高劑量植入物中的至少一種與摻雜物極性相比為非對(duì)稱(chēng)。
2.根據(jù)權(quán)利要求I所述的去耦電容結(jié)構(gòu)，其中所述第一電節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)相對(duì)應(yīng)，并且所述第二電節(jié)點(diǎn)與接地節(jié)點(diǎn)相對(duì)應(yīng)。
3.根據(jù)權(quán)利要求I所述的去耦電容結(jié)構(gòu)，其中所述第二井包括P材料，并且所述第一井包括形成在所述P襯底材料中的N型區(qū)域。
4.根據(jù)權(quán)利要求3所述的去耦電容結(jié)構(gòu)，其中所述第二組井帶包括具有P+摻雜物極性的第一井帶和具有N+摻雜物極性的第二井帶。
5.根據(jù)權(quán)利要求I所述的去耦電容結(jié)構(gòu)，其中所述第一井和所述第二井分別與一組邏輯晶體管的第一井和第二井相對(duì)應(yīng)。
6.一種形成去耦電容的方法，包括 提供具有第一摻雜物極性并界定第一井區(qū)域的襯底； 在所述襯底中形成與所述第一井區(qū)域相鄰的第二井區(qū)域，所述第二井區(qū)域具有與所述第一摻雜物極性相反的第二摻雜物極性； 在所述第一井區(qū)域中形成第一高劑量植入物； 在所述第二井區(qū)域中形成第二高劑量植入物； 在所述第一井中形成第一組井帶； 在所述第二井中形成第二組井帶； 在所述第一高劑量植入物和所述第二高劑量植入物上形成至少一層絕緣層； 在所述第一井區(qū)域上形成第一導(dǎo)體，在所述第二井區(qū)域上形成第二導(dǎo)體； 將所述第一組井帶和所述第二導(dǎo)體互連以界定第一電節(jié)點(diǎn)；以及 將所述第二組井帶和所述第一導(dǎo)體互連以界定第二電節(jié)點(diǎn)； 其中形成所述第一高劑量植入物、所述第二高劑量植入物、所述第一組井帶和所述第二組井帶中的至少一種，使其與摻雜物極性相比為非對(duì)稱(chēng)。
7.根據(jù)權(quán)利要求6所述的方法，其中所述第一電節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)相對(duì)應(yīng)，并且所述第二電節(jié)點(diǎn)與接地節(jié)點(diǎn)相對(duì)應(yīng)。
8.根據(jù)權(quán)利要求6所述的方法，其中所述第二井包括P材料，并且所述第一井包括形成在所述P襯底材料中的N型區(qū)域。
9.根據(jù)權(quán)利要求8所述的方法，其中所述第二組井帶包括具有P+摻雜物極性的第一井帶和具有N+摻雜物極性的第二井帶。
10.根據(jù)權(quán)利要求8所述的方法，包括形成所述第一井和所述第二井，使其被至少一組邏輯晶體管共享。
11.一種半導(dǎo)體裝置，包括 多個(gè)邏輯裝置，其以規(guī)則模式設(shè)置在第一井和第二井中，其中所述第一井具有第一摻雜物極性，所述第二井具有與所述第一摻雜物極性相反的第二摻雜物極性； 去耦電容，其與所述規(guī)則模式一致地設(shè)置在所述第一井和所述第二井中，所述去耦電容包括在所述第一井中的第一組井帶、在所述第二井中的第二組井帶、形成在所述第一井中的第一高劑量植入物上的第一導(dǎo)體以及形成在所述第二井中的第二高劑量植入物上的第二導(dǎo)體； 其中，所述第一組井帶和所述第二導(dǎo)體共同與第一電節(jié)點(diǎn)相連，并且所述第二組井帶和所述第一導(dǎo)體共同與第二電節(jié)點(diǎn)相連；以及 其中，所述第一組井帶、所述第二組井帶和所述高劑量植入物中的至少一種與摻雜物極性相比為非對(duì)稱(chēng)。
以及在其中形成第一高劑量植入物。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體，其中所述第一電節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)相對(duì)應(yīng)，并且所述第二電節(jié)點(diǎn)與接地節(jié)點(diǎn)相對(duì)應(yīng)。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體，其中所述第二井包括P材料，并且所述第一井包括形成在所述P襯底材料中的N型區(qū)域。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體，其中所述第二組井帶包括具有P+摻雜物極性的第一井帶和具有N+摻雜物極性的第二井帶。
15.一種計(jì)算機(jī)可讀介質(zhì)，具有嵌入在其中的計(jì)算機(jī)可讀指令，其中所述計(jì)算機(jī)可讀指令適用于被執(zhí)行以配置生產(chǎn)設(shè)備從而形成去耦電容，所述去耦電容包括 在第一井中的第一 MOS電容； 在第二井中的第二 MOS電容，所述第二 MOS電容具有與所述第一 MOS電容相反的極性；以及 與所述第一 MOS電容和第二 MOS電容相連的至少一對(duì)非對(duì)稱(chēng)的井帶。
16.根據(jù)權(quán)利要求15所述的計(jì)算機(jī)可讀介質(zhì)，其中所述至少一對(duì)非對(duì)稱(chēng)的井帶包括具有相反極性的擴(kuò)散區(qū)域的第一 MOS電容和具有相同極性的擴(kuò)散區(qū)域的第二 MOS電容。
17.根據(jù)權(quán)利要求15所述的計(jì)算機(jī)可讀介質(zhì)，其中所述第一井和第二井各自被至少一組邏輯晶體管共享。
全文摘要
一種去耦電容包括一對(duì)形成在相反極性的井(102,104)中的MOS電容(106,108)。每個(gè)MOS電容具有一組井帶和高劑量植入物(110,112,114,116)，實(shí)現(xiàn)聚集或耗竭偏置下的高頻性能。每個(gè)MOS電容的頂部導(dǎo)體均電連接至其他MOS電容的井帶并與邏輯晶體管的井的偏置一致。MOS電容的井帶和/或高劑量植入物顯示相對(duì)于其摻雜物極性的非對(duì)稱(chēng)性。
文檔編號(hào)H01L27/08GK102754214SQ201180008748
公開(kāi)日2012年10月24日 申請(qǐng)日期2011年2月11日 優(yōu)先權(quán)日2010年2月12日
發(fā)明者安德魯·卡爾森 申請(qǐng)人:超威半導(dǎo)體公司