專利名稱：一種低功耗硅基巨磁阻器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于磁存儲、磁記錄和磁傳感技術(shù)領(lǐng)域，特別涉及一種低功耗硅基巨磁阻器件及其制備方法。
背景技術(shù)：
當(dāng)前，磁存儲、磁記錄和磁傳感工業(yè)的核心基礎(chǔ)是對低磁場非常靈敏的磁致電阻效應(yīng)(磁致電阻效應(yīng)簡稱為磁電阻或磁阻效應(yīng))。工業(yè)界目前用于表達(dá)磁阻效應(yīng)的材料主要是磁性金屬材料[Journal of Magnetism and Magnetic Materials, 151, 324-332(1995) ；Annual Review of Materials Science，25，357-388 (1995)]。長期以來，作為半導(dǎo)體工業(yè)的核心材料，非磁性半導(dǎo)體材料所表達(dá)的磁阻效應(yīng)也吸引了大量關(guān)注 [Semiconductors, Cambridge University Press, Cambridge,1978, pp. 97-145]。這類磁阻效應(yīng)有兩個來源一個是由材料本身的某些特性與磁場之間的依賴關(guān)系所導(dǎo)致的物理磁阻，另一個是由電流輸運路徑或輸出電壓與材料的形狀或電極的配置分布之間的依賴關(guān)系所導(dǎo)致的幾何磁阻[Hall Effect Devices, IOP Publishing Ltd, Bristol, 1991, pp. 62-142 ；Science,289，1530-1532(2000)]。在物理磁阻方面，1997年，美國芝加哥大學(xué)的Rosenbaum研究組在非磁性半導(dǎo)體材料一某些銀-硒和銀-碲化合物中發(fā)現(xiàn)了巨大的磁阻效應(yīng)及其線性的磁場依賴關(guān)系[Nature，390，57-60 (1997)]。2002年，該研究組進(jìn)一步發(fā)現(xiàn)，在這些材料中，當(dāng)多數(shù)載流子的類型從空穴轉(zhuǎn)變成電子時磁阻會達(dá)到最大值[Physical Review Letters,88, 066602 (2002) ]。2003年,英國劍橋大學(xué)的Littlewood研究組通過計算指出，這類磁阻是由材料中載流子遷移率的空間波動導(dǎo)致的[Nature，426，162-165 (2003)]。因此，這類磁阻被稱為非均勻性引發(fā)的磁阻(Inhomogeneity-induced Magnetoresistance,即 IMR)。2009 年，日本京都大學(xué)的Ono研究組在3特斯拉的磁場和室溫下，于摻雜濃度低的n型硅中實現(xiàn)高達(dá)1000%的IMR [Nature, 457,1112-1115 (2009) ] 2011年，清華大學(xué)材料系北京電子顯微鏡中心的章曉中教授研究組將物理磁阻效應(yīng)和幾何磁阻效應(yīng)結(jié)合起來，利用改進(jìn)型Van der Pauw 方式[Hall Effect Devices, IOP Publishing Ltd, Bristol, 1991, pp. 237-240] 排布的電極和少子注入，在0. 07特斯拉的低磁場和室溫下，于摻雜濃度低的n型硅中實現(xiàn)高達(dá) 10% 的磁阻[Nature，477，304-307 (2011);中國專利 CN102185100A]。這是一個非常重要的突破。這是因為，一方面，硅是半導(dǎo)體工業(yè)中的最核心材料，另一方面，章曉中教授研究組研制出來的硅基巨磁阻器件的低磁場靈敏度已經(jīng)接近工業(yè)界對商用巨磁阻器件的要求一在0. 001特斯拉(即10奧斯特)量級的超低磁場和室溫下具備10%或更高的磁阻 [Journal of Magnetism and Magnetic Materials,151,324-332(1995) ；AnnuaI Review of Materials Science，25，357-388 (1995)]。因此，此類硅基巨磁阻器件的研制成功為將硅材料投入磁存儲/記錄/傳感工業(yè)和發(fā)展硅基磁電子學(xué)做出了重要貢獻(xiàn)。然而，可以看出，室溫和700奧斯特下10%的磁阻仍未達(dá)到工業(yè)級要求一室溫和10奧斯特下10%或更高的磁阻。因此，非常有必要進(jìn)一步發(fā)展硅基巨磁阻器件、使其磁阻能在室溫和10奧斯特下達(dá)到10%或更高,這樣才能真正把娃材料投入磁存儲/記錄/ 傳感工業(yè)和發(fā)展硅基磁電子學(xué)。另一方面，章曉中教授研究組研制出來的硅基巨磁阻器件的功耗密度在 2W/cm2 的量級[Nature，477，304-307 (2011);中國專利 CN102185100A]。雖然此功耗密度低于國際半導(dǎo)體技術(shù)路線圖發(fā)布的最高可容許功耗密度40 50W/cm2，但是盡可能的大幅度降低功耗密度已經(jīng)成為半導(dǎo)體工業(yè)的頭等重要的課題之一，在其中的任何進(jìn)步都是半導(dǎo)體工業(yè)所期盼的[2010International Symposium on Electronic System Design,81-84(2010) ；International Technology Roadmap for Semiconductors,http:// www. itrs. net/Links/2011ITRS/Home2011. htm]。因此,進(jìn)一步降低娃基巨磁阻器件的功耗密度能更加提高此類器件的競爭實力及其在工業(yè)界的應(yīng)用可行性。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于肖特基接觸的、低磁場靈敏度達(dá)到工業(yè)級要求的低功耗硅基巨磁阻器件及其制備方法。本發(fā)明提供的硅基巨磁阻器件，其特征在于在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點， 其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸，另兩個電極與 Si02/Si之間的接觸都是歐姆接觸或具備低勢壘的肖特基接觸(歐姆接觸對應(yīng)零肖特基勢壘)。其中高勢壘的肖特基接觸中優(yōu)選勢壘高度不低于0. 54eV、最好不低于0. 75eV的肖特基接觸，低勢壘的肖特基接觸中優(yōu)選勢壘高度不高于0. 24eV的肖特基接觸。在這四個電極中，用于獲得低或零肖特基勢壘的兩個電極之間的間距為D1，一個用于獲得低或零肖特基勢壘的電極和與之相鄰的用于獲得高肖特基勢壘的電極之間的間距為D2, D2與D1的比值(即D2ZD1)不低于30、最好不低于45。用于獲得低或零肖特基勢壘的電極材質(zhì)優(yōu)選為銦(In)。用于獲得高肖特基勢壘的電極材質(zhì)優(yōu)選為金(Au)、鉬(Pt)、銀(Ag)、鋁(Al)或者銅(Cu)。本發(fā)明還提供上述硅基巨磁阻器件的制備方法，此制備方法的特征在于包括以下步驟(I)選取至少有一個表面被拋光的單晶n型Si (100)基片，通過氧化或者沉積在其表面制得SiO2層；(2)在拋光面的SiO2層上通過沉積或壓制制備四個非磁性的金屬性電極。這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Sio2ZSi之間的接觸都是具備高勢壘的肖特基接觸，另兩個電極與Si02/Si之間的接觸都是歐姆接觸或具備低勢壘的肖特基接觸。單晶n型Si(IOO)基片的電阻率不低于500 Q cm——最好不低于2000 Q cm。制得的SiO2層的厚度在0. 5nm至IOnm之間,其中，氧化制得的SiO2層的厚度最好在I. 6nm至3. 4nm之間，派射沉積制得的SiO2層的厚度最好在7. 5nm至8. 4nm之間。所述Si02/Si基片和其上的四個電極構(gòu)成一個巨磁阻器件具備高肖特基勢壘的電極用于向硅中注入電流，具備低肖特基勢壘或歐姆特性的電極用于探測硅中磁阻。此類器件中的優(yōu)異者在超低磁場10奧斯特下表現(xiàn)出不低于10%的磁阻，這是很高的低磁場靈敏度、已達(dá)到磁記錄讀頭等磁傳感、磁記錄和磁存儲領(lǐng)域中的工業(yè)級應(yīng)用標(biāo)準(zhǔn)，并且，其功耗密度的量級不高于10mW/Cm2，這是很低的功耗密度、滿足工業(yè)級應(yīng)用標(biāo)準(zhǔn)。本發(fā)明的方法簡單、易操作，本發(fā)明的硅基巨磁阻器件可用于磁盤讀頭等磁存儲/ 記錄/傳感工業(yè)。


圖I :基于肖特基接觸的低功耗硅基巨磁阻器件的結(jié)構(gòu)示意圖。 圖2 :實例I中基于Au/Si02/Si肖特基接觸的硅基巨磁阻器件的電阻隨磁場強度變化的曲線圖。圖3 :圖2中在低磁場強度范圍內(nèi)的曲線部分的放大。圖中標(biāo)號1、2_具有高肖特基勢壘的電極；3、4_具有低或零肖特基勢壘的電極； 5-5102層；6-單晶11型51(100)基片。
具體實施例方式下面的實施例可以使本專業(yè)技術(shù)人員更全面的理解本發(fā)明，但不以任何方式限制本發(fā)明。實例I :制備基于Au/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件本實施例的硅基巨磁阻器件，在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸(電極材質(zhì)為金)，另兩個電極與Si02/Si之間的接觸都是具備低勢壘的肖特基接觸(電極材質(zhì)為銦)。其中高勢壘肖特基接觸的勢壘高度為0.80eV，低勢壘肖特基接觸的勢壘高度為 0.20eV。在這四個電極中，用于獲得低肖特基勢壘的兩個銦電極之間的間距為D1，一個用于獲得低肖特基勢壘的銦電極和與之相鄰的用于獲得高肖特基勢壘的金電極之間的間距為D2, D2和D1之間的比值(即D2ZD1)為48。器件制備I)選取一個單面拋光的、厚度為0. 51mm的、電阻率為3000Q ^cm的單晶n型 Si (100)基片，從其上裁剪出一個長7mm、寬2. 5mm的長方塊，選取和裁剪過程中要使得硅片拋光面的干凈程度保持出廠時的水平；2)將此長方塊硅片放置在大氣中12小時，從而在硅片表面得到大氣氧化生成的厚2nm的SiO2層；3)在拋光面的SiO2層上需制備四個電極，這四個電極分別位于一個矩形的四個頂點，其中，制備獲得低肖特基勢壘的兩個電極對應(yīng)圖I所示的3、4電極的位置處，用純度大于99. 9%的銦壓制出兩個銦電極，電極的平均尺寸為0. 9mm X 0. 8mm(0. 9mm和0. 8mm分別指電極沿長方塊硅片短邊和長邊方向的長度)，電極間距為0. Imm(即D1 = 0. Imm)；4)制備獲得聞肖特基勢魚的兩個電極在此娃片上對應(yīng)圖I所不的1、2電極的位置處，以純度達(dá)99. 99%的金為原料、用常規(guī)的真空熱蒸鍍儀和掩膜板沉積出兩個金電極，電極平均尺寸為0. 93mm X 0. 93mm,電極間距為0. 04mm，并且，電極I與電極3 (或電極2與電極4)之間的間距為4. 8mm(即D2 = 4. 8mm)。至此,一個基于Au/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件制備完成。
上述制備完成的器件的磁阻性能用Keithley2400源表和Quantum Design公司生產(chǎn)的 PPMS 9 (PPMS 即 Physical Property Measurement System)測量。PPMS9 用于向器件提供外加磁場和將器件溫度保持在室溫(300K)。Keithley2400用于向器件的電極1、2提供電流(記作I12)和測量電極3、4之間的電壓(記作V34)。在將Keithley2400和四個電極相連時，若電極I處于電流高端，則電極3應(yīng)處于測量電壓的高端，否則，若電極2處于電流高端，則電極4應(yīng)處于測量電壓的高端。器件的電阻測量值定義為V34除以I12得到的正值。圖2展示了在不同的I12值下，器件電阻隨外加磁場的變化。為了消除器件電極分布不對稱的影響，圖2中的每個磁場強度值(記作B)對應(yīng)的電阻值都是B和-B對應(yīng)的電阻測量值的平均值。圖3是將圖2中低磁場強度范圍內(nèi)的部分放大。圖2和圖3表明，當(dāng)磁場強度從零開始增加時，器件電阻隨之增加，電阻和磁場強度之間的數(shù)學(xué)關(guān)系是二次關(guān)系，當(dāng)磁場強度增加到某個值以后，電阻和磁場強度之間的數(shù)學(xué)關(guān)系變成線性。圖2和圖3中的實線是根據(jù)二次關(guān)系和線性關(guān)系對數(shù)據(jù)進(jìn)行的擬合。二次關(guān)系和線性關(guān)系分別反映了常規(guī)磁阻效應(yīng)和IMR效應(yīng)。本發(fā)明中的磁阻定義為[R(B)-R(O)]/R(O)，其中的R(O)和R(B)分別是外加磁場為零和B時的器件電阻。通過圖2和圖3可以發(fā)現(xiàn)，當(dāng)I12為38nA和外加磁場為10奧斯特時，器件的磁阻為(119±79)%、高于10%，已經(jīng)達(dá)到工業(yè)級標(biāo)準(zhǔn)。此時，器件的功耗密度測量為I. 03mff/cm2,比章曉中教授研究組的器件的功耗密度低三個數(shù)量級。實例2 :制備基于Pt/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件本實施例的硅基巨磁阻器件，在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸(電極材質(zhì)為鉬)，另兩個電極與Si02/Si之間的接觸都是具備低勢壘的肖特基接觸(電極材質(zhì)為銦)。其中高勢壘肖特基接觸的勢壘高度為0.88eV，低勢壘肖特基接觸的勢壘高度為 0.24eV。在這四個電極中，用于獲得低肖特基勢壘的兩個銦電極之間的間距為D1，一個用于獲得低肖特基勢壘的銦電極和與之相鄰的用于獲得高肖特基勢壘的鉬電極之間的間距為D2, D2和D1之間的比值(即D2ZD1)為30。器件制備I)選取一個單面拋光的、厚度為0. 51mm的、電阻率為500Q ^cm的單晶n型 Si(IOO)基片，從其上裁剪出一個長7mm、寬3mm的長方塊，選取和裁剪過程中要使得硅片拋光面的干凈程度保持出廠時的水平；2)用常規(guī)的磁控濺射設(shè)備在此長方塊硅片的表面上沉積厚8nm的SiO2層；3)在拋光面的SiO2層上需制備四個電極，這四個電極分別位于一個矩形的四個頂點，其中，制備獲得低肖特基勢壘的兩個電極對應(yīng)圖I所示的3、4電極的位置處，用純度大于99. 9%的銦壓制出兩個銦電極，電極的平均尺寸為1.4mm X 1.0mm(1.4mm和I. Omm分別指電極沿長方塊硅片短邊和長邊方向的長度)，電極間距為0. Imm(即D1 = 0. Imm)；
4)制備獲得高肖特基勢壘的兩個電極在此硅片上對應(yīng)圖I所示的1、2電極的位置處，以純度達(dá)99. 99%的鉬為原料、用常規(guī)的電子束蒸鍍儀和掩膜板沉積出兩個鉬電極， 電極平均尺寸為I. 4_ X I. 0_(1. 4mm和I. Omm分別指電極沿長方塊娃片短邊和長邊方向的長度)，電極間距為0. 1mm，并且，電極I與電極3(或電極2與電極4)之間的間距為 3mm(即D2 = 3mm)。至此，一個基于Pt/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件制備完成。
上述制備完成的器件在室溫300K和外加磁場為10奧斯特時，可以表現(xiàn)出量級為 10%的磁阻和量級為lOmW/cm2的功耗密度。實例3 :制備基于Ag/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件本實施例的硅基巨磁阻器件，在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸(電極材質(zhì)為銀)，另兩個電極與Si02/Si之間的接觸都是具備低勢壘的肖特基接觸(電極材質(zhì)為銦)。其中高勢壘肖特基接觸的勢壘高度為0.68eV，低勢壘肖特基接觸的勢壘高度為 0.20eV。在這四個電極中，用于獲得低肖特基勢壘的兩個銦電極之間的間距為D1，一個用于獲得低肖特基勢壘的銦電極和與之相鄰的用于獲得高肖特基勢壘的銀電極之間的間距為D2, D2和D1之間的比值(即D2ZD1)為50。器件制備I)選取一個單面拋光的、厚度為0. 51mm的、電阻率為3000Q ^cm的單晶n型 Si (100)基片，從其上裁剪出一個長7mm、寬3mm的長方塊，選取和裁剪過程中要使得硅片拋光面的干凈程度保持出廠時的水平；2)將此長方塊硅片放置在大氣中12小時，從而在硅片表面得到大氣氧化生成的厚2nm的SiO2層；3)在拋光面的SiO2層上需制備四個電極，這四個電極分別位于一個矩形的四個頂點，其中，制備獲得低肖特基勢壘的兩個電極對應(yīng)圖I所示的3、4電極的位置處，用純度大于99. 9%的銦壓制出兩個銦電極，電極的平均尺寸為1.4mm X 1.0mm(1.4mm和I. Omm分別指電極沿長方塊硅片短邊和長邊方向的長度)，電極間距為0. Imm(即Dl = 0. Imm)；4)制備獲得高肖特基勢壘的兩個電極在此硅片上對應(yīng)圖I所示的1、2電極的位置處，以純度達(dá)99. 99%的銀為原料、用常規(guī)的真空熱蒸鍍儀和掩膜板沉積出兩個銀電極， 電極平均尺寸為I. 4_ X I. 0_(1. 4mm和I. Omm分別指電極沿長方塊娃片短邊和長邊方向的長度)，電極間距為0. 1mm，并且，電極I與電極3(或電極2與電極4)之間的間距為 5mm(即D2 = 5mm)。至此,一個基于Ag/Si02/Si肖特基接觸的低功耗娃基巨磁阻器件制備完成。上述制備完成的器件在室溫300K和外加磁場為10奧斯特時，可以表現(xiàn)出量級為 10%的磁阻和量級為lOmW/cm2的功耗密度。實例4 :制備基于Al/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件本實施例的硅基巨磁阻器件，在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸(電極材質(zhì)為鋁)，另兩個電極與Si02/Si之間的接觸都是具備低勢壘的肖特基接觸(電極材質(zhì)為銦)。其中高勢壘肖特基接觸的勢壘高度為0. 54eV，低勢壘肖特基接觸的勢壘高度為 0.20eV。在這四個電極中，用于獲得低肖特基勢壘的兩個銦電極之間的間距為D1，一個用于獲得低肖特基勢壘的銦電極和與之相鄰的用于獲得高肖特基勢壘的鋁電極之間的間距為D2, D2和D1之間的比值(即D2ZD1)為71。器件制備 I)選取一個單面拋光的、厚度為0. 51mm的、電阻率為3000Q ^cm的單晶n型
Si(100)基片，從其上裁剪出一個長7mm、寬3mm的長方塊，選取和裁剪過程中要使得硅片拋光面的干凈程度保持出廠時的水平；2)將此長方塊硅片放置在大氣中12小時，從而在硅片表面得到大氣氧化生成的厚2nm的SiO2層；3)在拋光面的SiO2層上需制備四個電極，這四個電極分別位于一個矩形的四個頂點，其中，制備獲得低肖特基勢壘的兩個電極對應(yīng)圖I所示的3、4電極的位置處，用純度大于99. 9%的銦壓制出兩個銦電極，電極的平均尺寸為1.4mm X 1.0mm(1.4mm和I. Omm分別指電極沿長方塊硅片短邊和長邊方向的長度)，電極間距為0. 07mm(即D1 = 0. 07mm)；4)制備獲得聞肖特基勢魚的兩個電極在此娃片上對應(yīng)圖I所不的1、2電極的位置處，以純度達(dá)99. 99%的鋁為原料、用常規(guī)的電子束蒸鍍儀和掩膜板沉積出兩個鋁電極， 電極平均尺寸為I. 4_ X I. 0_(1. 4mm和I. Omm分別指電極沿長方塊娃片短邊和長邊方向的長度)，電極間距為0. 07mm,并且，電極I與電極3 (或電極2與電極4)之間的間距為 5mm(即D2 = 5mm)。至此，一個基于Al/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件制備完成。上述制備完成的器件在室溫300K和外加磁場為10奧斯特時，可以表現(xiàn)出量級為 10%的磁阻和量級為lOmW/cm2的功耗密度。實例5 :制備基于Cu/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件本實施例的硅基巨磁阻器件，在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與Si02/Si之間的接觸都是具備高勢壘的肖特基接觸(電極材質(zhì)為銅)，另兩個電極與Si02/Si之間的接觸都是具備低勢壘的肖特基接觸(電極材質(zhì)為銦)。其中高勢壘肖特基接觸的勢壘高度為0.69eV，低勢壘肖特基接觸的勢壘高度為
0.20eV。在這四個電極中，用于獲得低肖特基勢壘的兩個銦電極之間的間距為D1，一個用于獲得低肖特基勢壘的銦電極和與之相鄰的用于獲得高肖特基勢壘的銅電極之間的間距為D2, D2和D1之間的比值(即D2ZD1)為50。器件制備I)選取一個單面拋光的、厚度為0. 51mm的、電阻率為3000Q ^cm的單晶n型
Si(100)基片，從其上裁剪出一個長7mm、寬3mm的長方塊，選取和裁剪過程中要使得硅片拋光面的干凈程度保持出廠時的水平；
2)將此長方塊硅片放置在大氣中12小時，從而在硅片表面得到大氣氧化生成的厚2nm的SiO2層； 3)在拋光面的SiO2層上需制備四個電極，這四個電極分別位于一個矩形的四個頂點，其中，制備獲得低肖特基勢壘的兩個電極對應(yīng)圖I所示的3、4電極的位置處，用純度大于99. 9%的銦壓制出兩個銦電極，電極的平均尺寸為1.4mm X 1.0mm(1.4mm和I. Omm分別指電極沿長方塊硅片短邊和長邊方向的長度)，電極間距為0. Imm(即D1 = 0. Imm)；4)制備獲得聞肖特基勢魚的兩個電極在此娃片上對應(yīng)圖I所不的1、2電極的位置處，以純度達(dá)99. 99%的銅為原料、用常規(guī)的電子束蒸鍍儀和掩膜板沉積出兩個銅電極， 電極平均尺寸為I. 4_ X I. 0_(1. 4mm和I. Omm分別指電極沿長方塊娃片短邊和長邊方向的長度)，電極間距為0. 1mm，并且，電極I與電極3 (或電極2與電極4)之間的間距為 5mm(即D2 = 5mm)。至此，一個基于Cu/Si02/Si肖特基接觸的低功耗硅基巨磁阻器件制備完成。上述制備完成的器件在室溫300K和外加磁場為10奧斯特時，可以表現(xiàn)出量級為 10%的磁阻和量級為lOmW/cm2的功耗密度。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種硅基巨磁阻器件，其特征在于在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2 層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與SiO2ZSi之間的接觸都是具備高勢壘的肖特基接觸，另兩個電極與Si02/Si之間的接觸都是歐姆接觸或具備低勢壘的肖特基接觸。
2.根據(jù)權(quán)利要求I所述的硅基巨磁阻器件，其特征在于高勢壘的肖特基接觸的勢壘高度不低于0. 54eV、最好不低于0. 75eV，低勢壘的肖特基接觸的勢壘高度不高于0. 24eV。
3.根據(jù)權(quán)利要求I所述的硅基巨磁阻器件，其特征在于在這四個電極中，用于獲得低或零肖特基勢壘的兩個電極之間的間距為D1，一個用于獲得低或零肖特基勢壘的電極和與之相鄰的用于獲得高肖特基勢壘的電極之間的間距為D2, D2與D1的比值不低于30。
4.根據(jù)權(quán)利要求3所述的硅基巨磁阻器件，其特征在于=D2與D1的比值不低于45。
5.根據(jù)權(quán)利要求I所述的硅基巨磁阻器件，其特征在于用于獲得低或零肖特基勢壘的電極材質(zhì)為銦，用于獲得高肖特基勢壘的電極材質(zhì)為金、鉬、銀、鋁或者銅。
6.權(quán)利要求I至5任意一個權(quán)利要求所述硅基巨磁阻器件的制備方法，其特征在于包括以下步驟(1)選取至少有一個表面被拋光的單晶n型Si(100)基片，通過氧化或者沉積在其表面制得SiO2層；(2)在拋光面的SiO2層上通過沉積或壓制制備四個非磁性的金屬性電極。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于單晶n型Si(100)基片的電阻率不低于 500 Q cm。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于單晶n型Si(100)基片的電阻率不低于 2000 Q cm。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于制得的SiO2層的厚度在0.5nm至IOnm之間。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于氧化制得的SiO2層的厚度在I.6nm至3.4nm之間，派射沉積制得的SiO2層的厚度在7. 5nm至8. 4nm之間。
全文摘要
本發(fā)明公開了屬于磁存儲、磁記錄和磁傳感技術(shù)領(lǐng)域的一種低功耗硅基巨磁阻器件及其制備方法。在單晶n型硅片表面設(shè)有SiO2層，在所述SiO2層上設(shè)有四個非磁性的金屬性電極，這四個電極分別位于一個矩形的四個頂點，其中相鄰的兩個電極與SiO2/Si之間的接觸都是具備高勢壘的肖特基接觸，另兩個電極與SiO2/Si之間的接觸都是歐姆接觸或具備低勢壘的肖特基接觸。本發(fā)明的硅基巨磁阻器件可用于磁盤讀頭等磁存儲/記錄/傳感工業(yè)。本發(fā)明的方法簡單、易操作，所制備器件中的優(yōu)異者在超低磁場10奧斯特下能表現(xiàn)出不低于10％的磁阻，已達(dá)到磁存儲/記錄/傳感工業(yè)級應(yīng)用標(biāo)準(zhǔn)，并且，其功耗密度的量級不高于10mW/cm2。
文檔編號H01L43/08GK102623629SQ201210062320
公開日2012年8月1日 申請日期2012年3月9日 優(yōu)先權(quán)日2012年3月9日
發(fā)明者朱靜, 羅俊 申請人:清華大學(xué)