專利名稱：一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及制備方法。
背景技術(shù)：
1958年出現(xiàn)的集成電路是20世紀(jì)最具影響的發(fā)明之一?；谶@項發(fā)明而誕生的微電子學(xué)已成為現(xiàn)有現(xiàn)代技術(shù)的基礎(chǔ)，加速改變著人類社會的知識化、信息化進(jìn)程，同時也改變了人類的思維方式。它不僅為人類提供了強(qiáng)有力的改造自然的工具，而且還開拓了一·個廣闊的發(fā)展空間。在信息技術(shù)高度發(fā)展的當(dāng)代，以集成電路為代表的微電子技術(shù)是信息技術(shù)的關(guān)鍵。集成電路作為人類歷史上發(fā)展最快、影響最大、應(yīng)用最廣泛的技術(shù)，其已成為衡量一個國家科學(xué)技術(shù)水平、綜合國力和國防力量的重要標(biāo)志。對于整機(jī)系統(tǒng)中集成電路的數(shù)量更是其系統(tǒng)先進(jìn)性的直接表征。而現(xiàn)在，電路規(guī)模已由最初的小規(guī)模發(fā)展到現(xiàn)在的甚大規(guī)模。由于對集成度，功耗，面積，速度等各因素的綜合考慮，CMOS得到了廣泛的應(yīng)用。CMOS集成電路的一個重要性能指標(biāo)，是空穴和電子的遷移率。要提高PMOS器件和NMOS器件兩者的性能，這兩種載流子的遷移率都應(yīng)當(dāng)盡可能地高。CMOS電路的總體性能同樣取決于NMOS器件和PMOS器件的性能，從而，取決于空穴和電子的遷移率。眾所周知的是，在半導(dǎo)體材料上施加應(yīng)力，例如在半導(dǎo)體材料硅上施加應(yīng)力，會改變電子和空穴的遷移率，從而，會改變半導(dǎo)體材料上所形成的NMOS器件和PMOS器件的性能。遷移率的提高會導(dǎo)致性能的提高。但電子和空穴并不總是對同種應(yīng)力做出相同的反應(yīng)。同時，在相同的晶面上制備NMOS器件和PMOS器件，他們的遷移率并不能同時達(dá)到最優(yōu)。為此，要在不降低一種類型器件的載流子的遷移率的情況下，提高另一種類型器件的載流子的遷移率，本專利提出一種利用硅材料的選擇性加應(yīng)力技術(shù)制備CMOS，即混合晶面應(yīng)變CMOS集成器件的制備。

發(fā)明內(nèi)容
本發(fā)明的目的在于利用在一個SOI襯底片上制備應(yīng)變Si垂直溝道PMOS器件、應(yīng)變Si平面溝道NMOS器件和SOI SiGe HBT器件，構(gòu)成基于回型溝道工藝的混合晶面SOIBiCMOS集成器件及電路，以實現(xiàn)器件與集成電路性能的最優(yōu)化。本發(fā)明的目的在于提供一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件，所述雙應(yīng)變平面BiCMOS器件采用SOI SiGe HBT器件，應(yīng)變Si平面溝道NMOS器件和應(yīng)變Si垂直溝道PMOS器件。進(jìn)一步、NMOS器件導(dǎo)電溝道為應(yīng)變Si材料，沿溝道方向為張應(yīng)變。進(jìn)一步、PMOS器件應(yīng)變Si溝道為垂直溝道，沿溝道方向為壓應(yīng)變，并且為回型結(jié)構(gòu)。
進(jìn)一步、NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為
(110)的襯底上。進(jìn)一步、SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。本發(fā)明的目的在于提供一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件的制備方法，包括如下步驟第一步、選取兩片Si片，一塊是N型摻雜濃度為I 5X IO15CnT3的Si (110)襯底片，作為下層的基體材料，另一塊是P型摻雜濃度為I 5X IO15CnT3的Si (100)襯底片，作為上層的基體材料；對兩片Si片表面進(jìn)行氧化，氧化層厚度為0. 5 1 ym，采用化學(xué)機(jī)械拋光(CMP)工藝對兩個氧化層表面進(jìn)行拋光；第二步、對上層基體材料中注入氫，并將兩片Si片氧化層相對置于超高真空環(huán)境中在350 480°C的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留IOOlOOnm的Si材料，·并在其斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI襯底；第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為I. 8 2. 6 ii m的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X 1017cm_3 ；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為2(T60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ；第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ；第六步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ；第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第九步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm^3,形成集電極接觸區(qū)域；第十步、光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為IX IO19 IX 102°cm_3，形成基極接觸區(qū)域；光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為IXlO19 lX102°cnT3，形成發(fā)射極接觸區(qū)域；并對襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT器件；
第^^一步、光刻PMOS器件有源區(qū)，用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為5 6 ii m的深槽。利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在PMOS器件有源區(qū)(即深槽)沿(I 10)晶面選擇性外延生長七層材料第一層是厚度為2. 2 2. 4 y m的P型Si緩沖層，摻雜濃度為I 5 X IO15CnT3 ;第二層是厚度為2. 4 2. 7 ii m的P型SiGe漸變層，底部Ge組分是0%，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO18CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 X IO19 I X IO20Cm-3,作為PMOS器件的漏區(qū)；第四層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD);第五層是厚度為22 45nm的N型應(yīng)變Si層，摻雜濃度為5 X IO16 5 X IO17CnT3，作為PMOS器件的溝道；第六層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD);第七層是Ge組分為15 25%,厚度為200 400nm的P型SiGe，摻雜濃度為5 X IO19 I X IO20Cm-3,作為PMOS器件的有源區(qū)；第十二步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層SiO2 ;光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，刻蝕出深度為1.8 2. 7iim的深槽；利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在NMOS器件有源區(qū)沿(100)晶面選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5X 1015cm_3 ；·第二層是厚度為I. 4 I. 9 ii m的P型SiGe漸變層，底部Ge組分是0%，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 X IO16 5 X IO17CnT3 ;第四層是厚度為10 15nm的P型應(yīng)變Si層，摻雜濃度為5 X IO16 5 X IO17CnT3作為NMOS器件的溝道；第十三步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在該區(qū)域刻蝕出深度為0. 3 0. 5iim的淺槽；再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2，形成淺槽隔離；第十四步、光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 4 0. 7 ii m漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的P型Poly-Si，將PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si，形成漏連接區(qū)；第十五步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為0. 4
0.7um柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在柵溝槽中淀積摻雜濃度為I 5 X 102°cm_3的P型Poly-SiGe，Ge組分為10 30%，將PMOS器件柵溝槽填滿；光刻柵介質(zhì)和柵Poly-SiGe，形成柵極和源極，最終形成PMOS器件結(jié)構(gòu)；第十六步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一SiO2層；光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在NMOS器件有源區(qū)淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為NMOS器件的柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在NMOS器件有源區(qū)淀積厚度為200 300nm的P型Poly-SiGe，摻雜濃度為I 5 X IO2W3, Ge組分為10 30%，光刻柵介質(zhì)和柵Poly-SiGe，形成柵極；利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為I 5X IO18CnT3 ；第十七步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在整個襯底淀積一厚度為3 5nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2,形成NMOS器件柵極側(cè)墻，利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件源區(qū)和漏區(qū)的摻雜濃度達(dá)到I 5X102°cm_3 ；第十八步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一3;102層；光刻引線窗口，在整個襯底上派射一層金屬鎳(Ni),合金，自對準(zhǔn)形成金屬娃化物，清洗表面多余的金屬，形成金屬接觸；光刻引線，構(gòu)成MOS導(dǎo)電溝道為22 45nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件。 進(jìn)一步、該制備方法中應(yīng)變Si CMOS器件制造過程中所涉及的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。進(jìn)一步、基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種基于回型溝道工藝的混合晶面SOIBiCMOS集成電路的制備方法，包括如下步驟步驟1，SOI襯底材料制備的實現(xiàn)方法為(Ia)選取N型摻雜濃度為IXlO15Cnr3的Si片，晶面為(110)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 ym，作為下層的基體材料，并在該基體材料中注入氫；(Ib)選取P型摻雜濃度為lX1015cm_3的Si片，晶面為(100)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 i! m，作為上層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面SiO2相對緊貼，置于超高真空環(huán)境中在350°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)；步驟2，外延材料制備的實現(xiàn)方法為(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為I. 8 iim的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3;(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟3，器件深槽隔離制備的實現(xiàn)方法為(3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(3d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離；步驟4，集電極淺槽隔離制備的實現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；
·
(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟5，基極淺槽隔離制備的實現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟6，SiGe HBT形成的實現(xiàn)方法為(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6e)光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為I X IO19CnT3,形成發(fā)射極；(6f)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；步驟7，PMOS器件有源區(qū)外延材料制備的實現(xiàn)方法為(7a)光刻PMOS器件有源區(qū)，用干法刻蝕方法，在PMOS器件有源區(qū)，刻蝕出深度為5um的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽中沿(110)晶面選擇性生長一層厚度為2. 2 ii m的P型Si緩沖層，摻雜濃度I X IO15CnT3 ；
(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長一層厚度為2. m的P型SiGe層，Ge組分底部為0%，上層為25%的梯度分布，摻雜濃度為IXlO1W3 ；(7d)用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長一層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5X 1019cm_3，作為PMOS器件的漏區(qū)；(7e)用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型SiGe層上選擇性生長一層厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型應(yīng)變Si層上選擇性生長一層厚度為22nm的N型應(yīng)變Si層，作為PMOS器件溝道區(qū)，摻雜濃度為5 X IO16CnT3 ；(7g)用化學(xué)汽相淀積(CVD)的方法，在600°C，在N型應(yīng)變Si層上選擇性生長一層 厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7h)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變Si層上選擇性生長一層厚度為200nm的Ge組分固定為25%的P型應(yīng)變SiGe層，作為PMOS器件源區(qū)，摻雜濃度為5X 1019cm_3，形成PMOS器件有源區(qū)；步驟8，NMOS器件有源區(qū)材料制備的實現(xiàn)方法為(8a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(8b)光刻N(yùn)MOS器件有源區(qū)，用干法刻蝕方法，在NMOS器件有源區(qū)，刻蝕出深度為
I.8iim的深槽；(8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)沿(100)晶面選擇性生長一層厚度為200nm的P型Si緩沖層，摻雜濃度I X IO15CnT3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長一層厚度為I. 4iim的P型SiGe層，Ge組分梯度分布，底部為0%，頂部為25%，摻雜濃度為I X IO15Cm 3 ；(8e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長一層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5 X IO16cnT3 ；(8f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上生長一層厚度為IOnm的P型應(yīng)變Si層，NMOS器件溝道區(qū)，摻雜濃度為5X 1016cm_3，形成NMOS器件有源區(qū)；步驟9，PMOS器件隔離和漏溝槽制備的實現(xiàn)方法為(9a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(9b)光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在PMOS器件源漏隔離區(qū)刻蝕出深度為0.3 iim的淺槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成源漏淺槽隔離；(9d)光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 4u m漏溝槽；(9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)；步驟10，PMOS器件形成的實現(xiàn)方法為
(10a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(IOb)光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為
0.4um柵溝槽；(IOc)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層，厚度為6nm ；(IOd)利用化學(xué)汽相淀積(CVD)方法，在600 °C，在柵溝槽中淀積摻雜濃度為I X IO2ciCnT3的P型Poly-SiGe，Ge組分為30%，將PMOS器件柵溝槽填滿；(IOe)刻柵介質(zhì)和柵Poly-SiGe,在柵溝槽中形成PMOS器件柵極和源極,最終形成PMOS器件；步驟11，NMOS器件形成的實現(xiàn)方法為
·
(Ila)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(Ilb)光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在NMOS器件有源區(qū)表面淀積一層厚度為6nm的HfO2層，作為NMOS器件的柵介質(zhì)；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Ploy-SiGe層，Ge組分為30%，厚度為200nm，摻雜濃度為I X 102°cnT3 ；(Ild)光刻柵介質(zhì)和柵Poly-SiGe,形成柵極；(IIe)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為I X IO18CnT3 ；(Ilf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層3nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，在Ploy-SiGe側(cè)壁保留下SiO2形成柵側(cè)墻；(Ilg)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件有源區(qū)的摻雜濃度達(dá)到I X IO20Cm-3,最終形成NMOS器件；步驟12，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為(12a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(12b)光刻引線孔；(12c)在襯底表面派射一層金屬鎳(Ni),合金；(12d)光刻引線，MOS器件漏極、源極、柵極和SiGe HBT器件發(fā)射極、基極、集電極金屬引線，，構(gòu)成MOS導(dǎo)電溝道為22nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點(diǎn):I.本發(fā)明制造的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中，CMOS部分采用了應(yīng)變Si材料制造導(dǎo)電溝道，由于應(yīng)變Si材料載流子遷移率遠(yuǎn)高于體Si材料，因此用該BiCMOS器件結(jié)構(gòu)制造的模擬和數(shù)模混合集成電路性能較用體Si制造的電路性能優(yōu)
巳
升；2.本發(fā)明制造的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中的CMOS結(jié)構(gòu)，充分利用了應(yīng)變Si材料應(yīng)力的各相異性，在水平方向引入張應(yīng)變，提高了 NMOS器件電子遷移率；在垂直方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率。因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；3.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件采用了混合晶面襯底技術(shù)，即在同一個襯底片上分布有(100)和(110)這兩種晶面，在(110)晶面上對于應(yīng)變Si PMOS器件是壓應(yīng)變，其空穴的遷移率高于體Si材料，而在(100)晶面上對于應(yīng)變Si NMOS器件是張應(yīng)變，其電子的遷移率也高于體Si材料，因此，該器件頻率與電流驅(qū)動能力等電學(xué)性能高于同尺寸的體Si CMOS器件；4.本發(fā)明的基于回型溝道工藝的混合晶面SOI BiCMOS器件制備過程中，應(yīng)變Si層是用化學(xué)汽相淀積(CVD)方法淀積的，可以精確控制生長厚度，而CMOS中的PMOS器件的溝道長度即為Si層的厚度，從而避開了小尺寸光刻，減少了工藝復(fù)雜度，降低了成本；5.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中PMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成 電路單位面積的制造成本；6.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件中的CMOS結(jié)構(gòu)，MOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了 CMOS器件的電學(xué)性能；7.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件中的CMOS結(jié)構(gòu)，采用Poly-SiGe材料作為柵電極，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe中Ge組分，實現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整，減少了工藝步驟，降低了工藝難度；8.本發(fā)明制備應(yīng)變Si垂直溝道CMOS器件是在HBT器件制造完成之后，而其工藝過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變Si溝道應(yīng)力，提高集成電路的性能。


圖I是本發(fā)明提供的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路制備方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件，所述雙應(yīng)變平面BiCMOS器件采用SOI SiGe HBT器件，應(yīng)變Si平面溝道NMOS器件和應(yīng)變Si垂直溝道PMOS器件。作為本發(fā)明實施例的一優(yōu)化方案，NMOS器件導(dǎo)電溝道為應(yīng)變Si材料，沿溝道方向為張應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，CMOS器件中PMOS器件應(yīng)變Si溝道為垂直溝道，沿溝道方向為壓應(yīng)變，并且為回型結(jié)構(gòu)。作為本發(fā)明實施例的一優(yōu)化方案，NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為(110)的襯底上。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。以下參照附圖1，對本發(fā)明制備基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路的工藝流程作進(jìn)一步詳細(xì)描述。實施例I :制備溝道長度為22nm的基于回型溝道工藝的混合晶面SOIBiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為lX1015cm_3的Si片，晶面為(110)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 ym，作為下層的基體材料，并在該基體材料中注入氫；
(Ib)選取P型摻雜濃度為I X IO15CnT3的Si片，晶面為(100)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 m，作為上層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面SiO2相對緊貼，置于超高真空環(huán)境中在350°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2，外延材料制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為I. 8iim的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3;(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X 1017cnT3。步驟3，器件深槽隔離制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(3d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2,形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；
(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；
·
(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6e)光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為I X IO19CnT3,形成發(fā)射極；(6f)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT0步驟7，PMOS器件有源區(qū)外延材料制備。(7a)光刻PMOS器件有源區(qū)，用干法刻蝕方法，在PMOS器件有源區(qū)，刻蝕出深度為5um的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽中沿(110)晶面選擇性生長一層厚度為2. 2 ii m的P型Si緩沖層，摻雜濃度I X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長一層厚度為2. m的P型SiGe層，Ge組分底部為0%，上層為25%的梯度分布，摻雜濃度為IXlO1W3 ；(7d)用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長一層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5X 1019cnT3，作為PMOS器件的漏區(qū)；(7e)用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型SiGe層上選擇性生長一層厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型應(yīng)變Si層上選擇性生長一層厚度為22nm的N型應(yīng)變Si層，作為PMOS器件溝道區(qū)，摻雜濃度為5 X IO16CnT3 ；(7g)用化學(xué)汽相淀積(CVD)的方法，在600°C，在N型應(yīng)變Si層上選擇性生長一層厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7h)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變Si層上選擇性生長一層厚度為200nm的Ge組分固定為25%的P型應(yīng)變SiGe層，作為PMOS器件源區(qū)，摻雜濃度為5 X 1019cm_3，形成PMOS器件有源區(qū)。步驟8，NMOS器件有源區(qū)材料制備。(8a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(8b)光刻N(yùn)MOS器件有源區(qū)，用干法刻蝕方法，在NMOS器件有源區(qū)，刻蝕出深度為
I.8iim的深槽；(8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)沿(100)晶面 選擇性生長一層厚度為200nm的P型Si緩沖層，摻雜濃度I X IO15CnT3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長一層厚度為I. 4iim的P型SiGe層，Ge組分梯度分布，底部為0%，頂部為25%，摻雜濃度為I X IO15Cm 3 ；(8e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長一層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5 X IO16cnT3 ；(8f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上生長一層厚度為IOnm的P型應(yīng)變Si層，NMOS器件溝道區(qū)，摻雜濃度為5X 1016cm_3，形成NMOS器件有源區(qū)。步驟9，PMOS器件隔離和漏溝槽制備。(9a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(9b)光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在PMOS器件源漏隔離區(qū)刻蝕出深度為0.3 iim的淺槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成源漏淺槽隔離；(9d)光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 4u m漏溝槽；(9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，PMOS器件形成。(IOa)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(IOb)光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為0. 4um柵溝槽；(IOc)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層，厚度為6nm ；(IOd)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵溝槽中淀積摻雜濃度為I X IO2ciCnT3的P型Poly-SiGe，Ge組分為30%，將PMOS器件柵溝槽填滿；(IOe)刻柵介質(zhì)和柵Poly-SiGe,在柵溝槽中形成PMOS器件柵極和源極,最終形成PMOS器件。步驟11，NMOS器件形成。
(Ila)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(Ilb)光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在NMOS器件有源區(qū)表面淀積一層厚度為6nm的HfO2層，作為NMOS器件的柵介質(zhì)；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Ploy-SiGe層，Ge組分為30%，厚度為200nm，摻雜濃度為I X 102°cnT3 ；(Ild)光刻柵介質(zhì)和柵Poly-SiGe,形成柵極；(IIe)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為I X IO18CnT3 ；(Ilf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層3nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，在Ploy-SiGe側(cè)壁保留下SiO2形成柵側(cè)墻；(Ilg)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS·器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件有源區(qū)的摻雜濃度達(dá)到I X IO20Cm-3,最終形成NMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；(12b)光刻引線孔；(12c)在襯底表面派射一層金屬鎳(Ni),合金；(12d)光刻引線，MOS器件漏極、源極、柵極和SiGe HBT器件發(fā)射極、基極、集電極金屬引線，構(gòu)成MOS導(dǎo)電溝道為22nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。實施例2 :制備溝道長度為30nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為3X1015cm_3的Si片，晶面為(110)，對其表面進(jìn)行氧化，氧化層厚度為0. 75 ym，作為下層的基體材料，并在該基體材料中注入氫；(Ib)選取P型摻雜濃度為3X1015cm_3的Si片，晶面為(100)，對其表面進(jìn)行氧化，氧化層厚度為0. 75 u m,作為上層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對下層和注入氫后的上層有源層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面SiO2相對緊貼，置于超高真空環(huán)境中在400°C溫度下實現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高150°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留150nm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2,外延材料制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長一層厚度為2. 3iim的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5X IO16CnT3;(2b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為I X1019cm_3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為150nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為3 X 1017cnT3。步驟3，器件深槽隔離制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽； (3d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為260nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2,形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(6e)光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為5 X IO19Cm-3,形成發(fā)射極接觸區(qū)域；(6f)對襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活，形成SiGe HBT0步驟7，PMOS器件有源區(qū)外延材料制備。(7a)光刻PMOS器件有源區(qū)，用干法刻蝕方法，在PMOS器件有源區(qū)，刻蝕出深度為5. 4um的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在深槽中沿(110)晶面選擇性生長一層厚度為2. 3 ii m的P型Si緩沖層，摻雜濃度3 X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Si緩沖層上選擇性生長一層厚度為2. m的P型SiGe層，Ge組分底部為0%，上層為20%的梯度分布，摻雜濃度為3 X IO18Cm 3 ；(7d)用化學(xué)汽相淀積(CVD)的方法，在700°C，在SiGe層上選擇性生長一層Ge組·分為20%，厚度為300nm的P型SiGe層，摻雜濃度為8X 1019cm_3，作為PMOS器件的漏區(qū)；(7e)用化學(xué)汽相淀積(CVD)的方法，在700°C，在P型SiGe層上選擇性生長一層厚度為4nm的P型應(yīng)變Si層，摻雜濃度為3X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7f)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在P型應(yīng)變Si層上選擇性生長一層厚度為30nm的N型應(yīng)變Si層，作為PMOS器件溝道區(qū)，摻雜濃度為I X IO17CnT3 ；(7g)用化學(xué)汽相淀積(CVD)的方法，在700°C，在N型應(yīng)變Si層上選擇性生長一層厚度為4nm的P型應(yīng)變Si層，摻雜濃度為3X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7h)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在應(yīng)變Si層上選擇性生長一層厚度為300nm的Ge組分固定為20%的P型應(yīng)變SiGe層，作為PMOS器件源區(qū)，摻雜濃度為8 X 1019CnT3，形成PMOS器件有源區(qū)。步驟8，NMOS器件有源區(qū)材料制備。(8a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層SiO2 ；(8b)光刻N(yùn)MOS器件有源區(qū)，用干法刻蝕方法，在NMOS器件有源區(qū)，刻蝕出深度為
2.3um的深槽；(8c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)沿(100)晶面選擇性生長一層厚度為300nm的P型Si緩沖層，摻雜濃度3 X IO15CnT3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Si緩沖層上選擇性生長一層厚度為I. 7 ii m的P型SiGe層，Ge組分梯度分布，底部為0%，頂部為20 %，摻雜濃度為3 X IO15Cm 3 ；(8e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在SiGe層上選擇性生長一層Ge組分為20%,厚度為300nm的P型SiGe層，摻雜濃度為I X IO17cnT3 ；(8f)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在SiGe層上生長一層厚度為12nm的P型應(yīng)變Si層，NMOS器件溝道區(qū)，摻雜濃度為IX 1017cm_3，形成NMOS器件有源區(qū)。步驟9，PMOS器件隔離和漏溝槽制備。(9a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層；(9b)光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在PMOS器件源漏隔離區(qū)刻蝕出深度為0.4 iim的淺槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成源漏淺槽隔離；(9d)光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 5um漏溝槽；(9e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3X IO2W的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，PMOS器件形成。(IOa)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層；(IOb)光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為0. 5um柵溝槽； (IOc)利用原子層化學(xué)汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層，厚度為8nm ；(IOd)利用化學(xué)汽相淀積(CVD)方法，在700 °C，在柵溝槽中淀積摻雜濃度為3 X IO2W的P型Poly-SiGe，Ge組分為20%，將PMOS器件柵溝槽填滿；(IOe)刻柵介質(zhì)和柵Poly-SiGe,在柵溝槽中形成PMOS器件柵極和源極,最終形成PMOS器件。步驟11，NMOS器件形成。(Ila)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層；(Ilb)光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在350°C，在NMOS器件有源區(qū)表面淀積一層厚度為8nm的HfO2層，作為NMOS器件的柵介質(zhì)；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在700°C，在柵介質(zhì)層上淀積一層Ploy-SiGe層，Ge組分為20%，厚度為240nm，摻雜濃度為3 X 102°cnT3 ；(Ild)光刻柵介質(zhì)和柵Poly-SiGe,形成柵極； (IIe)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為3X IO18CnT3 ；(Hf)利用化學(xué)汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層4nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，在Ploy-SiGe側(cè)壁保留下SiO2形成柵側(cè)墻；(Ilg)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件有源區(qū)的摻雜濃度達(dá)到3 X IO20Cm-3,最終形成NMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層；(12b)光刻引線孔；(12c)在襯底表面派射一層金屬鎳(Ni),合金；(12d)光刻引線，MOS器件漏極、源極、柵極和SiGe HBT器件發(fā)射極、基極、集電極金屬引線，構(gòu)成MOS導(dǎo)電溝道為30nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。實施例3 :制備溝道長度為45nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為5 X IO15CnT3的Si片，晶面為(110)，對其表面進(jìn)行氧化，氧化層厚度為I Pm，作為下層的基體材料，并在該基體材料中注入氫；(Ib)選取P型摻雜濃度為5X1015cm_3的Si片，晶面為(100)，對其表面進(jìn)行氧化，氧化層厚度為I Pm，作為上層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面SiO2相對緊貼，置于超高真空環(huán)境中在480°C溫度下實現(xiàn)鍵合； (Ie)將鍵合后的基片溫度升高100°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留200nm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2,外延材料制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為2. 68 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X1019cm_3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為5 X 1017cnT3。步驟3，器件深槽隔離制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(3c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 的深槽；(3d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。
步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為325nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。
步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X 102°cnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；(6e)光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為I X IO20Cm-3,形成發(fā)射極接觸區(qū)域；(6e)對襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活，形成SiGe HBT0步驟7，PMOS器件有源區(qū)外延材料制備。(7a)光刻PMOS器件有源區(qū)，用干法刻蝕方法，在PMOS器件有源區(qū)，刻蝕出深度為6um的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在深槽中沿(110)晶面選擇性生長一層厚度為2. m的P型Si緩沖層，摻雜濃度5 X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Si緩沖層上選擇性生長一層厚度為2. 7iim的P型SiGe層，Ge組分底部為0%，上層為15%的梯度分布，摻雜濃度為5 X IO18Cm 3 ；(7d)用化學(xué)汽相淀積(CVD)的方法，在750°C，在SiGe層上選擇性生長一層Ge組分為15%，厚度為400nm的P型SiGe層，摻雜濃度為I X 102°cm_3，作為PMOS器件的漏區(qū)；(7e)用化學(xué)汽相淀積(CVD)的方法，在750°C，在P型SiGe層上選擇性生長一層厚度為5nm的P型應(yīng)變Si層，摻雜濃度為5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7f)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在P型應(yīng)變Si層上選擇性生長一層厚度為45nm的N型應(yīng)變Si層，作為PMOS器件溝道區(qū)，摻雜濃度為5 X IO17CnT3 ；(7g)用化學(xué)汽相淀積(CVD)的方法，在750°C，在N型應(yīng)變Si層上選擇性生長一層厚度為5nm的P型應(yīng)變Si層，摻雜濃度為5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7h)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在應(yīng)變Si層上選擇性生長一層厚度為400nm的Ge組分固定為15%的P型應(yīng)變SiGe層，作為PMOS器件源區(qū)，摻雜濃度為
IX 102°cm_3，形成PMOS器件有源區(qū)。
步驟8，NMOS器件有源區(qū)材料制備。(8a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層SiO2 ；(8b)光刻N(yùn)MOS器件有源區(qū)，用干法刻蝕方法，在NMOS器件有源區(qū)，刻蝕出深度為
2.7um的深槽；(8c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)沿(100)晶面選擇性生長一層厚度為400nm的P型Si緩沖層，摻雜濃度5 X IO15CnT3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Si緩沖層上選擇性生長一層厚度為1.9 iim的P型SiGe層，Ge組分梯度分布，底部為0%，頂部為15%，摻雜濃度為5 X IO15Cm 3 ；(8e)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在SiGe層上選擇性生長一層Ge組分為15%，厚度為400nm的P型SiGe層，摻雜濃度為5 X IO17CnT3 ；·(8f)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在SiGe層上生長一層厚度為15nm的P型應(yīng)變Si層，NMOS器件溝道區(qū)，摻雜濃度為5X 1017cm_3，形成NMOS器件有源區(qū)。步驟9，PMOS器件隔離和漏溝槽制備。(9a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層；(9b)光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在PMOS器件源漏隔離區(qū)刻蝕出深度為0.5 iim的淺槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成源漏淺槽隔離；(9d)光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為
0.6um漏溝槽；(9e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積摻雜濃度為5X IO2W的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，PMOS器件形成。(IOa)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層；(IOb)光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為
0.7um柵溝槽；(IOc)利用原子層化學(xué)汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層，厚度為IOnm ；(IOd)利用化學(xué)汽相淀積(CVD)方法，在800 °C，在柵溝槽中淀積摻雜濃度為5 X IO2W的P型Poly-SiGe，Ge組分為10%，將PMOS器件柵溝槽填滿；(IOe)刻柵介質(zhì)和柵Poly-SiGe,在柵溝槽中形成PMOS器件柵極和源極,最終形成PMOS器件。步驟11，NMOS器件形成。(Ila)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層；(Ilb)光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在400°C，在NMOS器件有源區(qū)表面淀積一層厚度為IOnm的HfO2層，作為NMOS器件的柵介質(zhì)；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在800°C，在柵介質(zhì)層上淀積一層Ploy-SiGe層，Ge組分為10%，厚度為300nm，摻雜濃度為5 X 102°cnT3 ；(Ild)光刻柵介質(zhì)和柵Poly-SiGe,形成柵極；(IIe)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為5X IO18CnT3 ；(Ilf)利用化學(xué)汽相淀積(CVD)方法，在800°C，在NMOS器件有源區(qū)表面淀積一層5nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，在Ploy-SiGe側(cè)壁保留下SiO2形成柵側(cè)墻；(Ilg)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件有源區(qū)的摻雜濃度達(dá)到5 X IO20Cm-3,最終形成NMOS器件。 步驟12，構(gòu)成BiCMOS集成電路。(12a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層；(12b)光刻引線孔；(12c)在襯底表面派射一層金屬鎳(Ni),合金；(12d)光刻引線，MOS器件漏極、源極、柵極和SiGe HBT器件發(fā)射極、基極、集電極金屬引線，構(gòu)成MOS導(dǎo)電溝道為45nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。本發(fā)明實施例提供的基于基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及制備方法具有如下優(yōu)點(diǎn)I.本發(fā)明制造的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中，CMOS部分采用了應(yīng)變Si材料制造導(dǎo)電溝道，由于應(yīng)變Si材料載流子遷移率遠(yuǎn)高于體Si材料，因此用該BiCMOS器件結(jié)構(gòu)制造的模擬和數(shù)?；旌霞呻娐沸阅茌^用體Si制造的電路性能優(yōu)
巳
升；2.本發(fā)明制造的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中的CMOS結(jié)構(gòu)，充分利用了應(yīng)變Si材料應(yīng)力的各相異性，在水平方向弓I入張應(yīng)變，提高了 NMOS器件電子遷移率；在垂直方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率。因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；3.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件采用了混合晶面襯底技術(shù)，即在同一個襯底片上分布有(100)和(110)這兩種晶面，在(110)晶面上對于應(yīng)變Si PMOS器件是壓應(yīng)變，其空穴的遷移率高于體Si材料，而在(100)晶面上對于應(yīng)變Si NMOS器件是張應(yīng)變，其電子的遷移率也高于體Si材料，因此，該器件頻率與電流驅(qū)動能力等電學(xué)性能高于同尺寸的體Si CMOS器件；4.本發(fā)明的基于回型溝道工藝的混合晶面SOI BiCMOS器件制備過程中，應(yīng)變Si層是用化學(xué)汽相淀積(CVD)方法淀積的，可以精確控制生長厚度，而CMOS中的PMOS器件的溝道長度即為Si層的厚度，從而避開了小尺寸光刻，減少了工藝復(fù)雜度，降低了成本；5.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件結(jié)構(gòu)中PMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；
6.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件中的CMOS結(jié)構(gòu)，MOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了 CMOS器件的電學(xué)性能；7.本發(fā)明制備的基于回型溝道工藝的混合晶面SOI BiCMOS器件中的CMOS結(jié)構(gòu)，采用Poly-SiGe材料作為柵電極，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe中Ge組分，實現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整，減少了工藝步驟，降低了工藝難度；8.本發(fā)明制備應(yīng)變Si垂直溝道CMOS器件是在HBT器件制造完成之后，而其工藝過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變Si溝道應(yīng)力，提高集成電路的性能。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于回型溝道エ藝的混合晶面SOI BiCMOS集成器件，其特征在于，所述雙應(yīng)變平面BiCMOS器件采用SOI SiGe HBT器件，應(yīng)變Si平面溝道NMOS器件和應(yīng)變Si垂直溝道PMOS器件。
2.根據(jù)權(quán)利要求I所述的基于回型溝道エ藝的混合晶面SOIBiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為應(yīng)變Si材料，沿溝道方向為張應(yīng)變。
3.根據(jù)權(quán)利要求I所述的基于回型溝道エ藝的混合晶面SOIBiCMOS集成器件，其特征在干，PMOS器件應(yīng)變Si溝道為垂直溝道，沿溝道方向為壓應(yīng)變，并且為回型結(jié)構(gòu)。
4.根據(jù)權(quán)利要求I所述的基于回型溝道エ藝的混合晶面SOIBiCMOS集成器件，其特征在干，NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為(110)的襯底上。
5.根據(jù)權(quán)利要求I所述的基于回型溝道エ藝的混合晶面SOIBiCMOS集成器件，其特征在于，SiGe HBT器件基區(qū)為應(yīng)變SiGe材料。
6.一種基于回型溝道エ藝的混合晶面SOI BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一歩、選取兩片Si片，一塊是N型摻雜濃度為I 5X IO15CnT3的Si (110)襯底片，作為下層的基體材料，另ー塊是P型摻雜濃度為I 5X IO15CnT3的Si (100)襯底片，作為上層的基體材料；對兩片Si片表面進(jìn)行氧化，氧化層厚度為0. Slum，采用化學(xué)機(jī)械拋光(CMP)エ藝對兩個氧化層表面進(jìn)行拋光； 第二歩、對上層基體材料中注入氫，并將兩片Si片氧化層相對置于超高真空環(huán)境中在350 480°C的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留10(T200nm的Si材料，并在其斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI襯底； 第三歩、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為I.8 2. 6 ii m的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X 1017cm_3 ； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為2(T60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ； 第五歩、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ； 第六步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ； 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第九步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 .800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域；第十步、光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為IX IO19 IX 102°cm_3，形成基極接觸區(qū)域；光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為IXlO19 lX102°cnT3，形成發(fā)射極接觸區(qū)域；并對襯底在.950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT器件； 第H^一步、光刻PMOS器件有源區(qū)，用干法刻蝕工藝，在PMOS器件有源區(qū)，刻蝕出深度為.5 6 μ m的深槽。利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在PMOS器件有源區(qū)(SP 深槽)沿(I 10)晶面選擇性外延生長七層材料第一層是厚度為2. 2 2. 4μ m的P型Si緩沖層，摻雜濃度為I 5 X IO15CnT3 ;第二層是厚度為2. 4 2. 7 μ m的P型SiGe漸變層，底部Ge組分是O %，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO18CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 X IO19 I X IO20Cm-3,作為PMOS器件的漏區(qū)；第四層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD);第五層是厚度為22 45nm的N型應(yīng)變Si層，摻雜濃度為5 X IO16 5 X IO17CnT3，作為PMOS器件的溝道；第六層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD);第七層是Ge組分為.15 25%,厚度為200 400nm的P型SiGe，摻雜濃度為5 X IO19 I X IO20Cm-3,作為PMOS器件的有源區(qū)； 第十二步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層SiO2 ;光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，刻蝕出深度為1.8 2. 7μπι的深槽；利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在NMOS器件有源區(qū)沿(100)晶面選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5X 1015cm_3 ；第二層是厚度為I. 4 I. 9 μ m的P型SiGe漸變層，底部Ge組分是0%，頂部Ge組分是15 .25%，摻雜濃度為I 5X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 X IO16 5 X IO17CnT3 ;第四層是厚度為10 15nm的P型應(yīng)變Si層，摻雜濃度為5 X IO16 5 X IO17CnT3作為NMOS器件的溝道； 第十三步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕工藝，在該區(qū)域刻蝕出深度為O. 3 O. 5 μ m的淺槽；再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2，形成淺槽隔離； 第十四步、光刻漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為O.4 O. 7 μ m漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5 X IO2tlCnT3的P型Poly-Si，將PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si，形成漏連接區(qū)； 第十五步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為O. 4 O. 7 μ m柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在柵溝槽中淀積摻雜濃度為I 5 X IO20CnT3的P型Poly-SiGe，Ge組分為10 30%，將PMOS器件柵溝槽填滿；光刻柵介質(zhì)和柵Poly-SiGe，形成柵極和源極，最終形成PMOS器件結(jié)構(gòu)；· 第十六步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積ー SiO2層；光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在NMOS器件有源區(qū)淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為NMOS器件的柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在NMOS器件有源區(qū)淀積厚度為200 300nm的P型Poly-SiGe，摻雜濃度為I 5 X IO2W3, Ge組分為10 30%，光刻柵介質(zhì)和柵Poly-SiGe，形成柵極；利用離子注入エ藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度均為I 5X IO18CnT3 ； 第十七歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在整個襯底淀積ー厚度為3 5nm的SiO2層，利用干法刻蝕エ藝，刻蝕掉表面的SiO2,形成NMOS器件柵極側(cè)墻，利用離子注入エ藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使NMOS器件源區(qū)和漏區(qū)的摻雜濃度達(dá)到I 5X102°cm_3 ； 第十八步、在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積ー SiO2層；光刻引線窗ロ，在整個襯底上濺射ー層金屬鎳(Ni)，合金，自對準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；光刻引線，構(gòu)成MOS導(dǎo)電溝道為22 45nm的基于回型溝道エ藝的混合晶面SOI BiCMOS集成器件。
7.根據(jù)權(quán)利要求6所述的制備方法，其特征在于，該制備方法中應(yīng)變SiCMOS器件制造過程中所涉及的化學(xué)汽相淀積(CVD)エ藝溫度決定，最高溫度小于等于800°C。
8.根據(jù)權(quán)利要求6所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。
9.一種基于回型溝道エ藝的混合晶面SOI BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，SOI襯底材料制備的實現(xiàn)方法為 (Ia)選取N型摻雜濃度為I X IO15CnT3的Si片，晶面為(110)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 ym，作為下層的基體材料，并在該基體材料中注入氫； (Ib)選取P型摻雜濃度為IX IO15cnT3的Si片，晶面為(100)，對其表面進(jìn)行氧化，氧化層厚度為0. 5 m，作為上層的基體材料； (Ic)采用化學(xué)機(jī)械拋光(CMP)エ藝，分別對下層和注入氫后的上層基體材料表面進(jìn)行拋光處理； (Id)將拋光處理后的下層和上層基體材料表面SiO2相對緊貼，置于超高真空環(huán)境中在350°C溫度下實現(xiàn)鍵合； (Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)； 步驟2，外延材料制備的實現(xiàn)方法為 (2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為.1. 8μπι的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3 ； (2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為IXlO17cnT3 ； 步驟3，器件深槽隔離制備的實現(xiàn)方法為 (3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (3c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5μπι的深槽； (3d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離； 步驟4，集電極淺槽隔離制備的實現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟5，基極淺槽隔離制備的實現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215nm的淺槽； (5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟6，SiGe HBT形成的實現(xiàn)方法為 (6a)用濕法刻蝕掉表面的SiO2和SiN層； (6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (6c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (6d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極； (6e)光刻發(fā)射極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使發(fā)射極接觸區(qū)摻雜濃度為IX IO19CnT3,形成發(fā)射極；(6f)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ； 步驟7，PMOS器件有源區(qū)外延材料制備的實現(xiàn)方法為 (7a)光刻PMOS器件有源區(qū)，用干法刻蝕方法，在PMOS器件有源區(qū)，刻蝕出深度為5 y m的深槽； (7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在深槽中沿(110)晶面選擇性生長ー層厚度為2. 2 ii m的P型Si緩沖層，摻雜濃度I X IO15CnT3 ； (7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長ー層厚度為2.4 ii m的P型SiGe層，Ge組分底部為0%，上層為25%的梯度分布，摻雜濃度為I X 1018cm_3 ；(7d)用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長ー層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5 X IO19CnT3，作為PMOS器件的漏區(qū)； (7e)用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型SiGe層上選擇性生長ー層厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)； (7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在P型應(yīng)變Si層上選擇性生長ー層厚度為22nm的N型應(yīng)變Si層，作為PMOS器件溝道區(qū)，摻雜濃度為5X IO16CnT3 ； (7g)用化學(xué)汽相淀積(CVD)的方法，在600°C，在N型應(yīng)變Si層上選擇性生長ー層厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(7h)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在應(yīng)變Si層上選擇性生長ー層厚度為200nm的Ge組分固定為25%的P型應(yīng)變SiGe層，作為PMOS器件源區(qū)，摻雜濃度為5X 1019cm_3，形成PMOS器件有源區(qū)；· 步驟8，NMOS器件有源區(qū)材料制備的實現(xiàn)方法為 (8a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層SiO2 ； (8b)光刻N(yùn)MOS器件有源區(qū)，用干法刻蝕方法，在NMOS器件有源區(qū)，刻蝕出深度為I. 8iim的深槽； (8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)沿(100)晶面選擇性生長ー層厚度為200nm的P型Si緩沖層，摻雜濃度I X 1015cm_3 ； (8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上選擇性生長ー層厚度為I.4 ii m的P型SiGe層，Ge組分梯度分布，底部為0%，頂部為25%，摻雜濃度為I X 1015cm_3 ；(8e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上選擇性生長ー層Ge組分為25%，厚度為200nm的P型SiGe層，摻雜濃度為5 X IO16CnT3 ； (8f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在SiGe層上生長ー層厚度為IOnm的P型應(yīng)變Si層，NMOS器件溝道區(qū)，摻雜濃度為5X 1016cm_3，形成NMOS器件有源區(qū)； 步驟9，PMOS器件隔離和漏溝槽制備的實現(xiàn)方法為 (9a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積ー SiO2層； (9b)光刻PMOS器件源漏隔離區(qū)，利用干法刻蝕エ藝，在PMOS器件源漏隔離區(qū)刻蝕出深度為0.3 iim的淺槽； (9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成源漏淺槽隔離；(9d)光刻漏溝槽窗ロ，利用干法刻蝕エ藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 4 ii m漏溝槽； (9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的P型Poly-Sidf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si，形成漏連接區(qū)； 步驟10，PMOS器件形成的實現(xiàn)方法為 (IOa)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； (IOb)光刻柵溝槽窗口，利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為O. 4 μ m柵溝槽； (IOc)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積高介電常數(shù)的HfO2層，作為PMOS器件的柵介質(zhì)層，厚度為6nm ； (IOd)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵溝槽中淀積摻雜濃度為I X IO2tlCnT3的P型Poly-SiGe，Ge組分為30%，將PMOS器件柵溝槽填滿； (IOe)刻柵介質(zhì)和柵Poly-SiGe，在柵溝槽中形成PMOS器件柵極和源極，最終形成PMOS器件； 步驟11，NMOS器件形成的實現(xiàn)方法為 (Ila)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； (IIb)光刻N(yùn)MOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在NMOS器件有源區(qū)表面淀積一層厚度為6nm的HfO2層，作為NMOS器件的柵介質(zhì)； (lie)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Ploy-SiGe層，Ge組分為30%，厚度為200nm，摻雜濃度為I X 102°cnT3 ； (lid)光刻柵介質(zhì)和柵Poly-SiGe,形成柵極； (lie)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD )，摻雜濃度均為I X 1018cm_3 ； (Ilf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層3nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，在Ploy-SiGe側(cè)壁保留下SiO2形成柵側(cè)墻； (Hg)利用離子注入工藝，對NMOS器件有源區(qū)進(jìn)行N型離子注入，自對準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，并快速熱退火，使匪OS器件有源區(qū)的摻雜濃度達(dá)到I X IO20Cm-3,最終形成NMOS器件； 步驟12，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為 (12a)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； (12b)光刻引線孔； (12c)在襯底表面派射一層金屬鎳(Ni),合金； (12d)光刻引線，MOS器件漏極、源極、柵極和SiGe HBT器件發(fā)射極、基極、集電極金屬引線，構(gòu)成MOS導(dǎo)電溝道為22nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及制備方法，其過程為制備SOI襯底，在SOI襯底上連續(xù)生長N-Si、P-SiGe、N-Si層，制備深槽隔離，形成集電極、基極以及發(fā)射極接觸區(qū)，形成SiGe HBT器件；光刻PMOS器件有源區(qū)，在該有源區(qū)連續(xù)生長7層材料，制備漏極和柵極，形成PMOS器件；光刻N(yùn)MOS器件有源區(qū)溝槽，在該有源區(qū)連續(xù)生長4層材料，制備柵介質(zhì)層和柵多晶，形成NMOS器件，光刻引線孔，合金，光刻引線，構(gòu)成CMOS導(dǎo)電溝道為22～45nm的基于回型溝道工藝的混合晶面SOI BiCMOS集成器件及電路。本發(fā)明充分利用了應(yīng)變Si材料遷移率各向異性的特點(diǎn)，在600～800℃，制備出了性能增強(qiáng)的混合晶面SOI BiCMOS集成電路。
文檔編號H01L21/8249GK102738160SQ201210244288
公開日2012年10月17日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者呂懿, 宋建軍, 宣榮喜, 張鶴鳴, 王斌, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學(xué)