專利名稱：一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路工藝制造技術(shù)，尤其涉及一種調(diào)整淺溝槽應(yīng)力來提高互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,簡稱CMOS)器件性能的一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法。
背景技術(shù)：
隨著超大型集成電路尺寸微縮化的持續(xù)發(fā)展，電子的元器件尺寸越來越小且對其運行操作速度的要求越來越高，因此，如何改善元器件的驅(qū)動電流日益顯得尤為重要。直到最近為止，提高CMOS器件運行速度的方法都在集中于減小其溝道長度以及柵介質(zhì)層的厚度。然而，在小于IOOnm的溝道長度情況下，如果要求電子元器件尺寸進一步縮小就會受到物理極限以及設(shè)備成本的限制。隨著集成電路工藝逐步進入90nm、65nm甚至是45nm時代，柵氧厚度和柵極長度的減小趨勢都已經(jīng)逐步放緩。微電子工業(yè)界開始尋找其它方式以繼續(xù)提高CMOS器件性能。其中，提升載流子遷移率被視為提高電子元器件工作速度最佳的替代方案之一。應(yīng)變硅是一種通過多種不同的物理方法拉伸或是壓縮硅晶格來達到提高CMOS晶體管載流子遷移率以至提高晶體管性能而不用減小晶體管面積的技術(shù)，用以提高溝道中電荷載流子的遷移率(NM0S中的電子和PMOS中的空穴)。通常應(yīng)用外延生長SiGe源/漏或在柵上使用一個具有誘導(dǎo)應(yīng)力的接觸刻蝕停止層(Contact Etch Stop Layer,簡稱CESL),以使該應(yīng)力施加在通道區(qū)域上。當(dāng)沉積接觸刻蝕停止層(CESL)后，由于CESL與其底部材質(zhì)層之間的晶格空間不匹配，因而形成一個應(yīng)力，此應(yīng)力具有平行于晶體管通道的應(yīng)力分量以及平行于晶體管寬度的應(yīng)力分量。研究顯示，CESL在通道長度的方向誘導(dǎo)出拉伸的應(yīng)力場，以改善NMOS的性能，而利用壓縮應(yīng)力改善PMOS的性能。所以，為了提高CMOS的整體性能，可以通過增加NMOS晶體管在通道長度方向的拉伸應(yīng)力，或者，提高PMOS晶體管在通道長度方向的壓縮應(yīng)力來實現(xiàn)。但是，集成電路包括許多形成在半導(dǎo)體襯底上的晶體管，一般來說，晶體管是通過絕緣或隔離結(jié)構(gòu)而彼此間隔開。通常用來形成隔離結(jié)構(gòu)的工藝是淺溝槽隔離(shallowtrench isolation，簡稱STI)工藝，傳統(tǒng)的STI工藝通常包括以下簡化步驟首先，在硅沉底上熱生長或淀積氮化硅層；接下來，通過光刻和刻蝕過程選擇性去除該氮化硅層，以在晶體管的源極/漏極區(qū)將會在存在的地方產(chǎn)生圖形；在源極/漏極區(qū)圖形形成以后，刻蝕產(chǎn)生淺溝槽；最后往淺溝槽里填充絕緣層二氧化硅(Si02)。淺溝槽里的這種絕緣層產(chǎn)生的應(yīng)力，基本對MOS管沒起到作用。但當(dāng)電路元件持續(xù)縮小之后，為了提高器件的性能，除了常規(guī)的應(yīng)變方法外，采用應(yīng)變的絕緣材料填充到淺溝槽中，這種絕緣層對MOS溝道能夠產(chǎn)生的拉伸或壓縮的應(yīng)力，起到和CESL應(yīng)變方法一樣的效果。然而，傳統(tǒng)的STI工藝所形成的溝道張應(yīng)力還不能滿足高速增長的對電子元器件尺寸的需求，因此，如何開發(fā)出一種淺溝槽隔離結(jié)構(gòu)的形成方法使溝道張應(yīng)力在I. O GPa以上，是目前業(yè)界急要解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供了一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，通過提高溝道張應(yīng)力，能夠提聞娃的載流子遷移率，從而減小電阻與能耗并增大驅(qū)動電流和頻率響應(yīng)，最終提聞器件的性能。為解決上述問題，本發(fā)明提供一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其包括如下步驟
步驟SOl :提供一半導(dǎo)體襯底，且在所述半導(dǎo)體襯底上依次形成有襯墊氧化層和氮化
娃層; 步驟S02 :采用刻蝕工藝在所述襯墊氧化層、氮化硅層和半導(dǎo)體襯底所形成層疊結(jié)構(gòu)中形成淺溝槽；其中，所述淺溝槽的底部位于所述半導(dǎo)體襯底中；
步驟S03 :在所述淺溝槽側(cè)壁、底部以及氮化硅層表面形成保護層；
步驟S04 :在表面形成有保護層的所述淺溝槽內(nèi)沉積應(yīng)變摻碳氧化硅層以形成隔離介質(zhì)層；
步驟S05 :去除所述淺溝槽外的隔離摻碳氧化硅，以及所述氮化硅層表面形成的保護層，從而形成應(yīng)變硅淺溝槽隔離結(jié)構(gòu)。優(yōu)選地，所述步驟S02具體包括步驟S021 :在所述襯墊氧化層和氮化硅層內(nèi)形成暴露出所述襯底的開口 ；步驟S022 :沿所述開口刻蝕至所述襯底中形成淺溝槽。優(yōu)選地，所述應(yīng)變摻碳氧化硅層采用離子增強化學(xué)氣相沉積工藝生成。優(yōu)選地，沉積所述應(yīng)變摻碳氧化硅的工藝溫度為300°C ^400°C，反應(yīng)氣體為硅烷、甲烷和氧氣的混合體。優(yōu)選地，所述沉積摻碳氧化硅的工藝溫度為350°C。優(yōu)選地，所述摻碳氧化硅的含碳量大于等于1%。優(yōu)選地，在所述步驟S05中，采用化學(xué)機械研磨工藝去除所述應(yīng)變淺溝槽外的摻碳氧化硅以及所述氮化硅層表面形成的保護層。優(yōu)選地，所述應(yīng)變硅淺溝槽中的所述應(yīng)變摻碳氧化硅層的上表面與所述氮化硅層表面平齊。優(yōu)選地，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝所述的刻蝕工藝為等離子刻蝕工藝。優(yōu)選地，沉積所述襯墊氧化層、所述氮化硅層和所述保護層的工藝為化學(xué)氣相沉積工藝。從上述技術(shù)方案可以看出，本發(fā)明的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)中是采用摻碳氧化硅作為絕緣層形成淺溝槽，由于摻碳氧化硅的晶格常數(shù)小于硅，能夠?qū)MOS器件的溝道引入張應(yīng)力；同時，在制造過程中還在兼容常規(guī)半導(dǎo)體基底和柵極上覆蓋一層具有高張/縮應(yīng)力的CESL層。上述兩種應(yīng)變硅方法相結(jié)合，可以進一步提高CMOS電子的遷移率，改善CMOS器件性能。


圖1為本發(fā)明應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法的一較佳具體實施例的流程示意 圖2 7為采用圖1所示的方法各分步驟所形成出的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的示意圖。
具體實施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。上述及其它技術(shù)特征和有益效果，將結(jié)合實施例及附圖I至圖7對本發(fā)明的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法進行詳細說明。圖I為本發(fā)明應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法的一較佳具體實施例的流程示意圖；圖2 7為采用圖I所示形成方法所制造出的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的示意圖。請參閱圖1，在本實施例中，本發(fā)明提供一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法具體包括以下步驟
步驟SOl :如圖2所示，提供一半導(dǎo)體襯底100，半導(dǎo)體襯底100上依次形成有襯墊氧化層101和氮化硅層102 ;其中，半導(dǎo)體襯底100的材料為單晶硅、多晶硅或非晶硅形成的硅材料，或是絕緣娃材料(Silicon on insulator,簡稱SOI),還可以是其它半導(dǎo)體材料或其它結(jié)構(gòu)，在此不再贅述。襯墊氧化層101可以為二氧化硅(Si02)，襯墊氧化層101為后續(xù)氮化硅層102提供緩沖層，具體地說，襯墊氧化層101用于避免直接在襯底上生長氮化硅層會產(chǎn)生位錯的缺點，同時，襯墊氧化層101還可以作為后續(xù)刻蝕氮化硅層102步驟中的刻蝕停止層；優(yōu)選地，氮化硅層102形成工藝可以為現(xiàn)有的化學(xué)氣相沉積工藝。步驟S02 :采用刻蝕工藝在襯墊氧化層101、氮化硅層102和半導(dǎo)體襯底100所形成層疊結(jié)構(gòu)中形成淺溝槽104 (如圖4所示)；其中，該淺溝槽104的底部位于半導(dǎo)體襯底100 中。具體地說，步驟S02包括步驟S021和步驟S022
步驟S021 :在襯墊氧化層101和氮化硅層102內(nèi)形成暴露出所述襯底的開口 103 (如圖3所示)；
步驟S022:沿開口 103刻蝕至襯底中，形成淺溝槽104 (如圖4所示)。開口 103的形成工藝可以為現(xiàn)有的等離子刻蝕工藝?？涛g半導(dǎo)體襯底100的工藝可以為現(xiàn)有的等離子刻蝕工藝，也就是說，沿著開口 103用等離子刻蝕工藝刻蝕半導(dǎo)體襯底100形成淺溝槽104。步驟S03 :如圖5所示，在具有開口 103的淺溝槽104的側(cè)壁、底部以及氮化硅層102表面形成保護層105。保護層105為氧化硅，保護層105的形成工藝可以為現(xiàn)有的化學(xué)氣相沉積工藝。步驟S04 :如圖6所示，在表面形成有保護層105的淺溝槽104內(nèi)沉積應(yīng)變摻碳氧化娃(Carbon Doped Oxide,簡稱⑶0)直至填充開口 103以充當(dāng)隔離介質(zhì)層106,應(yīng)變摻碳氧化硅采用離子增強化學(xué)氣相沉積工藝沉積形成。沉積摻碳氧化硅的工藝溫度是3000C 400°C，其中，較佳的反應(yīng)溫度為350，反應(yīng)氣體為硅烷、甲烷和氧氣的混合體。
在本發(fā)明的一些實施例中，摻碳氧化硅的含碳量超過1%，摻碳氧化硅層106的厚度根據(jù)淺溝槽104的深度確定，以確保完全填滿淺溝槽104的開口 103，由于摻碳氧化硅106的晶格常數(shù)小于硅，因此在后續(xù)高溫退火工藝中，能夠在半導(dǎo)體基底層100的溝道中引入張應(yīng)力，從而提高NMOS器件的性能。實驗表明，工藝溫度為350°C下形成的摻碳氧化硅層106能夠形成良好的高張應(yīng)力，且張應(yīng)力在I. O GPa以上。步驟S06 :如圖7所示，去除具有開口 103的淺溝槽104外的摻碳氧化隔離摻碳氧化硅，以及所述氮化硅層表面形成的保護層，從而形成的應(yīng)變硅淺溝槽結(jié)構(gòu)。去除具有開口 103的淺溝槽104外的摻碳氧化娃可以采用化學(xué)機械研磨(Chemical MechanicalPolishing，簡稱CMP)工藝，同樣，也可以采用CMP工藝去除淺溝槽104外的摻碳氧化硅以及氮化娃層102表面形成的保護層105。進一步地，使淺溝槽104和開口 103中的應(yīng)變摻碳氧化硅層的上表面與氮化硅層102的表面平齊。
此外，在完成上述步驟后，繼續(xù)執(zhí)行形成CMOS器件的其它步驟，例如，形成CMOS器件的柵極、源極和漏極，以及在CMOS器件的源極和漏極以及柵極上形成金屬硅化物，例如NiPt等、形成層間介質(zhì)，接觸孔的刻蝕以及執(zhí)行銅后道工藝，上述工藝步驟可以采用本領(lǐng)域技術(shù)人員所熟悉的方法形成，在此不贅述。綜上所述，本發(fā)明在應(yīng)變CMOS器件的制造過程中采用摻碳氧化硅填充形成了應(yīng)變硅淺溝槽隔離結(jié)構(gòu)，由于摻碳氧化硅的晶格常數(shù)小于硅，能夠在CMOS器件的溝道中引入張應(yīng)力；同時，在制造過程中還在兼容常規(guī)半導(dǎo)體襯底和柵極上覆蓋一層具有高張/縮應(yīng)力的CESL層。因此，本發(fā)明將兩種應(yīng)變硅方法相結(jié)合，進一步了提高CMOS電子的遷移率，極大地改善了 CMOS器件性能。以上的僅為本發(fā)明的優(yōu)選實施例，實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，包括 步驟SOl :提供一半導(dǎo)體襯底，且在所述半導(dǎo)體襯底上依次形成有襯墊氧化層和氮化娃層; 步驟S02 :采用刻蝕工藝在所述襯墊氧化層、氮化硅層和半導(dǎo)體襯底所形成層疊結(jié)構(gòu)中形成淺溝槽；其中，所述淺溝槽的底部位于所述襯底中； 步驟S03 :在所述淺溝槽側(cè)壁、底部以及氮化硅層表面形成保護層； 步驟S04 :在表面形成有保護層的所述淺溝槽內(nèi)沉積應(yīng)變摻碳氧化硅層以形成隔離介質(zhì)層； 步驟S05 :去除所述淺溝槽外的隔離摻碳氧化硅，以及所述氮化硅層上表面形成的保護層，從而形成應(yīng)變硅淺溝槽隔離結(jié)構(gòu)。
2.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述步驟S02具體包括 步驟S021 :在所述襯墊氧化層和氮化硅層內(nèi)形成暴露出所述襯底的開口 ； 步驟S022 :沿所述開口刻蝕至所述襯底中形成淺溝槽。
3.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，沉積所述應(yīng)變摻碳氧化硅層采用離子增強化學(xué)氣相沉積工藝生成。
4.如權(quán)利要求3所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，沉積所述應(yīng)變摻碳氧化硅的工藝溫度為300°C 400°C，反應(yīng)氣體為硅烷、甲烷和氧氣的混合體。
5.如權(quán)利要求4所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述沉積摻碳氧化硅的工藝溫度為350°C。
6.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述摻碳氧化娃的含碳量大于等于1%。
7.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，在所述步驟S05中，采用化學(xué)機械研磨工藝去除所述淺溝槽外的摻碳氧化硅以及所述氮化硅層表面形成的保護層。
8.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述應(yīng)變硅淺溝槽中的所述應(yīng)變摻碳氧化硅層的上表面與所述氮化硅層表面平齊。
9.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝。
10.如權(quán)利要求I所述的應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，沉積所述襯墊氧化層、氮化硅層和所述保護層的工藝為化學(xué)氣相沉積工藝。
全文摘要
本發(fā)明提供一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其包括如下步驟提供一半導(dǎo)體襯底，半導(dǎo)體襯底上依次形成有襯墊氧化層和氮化硅層；采用刻蝕工藝在襯墊氧化層、氮化硅層和半導(dǎo)體襯底所形成層疊結(jié)構(gòu)中形成淺溝槽；其中，淺溝槽的底部位于所述半導(dǎo)體襯底中；在淺溝槽側(cè)壁、底部以及氮化硅層表面形成保護層；在表面形成有保護層的淺溝槽內(nèi)沉積應(yīng)變摻碳氧化硅層以形成隔離介質(zhì)層；去除淺溝槽隔離外的摻碳氧化硅以及氮化硅層表面形成的保護層以形成應(yīng)變硅淺溝槽隔離結(jié)構(gòu)。本發(fā)明的應(yīng)變硅淺溝槽隔離的形成方法能夠提高硅的載流子遷移率，從而減小電阻與能耗并增大驅(qū)動電流和頻率響應(yīng)，最終提高器件的性能。
文檔編號H01L21/762GK102881628SQ201210342100
公開日2013年1月16日 申請日期2012年9月14日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者曾紹海, 左青云, 李銘 申請人:上海集成電路研發(fā)中心有限公司