專利名稱：光子集成芯片匹配電路的三維封裝裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于光電子器件領(lǐng)域，更具體說是光子集成芯片匹配電路的三維封裝裝置。
背景技術(shù)：
目前，由分立光電子器件構(gòu)建的光網(wǎng)絡(luò)設(shè)備難以適應(yīng)飛速發(fā)展的光纖通信網(wǎng)絡(luò)，光子集成芯片(PIC)是實現(xiàn)大容量、低功耗光網(wǎng)絡(luò)所必須依賴的技術(shù)。為了將外部微波信號有效地加載到光子集成芯片上，要求過渡熱沉有高效率低反射低損耗的阻抗匹配微波電路。與分立器件顯著不同，超高集成度使集成器件尺度縮小到微納量級，這對器件的研制和封裝提出了更為嚴格的要求。當前分立器件封裝所經(jīng)常采用的微波波導的電路設(shè)計·在陣列封裝中并不適用。如果采用單路封裝常用的共面波導傳輸線或者微帶傳輸線電路，在傳輸線末端并聯(lián)匹配電阻，則匹配電阻由于多路集成器件的尺寸限制難以加工。如果采用金絲將電極引出，由于器件尺寸限制，又會出現(xiàn)因為金絲過長以及直徑過細而導致明顯的電感效應(yīng)，引入較多寄生參數(shù)，影響整個陣列的高頻性能。此外，由于超高集成度造成的管芯陣列散熱問題，也可通過本發(fā)明達到改善。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于提供一種光子集成芯片匹配電路的三維封裝裝置，以克服光子集成芯片陣列封裝時因陣列芯片間距限制導致的匹配電路尺寸受限的問題，突破微波電路的傳統(tǒng)設(shè)計只在二維平面的局限，增加電路設(shè)計的維度，為微波電路的設(shè)計預(yù)留空間。( 二 )技術(shù)方案為達到上述目的，本發(fā)明提供了一種光子集成芯片匹配電路的三維封裝裝置，包括—第一載體基片I ;一第一微波傳輸線陣列2，蒸鍍在該第一載體基片I的上表面，用于給光子集成芯片提供偏置電壓和高頻調(diào)制信號；—第二載體基片3,與該第一載體基片I垂直或成一定角度,形成三維立體結(jié)構(gòu)；一第二微波傳輸線陣列4，蒸鍍在該第二載體基片3的下表面，且與該第一微波傳輸線陣列2的電極相匹配并進行焊接或燒結(jié)；一電極陣列5，蒸鍍在該第二載體基片3的一個側(cè)面或相對的兩個側(cè)面；以及一微波電路6。上述方案中，其中該第一載體基片I和該第二載體基片3采用的材料是氮化鋁、氮化鈹、氧化鋁、金剛石、氧化鈹或碳化硅。
上述方案中，其中該第一微波傳輸線陣列2和該第二微波傳輸線陣列4中的傳輸線單元采用的是共面波導或微帶傳輸線。上述方案中，其中該電極陣列5的邊緣幾何尺寸與該第二微波傳輸線陣列4中的信號電極陣列相連接并過渡。上述方案中，其中該微波電路6是阻抗匹配電路、直流偏置電路或其他微波封裝電路。(三)有益效果
從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果I、本發(fā)明提供的這種光子集成芯片匹配電路的三維封裝裝置，克服了光子集成芯片陣列封裝時因陣列芯片間距限制導致的匹配電路尺寸受限的問題，突破了微波電路的傳統(tǒng)設(shè)計只在二維平面的局限，增加了電路設(shè)計的維度，為微波電路的設(shè)計預(yù)留了極大的空間。2、本發(fā)明提供的這種光子集成芯片匹配電路的三維封裝裝置，既減少了器件模塊的反射參量，又減少了金絲數(shù)量和長度，提高了微波信號的調(diào)制效率，實現(xiàn)了光子集成芯片的阻抗匹配，適用于多路并行激光器、電吸收調(diào)制器等多種器件集成結(jié)構(gòu)的封裝。3、本發(fā)明提供的這種光子集成芯片匹配電路的三維封裝裝置，光子集成陣列芯片的過渡熱沉散熱面積擴大，散熱能力大大增強。


為進一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實施例及附圖對本發(fā)明作進一步說明，其中圖I是本發(fā)明提供的光子集成芯片匹配電路的三維封裝裝置的結(jié)構(gòu)示意圖。圖2-1，圖2-2，圖2-3是本發(fā)明一種光子集成芯片匹配電路的三維封裝裝置的一個實施例示意圖，是一種電吸收調(diào)制激光器陣列封裝的阻抗匹配電路。圖3是該用于電吸收調(diào)制激光器陣列封裝的阻抗匹配電路的第二載體基片3及蒸鍍在第二載體基片3表面的微波電路示意圖。圖4是該用于電吸收調(diào)制激光器陣列封裝的阻抗匹配電路的第一載體基片I及蒸鍍在第一載體基片I表面的微波電路不意圖。圖5-1，圖5-2是本發(fā)明一種光子集成芯片匹配電路的三維封裝裝置的一個實施例示意圖，是一種直接調(diào)制激光器陣列封裝的偏置電路與阻抗匹配電路。圖6是該用于直接調(diào)制激光器陣列封裝的偏置電路與阻抗匹配電路的第二載體基片3及蒸鍍在第二載體基片3表面的微波電路示意圖。圖7是該用于直接調(diào)制激光器陣列封裝的偏置電路與阻抗匹配電路的第一載體基片I及蒸鍍在第一載體基片I表面的微波電路不意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。如圖I所示，圖I是本發(fā)明提供的光子集成芯片匹配電路的三維封裝裝置的結(jié)構(gòu)示意圖，該裝置包括一第一載體基片I ;一第一微波傳輸線陣列2，蒸鍍在該第一載體基片I的上表面，用于給光子集成芯片提供偏置電壓和高頻調(diào)制信號；一第二載體基片3，與該第一載體基片I垂直或成一定角度，形成三維立體結(jié)構(gòu)；一第二微波傳輸線陣列4,蒸鍍在該第二載體基片3的下表面，且與該第一微波傳輸線陣列2的電極相匹配并進行焊接或燒結(jié)；一電極陣列5，蒸鍍在該第二載體基片3的一個側(cè)面或相對的兩個側(cè)面；以及一微波電路6。其中，該第一載體基片I和該第二載體基片3采用的材料是氮化鋁、氮化鈹、氧化招、金剛石、氧化鈹或碳化娃。該第一微波傳輸線陣列2和該第二微波傳輸線陣列4中的傳輸線單元采用的是共面波導或微帶傳輸線。該電極陣列5的邊緣幾何尺寸與該第二微波傳輸線陣列4中的信號電極陣列相連接并過渡。該微波電路6是阻抗匹配電路、直流偏置電路或其他微波封裝電路。 參閱圖2 圖4的實施例一，本發(fā)明是一種光子集成芯片匹配電路的三維封裝裝置，實施例一是一種用于電吸收調(diào)制激光器陣列封裝的阻抗匹配電路，其特征在于，其中包括一第一載體基片I ;其中該第一載體基片I可采用氮化鋁或氮化鈹或氧化鋁或金剛石或氧化鈹或碳化硅材料?！谝晃⒉▊鬏斁€陣列2，該第一微波傳輸線陣列2蒸鍍在第一載體基片I的上表面，該第一微波傳輸線陣列2的每個傳輸線單元采用的是共面波導或微帶傳輸線；該第一微波傳輸線陣列2用來給光子集成芯片提供偏置電壓和高頻調(diào)制信號；在此實施例中，該第一微波傳輸線陣列2用來給光子集成芯片中的電吸收調(diào)制器陣列提供反向偏置電壓和高頻調(diào)制信號，如圖4，第一微波傳輸線陣列2采用共面波導結(jié)構(gòu)，有12個傳輸線單元。一第二載體基片3 ;其中該第二載體基片可采用氮化鋁或氮化鈹或氧化鋁或金剛石或氧化鈹或碳化硅材料。一第二微波傳輸線陣列4，該第二微波傳輸線陣列4蒸鍍在第二載體基片3的下表面，該第二微波傳輸線陣列4的每個傳輸線單元采用的是共面波導或微帶傳輸線；與第一微波傳輸線陣列2的電極相匹配并進行焊接或燒結(jié)；使得第一微波傳輸線陣列2的每個信號電極單元與第二微波傳輸線陣列4的與之對應(yīng)的信號電極單元接觸良好，相應(yīng)的地電極也接觸良好，如圖3、圖4中的2-1與4-1，2-2與4-2。一電極陣列5，該電極陣列5蒸鍍在第二載體基片3的一個側(cè)面或者相對的兩個側(cè)面；其邊緣幾何尺寸與第二微波傳輸線陣列4中的信號電極陣列相連接并過渡，如圖3中的5-1與4-1，5-2與4-2，在該實施例中，電極陣列5蒸鍍在第二載體基片3的兩個側(cè)面，共有12個信號電極單元。一薄膜電阻陣列6，該薄膜電阻陣列6制作在第二載體基片3上，其材料為氮化鉭或鎳鉻合金。該薄膜電阻陣列6與電極陣列5對應(yīng)連接，接觸良好，如圖例3中的6-1與5-1，6-2與5-2，該薄膜電阻陣列6中的每個電阻單元的形狀，可以是矩形扇形等規(guī)則圖形，也可以根據(jù)實際需要設(shè)計。該薄膜電阻用于與電吸收調(diào)制器陣列并聯(lián)，實現(xiàn)電吸收調(diào)制器的阻抗匹配。一地電極7，該地電極7蒸鍍在第二載體基片3的一個側(cè)面或者相對的兩個側(cè)面，與電極陣列5形成共面波導結(jié)構(gòu)或者微帶結(jié)構(gòu)，該地電極7與薄膜電阻陣列6連接，接觸良好。如圖2所示，該地電極7蒸鍍在第二載體基片3的相對的兩個側(cè)面，與電極陣列5中的每個信號電極單元構(gòu)成了共面波導結(jié)構(gòu)，該地電極7與電極陣列5的每個信號電極單元之間的間隙寬度根據(jù)第二載體基片3的電學性質(zhì)以及微波傳輸線特征阻抗值確定，根據(jù)電極陣列5與地電極7構(gòu)成的共面波導結(jié)構(gòu)或者微帶結(jié)構(gòu)的特征阻抗值確定薄膜電阻陣列6中的每個電阻單元的阻值，滿足特征阻抗匹配條件。該地電極7-a、7-b均與各自相對側(cè)面的信號電極序列之間做好了電隔離，防止了信號的串擾。另外，由于地電極7是在第二載體基片3的表面，金屬材料是熱的良導體，因此大大擴大了散熱面積，改善了散熱性能。一電吸收調(diào)制激光器芯片陣列8，在該實施例一中，該電吸收調(diào)制激光器芯片陣列8包含12個激光器，該電吸收調(diào)制激光器芯片陣列8中的電吸收調(diào)制器陣列通過互連金絲組9與第一微波傳輸線陣列2的傳輸線單元對應(yīng)連接。參閱圖5 圖7的實施例二，本發(fā)明是一種光子集成芯片匹配電路的三維封裝裝置，實施例二是一種用于直接調(diào)制激光器陣列封裝的直流偏置電路與阻抗匹配電路，其特征在于，其中包括一第一載體基片I ;其中該第一載體基片I可采用氮化鋁或氮化鈹或氧化鋁或金·剛石或氧化鈹或碳化硅材料?！谝晃⒉▊鬏斁€陣列2，該第一微波傳輸線陣列2蒸鍍在第一載體基片I的上表面，該第一微波傳輸線陣列2的每個傳輸線單元采用的是共面波導或微帶傳輸線；該第一微波傳輸線陣列2用來給光子集成芯片提供偏置電壓和高頻調(diào)制信號；在此實施例中，該第一微波傳輸線陣列2用來給光子集成芯片中的直接調(diào)制激光器陣列提供直流偏置電壓和高頻調(diào)制信號，如圖7，第一微波傳輸線陣列2采用共面波導結(jié)構(gòu)，有12個傳輸線單元。一第二載體基片3 ;其中該第二載體基片可采用氮化鋁或氮化鈹或氧化鋁或金剛石或氧化鈹或碳化硅材料。一第二微波傳輸線陣列4，該第二微波傳輸線陣列4蒸鍍在第二載體基片3的下表面，該第二微波傳輸線陣列4的每個傳輸線單元采用的是共面波導或微帶傳輸線；與第一微波傳輸線陣列2的電極相匹配并進行焊接或燒結(jié)；使得第一微波傳輸線陣列2的每個信號電極單元與第二微波傳輸線陣列4的與之對應(yīng)的信號電極單元接觸良好，相應(yīng)的地電極也接觸良好，如圖6、圖7中的2-1與4-1，2-2與4-2。一電極陣列5，該電極陣列5蒸鍍在第二載體基片3的一個側(cè)面或者相對的兩個側(cè)面；其邊緣幾何尺寸與第二微波傳輸線陣列4中的信號電極陣列相連接并過渡，如圖6中的
5-1與4-1，5-2與4-2，在該實施例二中，電極陣列5蒸鍍在第二載體基片3的兩個側(cè)面，共有12個信號電極單元。一 L型電極陣列10，該L型電極陣列10蒸鍍在第二載體基片3的兩個側(cè)面及上表面，如圖6中的5-1與10-1，5-2與10-2，共有12個電極單元，與電極陣列5的每個信號電
極單元--對應(yīng)。一電感陣列11，該電感陣列11安裝在第二載體基片3的兩個側(cè)面，共有12個電感單兀，與電極陣列5的每個信號電極單兀對應(yīng)。如圖6中的5-1與11-1,5-2與11-2,將電感陣列11的一端與信號電極陣列5對應(yīng)焊接，用互連金絲組12將電感陣列11的另外一端與L型電極陣列10對應(yīng)連接，作為光子集成芯片直流偏置網(wǎng)絡(luò)的一部分。一直接調(diào)制激光器芯片陣列13，在該實施例二中，該直接調(diào)制激光器芯片陣列13包含12個激光器，通過互連金絲組14與第一微波傳輸線陣列2的傳輸線單元對應(yīng)連接。該直接調(diào)制激光器芯片陣列13與第一微波傳輸線陣列2、第二微波傳輸線陣列4、電極陣列5、電感陣列11、L型電極陣列10、互連金絲組12，、互連金絲組14 一同構(gòu)成了該光子集成芯片中的直流偏置網(wǎng)絡(luò)?！∧る娮桕嚵?5,該薄膜電阻陣列15蒸鍍在第一載體基片I的上表面,其材料為氮化鉭或鎳鉻合金。該薄膜電阻陣列15與第一微波傳輸線陣列2對應(yīng)連接，接觸良好。 該薄膜電阻陣列15中的每個電阻單元的阻值，根據(jù)第一微波傳輸線陣列2的共面波導結(jié)構(gòu)或者微帶結(jié)構(gòu)的特征阻抗值以及直接調(diào)制激光器芯片陣列13的交流阻抗值共同確定。該薄膜電阻陣列15與第一微波傳輸線陣列2、直接調(diào)制激光器芯片陣列13、互連金絲組14共同構(gòu)成該光子集成芯片中的交流通路。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種光子集成芯片匹配電路的三維封裝裝置，其特征在于，包括 一第一載體基片(I); 一第一微波傳輸線陣列(2)，蒸鍍在該第一載體基片(I)的上表面，用于給光子集成芯片提供偏置電壓和高頻調(diào)制信號； 一第二載體基片(3)，與該第一載體基片(I)垂直或成一定角度，形成三維立體結(jié)構(gòu)；一第二微波傳輸線陣列(4)，蒸鍍在該第二載體基片(3)的下表面，且與該第一微波傳輸線陣列(2)的電極相匹配并進行焊接或燒結(jié)； 一電極陣列(5)，蒸鍍在該第二載體基片(3)的一個側(cè)面或相對的兩個側(cè)面；以及 一微波電路(6)。
2.如權(quán)利要求I所述的光子集成芯片匹配電路的三維封裝裝置，其特征在于，其中該第一載體基片(I)和該第二載體基片(3)采用的材料是氮化鋁、氮化鈹、氧化鋁、金剛石、氧化鈹或碳化硅。
3.如權(quán)利要求I所述的光子集成芯片匹配電路的三維封裝裝置，其特征在于，其中該第一微波傳輸線陣列(2)和該第二微波傳輸線陣列(4)中的傳輸線單元采用的是共面波導或微帶傳輸線。
4.如權(quán)利要求I所述的光子集成芯片匹配電路的三維封裝裝置，其特征在于，其中該電極陣列(5)的邊緣幾何尺寸與該第二微波傳輸線陣列(4)中的信號電極陣列相連接并過渡。
5.如權(quán)利要求I所述的光子集成芯片匹配電路的三維封裝裝置，其特征在于，其中該微波電路(6)是阻抗匹配電路、直流偏置電路或其他微波封裝電路。
全文摘要
本發(fā)明公開了一種光子集成芯片匹配電路的三維封裝裝置，包括一第一載體基片；一第一微波傳輸線陣列，蒸鍍在該第一載體基片的上表面，用于給光子集成芯片提供偏置電壓和高頻調(diào)制信號；一第二載體基片，與該第一載體基片垂直或成一定角度，形成三維立體結(jié)構(gòu)；一第二微波傳輸線陣列，蒸鍍在該第二載體基片的下表面，且與該第一微波傳輸線陣列的電極相匹配并進行焊接或燒結(jié)；一電極陣列，蒸鍍在該第二載體基片的一個側(cè)面或相對的兩個側(cè)面；以及一微波電路。本發(fā)明克服光子集成芯片陣列封裝時因陣列芯片間距限制導致的匹配電路尺寸受限的問題，突破微波電路的傳統(tǒng)設(shè)計只在二維平面的局限，增加電路設(shè)計的維度，為微波電路的設(shè)計預(yù)留空間。
文檔編號H01L23/58GK102856302SQ20121034228
公開日2013年1月2日 申請日期2012年9月14日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者祝寧華, 王佳勝, 劉建國, 劉宇 申請人:中國科學院半導體研究所