芯片封裝基板和結(jié)構(gòu)及其制作方法
【專利摘要】一種芯片封裝結(jié)構(gòu)，包括樹脂層、多個導電接點、導電線路層、多個第一焊球、防焊層及芯片。該多個導電接點嵌設于該樹脂層的一表面內(nèi)。該導電線路層形成于該樹脂層遠離該多個導電接點的表面。該多個焊球與該多個導電接點一一對應并埋設于該樹脂層內(nèi)，每個第一焊球的一端焊接于對應的導電接點上，相對的另一端與該導電線路層電連接。該防焊層形成于該導電線路層上，覆蓋從該導電線路層露出的樹脂層的表面并部分覆蓋該導電線路層，從該防焊層露出的導電線路層構(gòu)成多個電性連接墊。該芯片封裝于該防焊層一側(cè)，并與該多個電性連接墊電連接。本發(fā)明還涉及芯片封裝基板的制作方法、芯片封裝結(jié)構(gòu)及其制作方法。
【專利說明】芯片封裝基板和結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路板制作領(lǐng)域，尤其涉及一種芯片封裝基板和芯片封裝結(jié)構(gòu)及該芯片封裝基板和芯片封裝結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]芯片封裝基板可為芯片提供電連接、保護、支撐、散熱、組裝等功效，以實現(xiàn)多引腳化，縮小封裝產(chǎn)品體積、改善電性能及散熱性、超高密度或多芯片模塊化的目的。
[0003]當電子產(chǎn)品的體積日趨縮小，所采用的芯片封裝基板的體積和線路間距也必須隨之減小。習知的芯片封裝基板包括一基底及形成于該基底相對表面的導電線路圖形，基底兩側(cè)的導電線路圖形通過導通孔電連接。然而，習知的芯片封裝基板的基底層上需要形成導電孔，以實現(xiàn)導電層間的電導通，然而，形成導電孔的方法一般需電鍍銅，制程復雜且成本較高。

【發(fā)明內(nèi)容】

[0004]因此，有必要提供一種制程簡單且成本較低的芯片封裝基板和結(jié)構(gòu)及其制作方法。
[0005]一種芯片封裝基板的制作方法，包括步驟:依次堆疊并壓合第三銅箔、第二膠片、第一支撐板、第一膠片、第二支撐板、第三膠片及第五銅箔，得到承載基板；在第三銅箔上形成多個第一導電接點，在第五銅箔上形成多個第二導電接點；在每個第一導電接點上形成第一焊球，在每個第二導電接點上形成第二焊球；提供第一背膠銅箔和第二背膠銅箔，該第一背膠銅箔包括第七銅箔層及設置于該第七銅箔層表面的第一樹脂層，該第二背膠銅箔包括第八銅箔層及設置于該第八銅箔層表面的第二樹脂層；依次壓合該第一背銅箔、該承載基板及該第二銅箔，使該第一樹脂層覆蓋該第一焊球的表面及該第一導電接點露出于該第一焊球的表面，該第二樹脂層覆蓋該第二焊球的表面及該第二導電接點露出于該第二焊球的表面，該多個第一焊球遠離該第一導電接點的端部均與該第七銅箔電接觸，該多個第二焊球遠離該第二導電接點的端部均與該第八銅箔電接觸；將該第七銅箔形成第一導電線路層，將該第八銅箔形成第二導電線路層，并在該第一導電線路層和第二導電線路層上分別形成第一防焊層和第二防焊層，該第一防焊層和第二防焊層分別部分覆蓋該第一導電線路層和第二導電線路層，露出于該第一防焊層和第二防焊層的第一導電線路層和第二導電線路層分別形成多個第一電性連接墊和多個第二電性連接墊，從而獲得多層基板；在該第一支撐板與第二支撐板之間對該多層基板進行分割，得到相互分離的兩個芯片封裝基板。
[0006]一種芯片封裝基板，包括支撐板、銅箔層、多個導電接點、多個第一焊球、樹脂層、導電線路層及防焊層。該銅箔層通過膠片粘貼于該支撐板的一表面。該多個導電接點形成于該銅箔層表面。該多個第一焊球與該多個導電接點一一對應，該多個第一焊球分別焊接于該多個導電接點上。該樹脂層覆蓋于該多個導電接點和第一焊球的表面以及從該多個導電接點露出的該銅箔層的表面。該導電線路層形成于該樹脂層相對于該銅箔層的表面，該導電線路層與該多個第一焊球遠離該多個導電接點的端部電接觸。該防焊層形成于該導電線路層上，覆蓋從該導電線路層露出的樹脂層的表面并部分覆蓋該導電線路層，從該防焊層露出的導電線路層構(gòu)成多個電性連接墊。
[0007]—種芯片封裝結(jié)構(gòu)的制作方法，包括步驟:提供如上所述的芯片封裝基板；在該芯片封裝基板的防焊層一側(cè)封裝芯片，并使芯片與該多個電性連接墊電連接；及去除該支撐板、膠片和銅箔層，以露出該多個導電接點，從而形成芯片封裝結(jié)構(gòu)。
[0008]一種芯片封裝結(jié)構(gòu)，包括樹脂層、多個導電接點、導電線路層、多個第一焊球、防焊層及芯片。該多個導電接點嵌設于該樹脂層的一表面內(nèi)。該導電線路層形成于該樹脂層遠離該多個導電接點的表面。該多個焊球與該多個導電接點一一對應并埋設于該樹脂層內(nèi)，每個第一焊球的一端焊接于對應的導電接點上，相對的另一端與該導電線路層電連接。該防焊層形成于該導電線路層上，覆蓋從該導電線路層露出的樹脂層的表面并部分覆蓋該導電線路層，從該防焊層露出的導電線路層構(gòu)成多個電性連接墊。該芯片封裝于該防焊層一偵U，并與該多個電性連接墊電連接。
[0009]本實施例的芯片封裝基板和結(jié)構(gòu)及其制作方法由于采用了焊球?qū)崿F(xiàn)導電接點與導電線路層的電導通，取代了現(xiàn)有技術(shù)的導電孔，無需制作導電孔的電鍍等步驟，制程更加簡單，成本更低。
【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明第一實施例提供的第一銅箔基板、第二銅箔基板、第一銅箔、第二銅箔、第一膠片、第二膠片、第三膠片、第一銅箔疊板及第二銅箔疊板的分解剖視圖。
[0011]圖2是圖1中的各層依次堆疊后的剖視圖。
[0012]圖3是在圖2中的第一銅箔疊板和第二銅箔疊板上分別形成光致抗蝕劑圖形后的首1J視圖。
[0013]圖4是在圖3中的第一銅箔疊板和第二銅箔疊板上分別形成接點圖形后的剖視圖。
[0014]圖5是將圖4中的光致抗蝕劑圖形去除后的剖視圖。
[0015]圖6是在圖5中的接點圖形上形成焊球后的剖視圖。
[0016]圖7是在圖6中的接點圖形及第一銅箔疊板和第二銅箔疊板上壓合背膠銅箔后的首1J視圖。
[0017]圖8是將圖7中背膠銅箔的銅箔層形成導電線路層的剖視圖。
[0018]圖9是在圖8中的導電線路層上覆蓋防焊層并露出電性接觸墊后的剖視圖。
[0019]圖10是在圖9中的電性接觸墊上形成金層后的剖視圖。
[0020]圖11是圖10切割多層基板后得到的第一芯片封裝基板和第二芯片封裝基板的剖面圖。
[0021]圖12是在圖11的第一芯片封裝基板上貼合芯片后的剖視圖。
[0022]圖13是在圖12中的第一芯片封裝基板上形成封裝材料后的剖視圖。
[0023]圖14是將圖13封裝體中的第一銅箔基板、第二膠片及第一銅箔疊板的第四銅箔去除后的剖視圖。
[0024]圖15是將圖14中的第一樹脂層上粘附的第三銅箔去除后的剖視圖。[0025]圖16是在圖15中的導電接點上形成焊球后形成的芯片封裝結(jié)構(gòu)的剖視圖。
[0026]圖17是本發(fā)明第二實施例提供的第一銅箔基板、第二銅箔基板、第一銅箔、第二
銅箔、第一膠片、第二膠片、第三膠片、第三銅箔及第五銅箔的分解剖視圖。
[0027]圖18是圖17中的各層依次堆疊后的剖視圖。
[0028]圖19是在圖18中的第三銅箔和第五銅箔上分別形成光致抗蝕劑圖形后的剖視圖。
[0029]圖20是將圖19中的第三銅箔和第五銅箔蝕刻形成接點圖形后并去除光致抗蝕劑
圖形后的剖視圖。
[0030]圖21是在圖20中的接點圖形上形成焊球后的剖視圖。
[0031]圖22是在圖21中的接點圖形及第一薄銅層和第二薄銅層上壓合背膠銅箔后的剖視圖。
[0032]圖23是將圖22中背膠銅箔的銅箔層形成導電線路層的剖視圖。
[0033]圖24是在圖23中的導電線路層上覆蓋防焊層并露出電性接觸墊后的剖視圖。
[0034]圖25是在圖24中的電性接觸墊上形成金層后的剖視圖。
[0035]圖26是切割圖25的多層基板后得到的第一芯片封裝基板和第二芯片封裝基板的
剖面圖。
[0036]圖27是在圖26的第一芯片封裝基板上貼合芯片后的剖視圖。
[0037]圖28是在圖27中的第一芯片封裝基板上形成封裝材料后的剖視圖。
[0038]圖29是將圖28封裝體中的第一銅箔基板和第二膠片去除后剖視圖。
[0039]圖30是將圖29中的第一樹脂層上粘附的第一薄銅層去除后的剖視圖。
[0040]圖31是在圖30中的導電接點上形成焊球后形成的芯片封裝結(jié)構(gòu)的剖視圖。
[0041]主要元件符號說明
【權(quán)利要求】
1.一種芯片封裝基板的制作方法，包括步驟: 依次堆疊并壓合第三銅箔、第二膠片、第一支撐板、第一膠片、第二支撐板、第三膠片及第五銅箔，得到承載基板； 在第三銅箔上形成多個第一導電接點，在第五銅箔上形成多個第二導電接點； 在每個第一導電接點上形成第一焊球，在每個第二導電接點上形成第二焊球； 提供第一背膠銅箔和第二背膠銅箔，該第一背膠銅箔包括第七銅箔層及設置于該第七銅箔層表面的第一樹脂層，該第二背膠銅箔包括第八銅箔層及設置于該第八銅箔層表面的第二樹脂層； 依次壓合該第一背銅箔、該承載基板及該第二銅箔，使該第一樹脂層覆蓋該第一焊球的表面及該第一導電接點露出于該第一焊球的表面，該第二樹脂層覆蓋該第二焊球的表面及該第二導電接點露出于該第二焊球的表面，該多個第一焊球遠離該第一導電接點的端部均與該第七銅箔電接觸，該多個第二焊球遠離該第二導電接點的端部均與該第八銅箔電接觸； 將該第七銅箔形成第一導電線路層，將該第八銅箔形成第二導電線路層，并在該第一導電線路層和第二導電線路層上分別形成第一防焊層和第二防焊層，該第一防焊層和第二防焊層分別部分覆蓋該第一導電線路層和第二導電線路層，露出于該第一防焊層和第二防焊層的第一導電線路層和第二導電線路層分別形成多個第一電性連接墊和多個第二電性連接墊，從而獲得多層基板； 在該第一支撐板與第二支撐板之間對該多層基板進行分割，得到相互分離的兩個芯片封裝基板。
2.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，該第一支撐板為第一銅箔基板，該第二支撐板為第二銅箔基板，依次堆疊并壓合第三銅箔、第二膠片、第一支撐板、第一膠片、第二支撐板、第三膠片及第五銅箔時，在該第一銅箔基板與該第一膠片之間還設置有第一銅箔，在該第二銅箔基板與該第一膠片之間還設置有第二銅箔，該第一銅箔基板、第一膠片及第二銅箔基板的橫截面積相同，該第一銅箔、第二銅箔的橫截面積相同，且該第一銅箔的橫截面積小于該第一膠片的橫截面積，該第一膠片包括中心區(qū)及環(huán)繞中心區(qū)的邊緣區(qū)，該中心區(qū)的橫截面積等于該第一銅箔的橫截面積；在將該第一膠片壓合在第一銅箔基板和第二銅箔基板之間時，同時將該第一銅箔壓合在該第一膠片與該第一銅箔基板之間，將該第二銅箔壓合在該第一膠片與該第二銅箔基板之間，該第一銅箔和第二銅箔均與該第一膠片的中心區(qū)相接觸，且使得該第一銅箔在第一銅箔基板表面的正投影、第二銅箔在第一銅箔基板表面的正投影均與中心區(qū)在第一銅箔基板表面的正投影重疊，從而使得第一銅箔基板和第二銅箔基板僅通過該第一膠片的邊緣區(qū)粘結(jié)于一起。
3.如權(quán)利要求2所述的芯片封裝基板的制作方法，其特征在于，該承載基板包括產(chǎn)品區(qū)及環(huán)繞產(chǎn)品區(qū)的廢料區(qū)，所述產(chǎn)品區(qū)與該第一膠片的中心區(qū)相對應，且該產(chǎn)品區(qū)在該第一銅箔基板表面的正投影位于該中心區(qū)在該第一銅箔基板表面的正投影之內(nèi)，在該第一支撐板與第二支撐板之間對該多層基板進行分割時，沿著產(chǎn)品區(qū)與廢料區(qū)的交界線對多層基板進行切割，以使得產(chǎn)品區(qū)與廢料區(qū)相分離，并使得產(chǎn)品區(qū)中的第一銅箔基板與第一銅箔自然脫離，產(chǎn)品區(qū)中的第二銅箔基板與第二銅箔自然脫離，去除產(chǎn)品區(qū)中自然脫離的第一銅箔、第二銅箔以及其間的第一膠片，從而得到相互分離的兩個芯片封裝基板。
4.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，在形成第一防焊層之后，還在第一電性連接墊表面形成第一金層，在形成第二防焊層之后，還在第二電性連接墊表面形成第二金層。
5.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，在該第三銅箔與該第二膠片之間進一步包括第一膠體層和第四銅箔，該第四銅箔粘接于該第二膠片上，該第一膠體層設置于該第三銅箔與該第四銅箔之間，該第四銅箔的厚度大于該第三銅箔的厚度，在該第四銅箔與該第四膠片之間進一步包括第二膠體層和第六銅箔，該第六銅箔粘接于該第三膠片上，該第二膠體層設置于該第五銅箔與該第六銅箔之間，該第六銅箔的厚度大于該第五銅箔的厚度，在第三銅箔和第五銅箔上分別形成多個第一導電接點和多個第二導電接點的方法包括步驟: 在該第三銅箔和第五銅箔的表面分別覆蓋第一光致抗蝕刻圖形和第二光致抗蝕刻圖形，該第一光致抗蝕刻圖形和第二光致抗蝕刻圖形分別露出部分第三銅箔和部分第五銅箔； 通過電鍍的方式，在從該第一光致抗蝕刻圖形露出的該第三銅箔的表面形成多個第一導電接點，在從該第二光致抗蝕刻圖形露出的該第四銅箔的表面形成多個第二導電接點；及 去除該第一光致抗蝕刻圖形和該第二光致抗蝕刻圖形。
6.如權(quán)利要求5所述的芯片封裝基板的制作方法，其特征在于，該第三銅箔和第五銅箔的厚度為5 μ m，該第四銅箔和第六銅箔的厚度為18 μ m，該第一膠體層和第二膠體層的厚度范圍為2-5 μ m。
7.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，在第三銅箔和第五銅箔上分別形成多個第一導電接點和多個第二導電接點的方法包括步驟: 在該第三銅箔和第五銅箔的表面分別覆蓋第一光致抗蝕刻圖形和第二光致抗蝕刻圖形，該第一光致抗蝕刻圖形和第二光致抗蝕刻圖形分別露出部分第三銅箔和部分第五銅箔； 蝕刻去除部分厚度的露出于第一光致抗蝕劑圖形的第三銅箔，形成圖案化的第一凹陷，蝕刻去除部分厚度的露出于第二光致抗蝕劑圖形的第五銅箔，形成圖案化的第二凹陷，與該第一凹陷在平行于該第三銅箔的方向上相鄰的第三銅箔構(gòu)成多個第一導電接點，該多個第一導電接點與該第二支撐板之間的第三銅箔構(gòu)成完全覆蓋該第二支撐板的第一薄銅層，與該第二凹陷在平行于該第五銅箔的方向上相鄰的第五銅箔構(gòu)成多個第二導電接點，該多個第二導電接點與該第三支撐板之間的第五銅箔構(gòu)成完全覆蓋該第二支撐板的第二薄銅層；及 去除該第一光致抗蝕刻圖形和第二光致抗蝕刻圖形。
8.—種芯片封裝基板，包括: 支撐板； 銅箔層，其通過膠片粘貼于該支撐板的一表面； 多個導電接點，形成于該銅箔層表面； 與該多個導電接點一一對應的第一焊球，該多個第一焊球分別焊接于該多個導電接點上，樹脂層，覆蓋于該多個導電接點和第一焊球的表面以及從該多個導電接點露出的該銅箔層的表面； 導電線路層，形成于該樹脂層相對于該銅箔層的表面，該導電線路層與該多個第一焊球遠離該多個導電接點的端部電接觸；及 防焊層，形成于該導電線路層上，覆蓋從該導電線路層露出的樹脂層的表面并部分覆蓋該導電線路層，從該防焊層露出的導電線路層構(gòu)成多個電性連接墊。
9.如權(quán)利要求8所述的芯片封裝基板，其特征在于，該多個電性連接墊的表面進一步形成有一金層。
10.如權(quán)利要求8所述的芯片封裝基板，其特征在于，該銅箔層為第三銅箔，該多個導電接點為通過電鍍的方式形成于該第三銅箔表面的導電接點，該芯片封裝基板進一步包括膠體層及第四銅箔，該第四銅箔接觸并粘貼于該膠片，該膠體層粘接該第四銅箔和該銅箔層，該第四銅箔的厚度大于 該銅箔層的厚度。
11.如權(quán)利要求10所述的芯片封裝基板，其特征在于，該銅箔層的厚度為5μ m,該第四銅箔的厚度為18 μ m，該膠體層的厚度范圍為2-5 μ m。
12.如權(quán)利要求8所述的芯片封裝基板，其特征在于，該銅箔層為與該多個導電接點為一體結(jié)構(gòu)的薄銅層，該薄銅層直接接觸并粘接于該膠片。
13.如權(quán)利要求8所述的芯片封裝基板，其特征在于，該支撐板為銅箔基板。
14.一種芯片封裝結(jié)構(gòu)的制作方法，包括步驟: 提供如權(quán)利要求8所述的芯片封裝基板； 在該芯片封裝基板的防焊層一側(cè)封裝芯片，并使芯片與該多個電性連接墊電連接；及 去除該支撐板、膠片和銅箔層，以露出該多個導電接點，從而形成芯片封裝結(jié)構(gòu)。
15.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，進一步在該多個導電接點上分別形成第二焊球。
16.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，在該芯片封裝基板的防焊層一側(cè)封裝芯片前，在該多個電性連接墊的表面分別形成金層，在該芯片封裝基板的防焊層一側(cè)封裝芯片時，該芯片的每個電極墊通過鍵合線電連接于一個電性連接墊表面的金層，并通過封裝材料包覆封裝該鍵合線、芯片及外露的防焊層和金層。
17.—種芯片封裝結(jié)構(gòu),包括: 樹脂層； 多個導電接點，嵌設于該樹脂層的一表面內(nèi)； 一導電線路層，形成于該樹脂層遠離該多個導電接點的表面； 與該多個導電接點一一對應的多個第一焊球，埋設于該樹脂層內(nèi)，每個第一焊球的一端焊接于對應的導電接點上，相對的另一端與該導電線路層電連接； 防焊層，形成于該導電線路層上，覆蓋從該導電線路層露出的樹脂層的表面并部分覆蓋該導電線路層，從該防焊層露出的導電線路層構(gòu)成多個電性連接墊；及芯片，封裝于該防焊層一側(cè)，并與該多個電性連接墊電連接。
18.如權(quán)利要求17所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片封裝結(jié)構(gòu)進一步包括與該多個導電接點一一對應的第二焊球，該多個第二焊球分別焊接于對應的導電接點上。
19.如權(quán)利要求17所述的芯片封裝結(jié)構(gòu)，其特征在于，每個該電性接觸墊的表面形成有金層，該芯片的每個電極墊與對應的一個電性接觸墊表面的金層之間通過鍵合線電連接，該芯片封裝 結(jié)構(gòu)進一步包括封裝材料，該封裝材料包覆封裝該鍵合線、芯片及外露的防焊層和金層。
【文檔編號】H01L21/56GK103681384SQ201210343444
【公開日】2014年3月26日 申請日期:2012年9月17日 優(yōu)先權(quán)日:2012年9月17日
【發(fā)明者】胡竹青, 許詩濱, 周鄂東, 蕭志忍 申請人:宏啟勝精密電子(秦皇島)有限公司, 臻鼎科技股份有限公司