半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件制造方法，包括：在襯底上形成柵極層，包括第一柵極層和第二柵極層；在柵極層一側(cè)的襯底中形成第一摻雜區(qū)以及在襯底上形成第一側(cè)墻；去除第二柵極層；在第一柵極層上形成第二側(cè)墻；去除未被第二側(cè)墻覆蓋的第一柵極層，形成最終柵極線條。依照本發(fā)明的半導(dǎo)體器件制造方法，利用多個支撐側(cè)墻來保護(hù)和控制柵極線條的形成，有效避免了小尺寸柵極線條的剝離，提高了器件的可靠性。
【專利說明】 半導(dǎo)體器件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件制造方法，特別是涉及一種防止小尺寸柵極剝離的方法。
【背景技術(shù)】
[0002]隨著業(yè)界對于器件集成度以及自身性能要求不斷提高，集成電路中半導(dǎo)體器件的尺寸持續(xù)等比例縮減，其代表之一就是MOSFET的柵極尺寸，通常作為器件的特征尺寸。
[0003]MOSFET的柵極制造的工序通常包括:在襯底上沉積柵極絕緣層；在柵極絕緣層上沉積柵極導(dǎo)電層；在柵極導(dǎo)電層上沉積硬掩模層或者直接旋涂光刻膠；采用普通光學(xué)曝光、顯影的光刻方法，形成硬掩模圖形和/或光刻膠圖形；以這些掩模圖形為掩模，刻蝕柵極導(dǎo)電層以及柵極絕緣層形成柵極堆疊。隨后，繼續(xù)完成器件制造，例如在柵極堆疊周圍形成柵極側(cè)墻，在兩側(cè)襯底中形成源漏區(qū)等。
[0004]在傳統(tǒng)的大尺寸器件中，柵極寬度-特征尺寸較大,例如130nm、90nm以上，曝光系統(tǒng)例如是i線或者g線水銀燈光源，或者為紫外光源等，在曝光、顯影過程中不會較大消耗光刻膠，更不會損傷硬掩模層，因此線條邊緣粗糙度較低。在后續(xù)的刻蝕過程中，常規(guī)的濕法腐蝕或者干法刻蝕對于大尺寸線條的側(cè)向刻蝕程度有限，能保持住大部分線條，圖形失真不明顯。
[0005]然而，對于持續(xù)縮減的小尺寸器件而言，特征尺寸已經(jīng)降低至45nm、乃至22nm以下，傳統(tǒng)的光刻方法已被電子束光刻、離子束光刻、乃至原子束光刻替代，對于光刻膠、硬掩模層的轟擊增大，加上鄰近效應(yīng)等，線條整體尺寸減小的同時其邊緣粗糙度也提高。同時，為了提高線條的側(cè)面準(zhǔn)直度，采用碳氟基氣體的反應(yīng)離子刻蝕(RIE)來刻蝕柵極線條，在刻蝕過程中線寬較窄的柵極線條很容易發(fā)生剝落、剝離、缺損等現(xiàn)象，提高了線條圖形失真度，嚴(yán)重影響了器件的最終性能。

【發(fā)明內(nèi)容】

[0006]由上所述，本發(fā)明的目的在于克服上述問題，提供一種能防止柵極線條剝離的半導(dǎo)體器件制造方法。
[0007]為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括:在襯底上形成柵極層，包括第一柵極層和第二柵極層；在柵極層一側(cè)的襯底中形成第一摻雜區(qū)以及在襯底上形成第一側(cè)墻；去除第二柵極層；在第一柵極層上形成第二側(cè)墻；去除未被第二側(cè)墻覆蓋的第一柵極層，形成最終柵極線條。
[0008]其中，第一柵極層和第二柵極層之間還包括柵極間隔層，第一柵極層與襯底之間還包括柵極絕緣層。
[0009]其中，柵極間隔層包括氧化硅、氮化硅、氮氧化硅、氧化鍺、高k材料及其組合，柵極絕緣層包括氧化娃、氮氧化娃、高k材料及其組合。
[0010]其中，第一和/或第二柵極層包括多晶硅、非晶硅、微晶硅、非晶碳、非晶鍺、SiC,SiGe、金屬、金屬合金、金屬氮化物及其組合。
[0011]其中，形成第一摻雜區(qū)和第一側(cè)墻的步驟進(jìn)一步包括:刻蝕柵極層暴露襯底；執(zhí)行第一摻雜，在柵極層一側(cè)的襯底中形成第一摻雜區(qū)的輕摻雜部分；在柵極層一側(cè)的襯底上形成第一側(cè)墻；執(zhí)行第二摻雜，在第一側(cè)墻的外側(cè)形成第一摻雜區(qū)的重?fù)诫s部分。
[0012]其中，在形成第一側(cè)墻之后還包括在襯底上形成第一層間介質(zhì)層。
[0013]其中，去除第二柵極層之后暴露了第一側(cè)墻的上部部分，第二側(cè)墻與第一側(cè)墻的上部部分相鄰且位于與第一摻雜區(qū)相對的另一側(cè)。
[0014]其中，去除未被第二側(cè)墻覆蓋的第一柵極層之后進(jìn)一步包括:執(zhí)行第三摻雜，在第一柵極層的另一側(cè)的襯底中形成第二摻雜區(qū)的輕摻雜部分；在第一柵極層的另一側(cè)的襯底上形成第三側(cè)墻；執(zhí)行第四摻雜，在第三側(cè)墻的外側(cè)形成第二摻雜區(qū)的重?fù)诫s部分。
[0015]其中，形成重?fù)诫s部分之后進(jìn)一步包括:在襯底上形成第二層間介質(zhì)層；平坦化第二層間介質(zhì)層、第三側(cè)墻、第二側(cè)墻、第一側(cè)墻，直至暴露第一柵極層。
[0016]其中，第一和/或第二側(cè)墻包括氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳及其組合。
[0017]依照本發(fā)明的半導(dǎo)體器件制造方法，利用多個支撐側(cè)墻來保護(hù)和控制柵極線條的形成，有效避免了小尺寸柵極線條的剝離，提高了器件的可靠性。
【專利附圖】

【附圖說明】
[0018]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0019]圖1至圖11為依照本發(fā)明的半導(dǎo)體器件制造方法各步驟的剖面示意圖；以及
[0020]圖12為依照本發(fā)明的半導(dǎo)體器件制造方法的示意性流程圖。
【具體實(shí)施方式】
[0021]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能防止柵極線條剝離的半導(dǎo)體器件制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0022]以下將結(jié)合圖12的流程圖并且參照圖1至圖11的剖面示意圖來詳細(xì)說明依照本發(fā)明的半導(dǎo)體器件制造方法各步驟。
[0023]參照圖11以及圖1，在襯底上形成第一柵極層和第二柵極層。
[0024]提供襯底1，依照器件用途需要而合理選擇，可包括單晶體硅(Si)、絕緣體上硅(SOI)、單晶體鍺(Ge)、絕緣體上鍺(GeOI)、應(yīng)變硅(Strained Si)、鍺硅(SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。優(yōu)選地，襯底I為體Si或SOI以便與CMOS工藝兼容而用于制作大規(guī)模集成電路。優(yōu)選地，在襯底I中形成淺溝槽隔離(STI，未示出)，例如先光刻/刻蝕襯底I形成淺溝槽然后采用LPCVD、PECVD等常規(guī)技術(shù)沉積絕緣隔離材料并CMP平坦化直至露出襯底1，形成STI，其中STI的填充材料可以是氧化物、氮化物、氮氧化物等常規(guī)絕緣材料，還可以是Bia95Laaci5NiOrBiNiOrZrW2CV Ag3 [Co (CN) 6]等具有超大(正/負(fù))熱膨脹系數(shù)的材料(100K的溫度下線性體積膨脹系數(shù)的絕對值大于I(TVk)以便通過應(yīng)力STI向溝道區(qū)施加應(yīng)力從而進(jìn)一步提高載流子遷移率。
[0025]在整個晶片表面也即襯底I和STI表面通過LPCVD、PECVD, HDPCVD, RTO、MOCVD,MBE、ALD等方法形成柵極絕緣層2，其材質(zhì)可以是氧化硅、氮氧化硅、或高k材料，其中高k 材料包括但不限于包括選自 Hf02、HfSiOx, HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx,HfLaSiOx的鉿基材料(其中，各材料依照多元金屬組分配比以及化學(xué)價不同，氧原子含量X可合理調(diào)整，例如可為I?6且不限于整數(shù))，或是包括選自Zr02、La203、LaA103、Ti02、Y203的稀土基高K介質(zhì)材料，或是包括Al2O3,以其上述材料的復(fù)合層。層2的厚度例如僅為I?IOnm,并優(yōu)選3?5nm。
[0026]在柵極絕緣層2上通過LPCVD、PECVD, HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等常規(guī)方法形成柵極層3。優(yōu)選地，柵極層3包括多層結(jié)構(gòu)，例如至少包括第一柵極層3A、第二柵極層3C、以及優(yōu)選地存在于兩個柵極層之間的柵極間隔層3B。當(dāng)柵極層3用作后柵工藝的假柵極層時，第一柵極層3A與第二柵極層3C的材質(zhì)可以選自多晶硅、非晶硅、微晶硅、非晶碳、非晶鍺、SiC、SiGe等及其組合。當(dāng)柵極層3用作前柵工藝的最終柵極層時，第一柵極層3A與第二柵極層3C的材質(zhì)可以是摻雜多晶娃、多晶鍺娃、金屬、金屬合金、金屬氮化物及其組合，其中所述金屬包括 Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La等及其組合，金屬合金為以上這些金屬的合金，金屬氮化物為以上這些金屬對應(yīng)的氮化物。可選地，不論是前柵工藝還是后柵工藝，第一柵極層3A與第二柵極層3C材質(zhì)相同，以便于簡化刻蝕工藝、提高刻蝕的均勻一致性。柵極間隔層3B的材質(zhì)不同于第一和/或第二柵極層，層3B包括氧化硅、氮化硅、氮氧化硅、氧化鍺、高k材料及其組合。優(yōu)選地，柵極間隔層3B采用氧化硅等材質(zhì)以減少成本。以上各層的厚度不必如附圖所示，而是根據(jù)實(shí)際器件需要合理設(shè)定。此外，柵極間隔層3B也可以不存在，在后續(xù)刻蝕柵極層時采用控制刻蝕速度和時間來自動停止刻蝕，使得單一材質(zhì)的柵極層3A/3C中僅去除頂部的層3C而保留下方的層3A。
[0027]此外，雖然圖1所示柵極層3覆蓋了所有器件表面，但是實(shí)際上也可以先光刻/刻蝕形成大尺寸的柵極線條，例如線寬大于90nm乃至大于130nm，然后再執(zhí)行以下所述工序以精細(xì)化柵極線條。
[0028]參照圖12以及圖2至圖5，在柵極層一側(cè)的襯底中形成第一摻雜區(qū)以及在襯底上形成第一側(cè)墻。
[0029]如圖2所示，通過常規(guī)的光刻/刻蝕方法，刻蝕去除柵極層3的一部分，暴露其一側(cè)的柵極絕緣層2或者襯底I (柵極絕緣層2可以刻蝕去除部分，也可以保留)。在此過程中，由于僅需要刻蝕去除少部分柵極層3，也即剩下的柵極層3的線條寬度較大，因此此時不會發(fā)生柵極的剝離?？梢圆捎霉鈱W(xué)光刻，例如i線、g線、UV、EUV等，也可以采用電子束光刻、離子束光刻、原子束光刻等更精細(xì)的光刻技術(shù)，形成光刻膠和/或硬掩模材料(通常為氧化硅、氮化硅及其組合)構(gòu)成的掩模圖形(未示出)，以該掩模圖形為掩模，采用各向異性的方法依次刻蝕第二柵極層3C、柵極間隔層3B、第一柵極層3A，直至暴露一側(cè)的柵極絕緣層2或者襯底I。其中，各向異性的刻蝕方法可以是等離子體干法刻蝕或者反應(yīng)離子刻蝕(RIE)，刻蝕氣體可以包括碳氟基氣體、氬氣等惰性氣體、氧氣等氧化性氣體等等及其組合。
[0030]如圖3所示，執(zhí)行第一摻雜，在柵極層3 —側(cè)(外側(cè)，即背離溝道區(qū)的方向)的襯底I中首先形成第一摻雜區(qū)的輕摻雜部分1DL。該第一摻雜區(qū)將作為MOSFET器件的源漏區(qū)之一，在以下實(shí)施例以及附圖中以漏區(qū)(drain，簡寫為D)為例，但是實(shí)際上也可以首先制造器件的源區(qū)(source，簡寫為S)。采用低劑量、低能量的垂直離子注入的方式，在柵極層3—側(cè)的襯底I中形成輕摻雜、淺結(jié)深的漏區(qū)延伸區(qū)1DL。優(yōu)選地，還采用傾斜離子注入，在襯底中形成暈狀漏區(qū)摻雜區(qū)(halo結(jié)構(gòu),未示出)。
[0031]如圖4所示，在柵極層3 —側(cè)的襯底上形成第一側(cè)墻4D，在第一側(cè)墻4D的外側(cè)。在整個器件上通過LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD等方法沉積絕緣介質(zhì)層4，光刻/刻蝕使得僅在柵極層3暴露的側(cè)壁上留下第一側(cè)墻4D。絕緣介質(zhì)層4的材質(zhì)包括氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳(DLC)及其組合，優(yōu)選地為氮化硅、DLC以提高刻蝕選擇性以及額外提高溝道區(qū)應(yīng)力。第一側(cè)墻4D的厚度例如為5?30nm。以第一側(cè)墻4D為掩模，執(zhí)行第二摻雜，在第一側(cè)墻4D外側(cè)的襯底中形成第一摻雜區(qū)的重?fù)诫s部分1DH。采用高劑量、高能量的垂直離子注入方式，形成重?fù)诫s漏區(qū)1DH。優(yōu)選地，在漏區(qū)1D(1DL與1DH)表面蒸發(fā)、濺射金屬薄層(例如N1、Co、Pt、Ti及其組合)，高溫退火使其與漏區(qū)中的Si反應(yīng)形成金屬硅化物以降低接觸電阻。
[0032]優(yōu)選地，如圖5所示，在整個器件上形成第一層間介質(zhì)層(ILD)5D。例如通過旋涂、噴涂、滴涂、絲網(wǎng)印刷、CVD等方法形成第一 ILD?，其材質(zhì)可以是氧化硅、氮氧化硅、低k材料及其組合，其中低k材料包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無機(jī)低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟娃玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔S iOCH、摻C 二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔有機(jī)聚合物)。優(yōu)選地，采用CMP、回刻等技術(shù)平坦化ILD 5D直至暴露柵極層3 (頂部的第二柵極層3C)。
[0033]參照圖12以及圖6，去除第二柵極層3C，暴露出第一側(cè)墻4D的上部部分。對于多晶硅、非晶硅、微晶硅等材質(zhì)的第二柵極層3C，可以采用KOH、TMAH濕法腐蝕方法，或者采用等離子干法刻蝕或者RIE方法來去除。對于其他材料，則優(yōu)選采用等離子干法刻蝕或者RIE方法。當(dāng)存在柵極間隔層3B時，由于材質(zhì)不同，可以有效控制反應(yīng)停止在該間隔層上。此夕卜，柵極間隔層3B可以更有效保護(hù)下層的第一柵極層3A不被剝離，因此在本發(fā)明實(shí)施例中是優(yōu)選采用的。當(dāng)不存在柵極間隔層3B時，則可以通過控制反應(yīng)速度和時間來計(jì)算合適的刻蝕停止點(diǎn)，以僅去除柵極層3的上部部分而保留下部部分。值得注意的是，在此過程中，整個上部剩余的第二柵極層3C均被去除，而不是圖2所示的部分去除。
[0034]參照圖12以及圖7，在第一柵極層3A上(存在柵極間隔層3B時則在柵極間隔層3B上)形成第二側(cè)墻4G，位于第一側(cè)墻4D暴露的上部部分的內(nèi)側(cè)(朝向溝道區(qū)的一側(cè))。與第一側(cè)墻4D的形成類似，先通過LPCVD、PECVD, HDPCVD, MOCVD, MBE、ALD等方法沉積絕緣介質(zhì)材料然后刻蝕，在第一側(cè)墻4D內(nèi)側(cè)、第一柵極層3A/柵極間隔層3B上形成第二側(cè)墻4G，其材質(zhì)與第一側(cè)墻4D相同。第二側(cè)墻4G的厚度實(shí)際控制了未來最終器件柵極寬度，因此其厚度例如為10?45nm并且優(yōu)選10?22nm。
[0035]參照圖12以及圖8，以第二側(cè)墻4G為掩模，刻蝕去除未被覆蓋的柵極間隔層3B/第一柵極層3A部分，留下最終需要的柵極線條。與刻蝕去除第二柵極層3C類似，采用濕法和/或干法刻蝕來去除柵極間隔層3B/第一柵極層3A。其中，由于第一側(cè)墻4D與第二側(cè)墻4G的保護(hù)，位于第二側(cè)墻4G正下方的第一柵極層3A部分不會因此被刻蝕發(fā)生剝離，因此有效保證了柵極線條的完整度以及較好的粗糙度。可以通過嚴(yán)格控制沉積第二側(cè)墻4G的工藝參數(shù)來調(diào)整絕緣介質(zhì)層的厚度并且控制刻蝕絕緣介質(zhì)層的工藝參數(shù)來最終控制第二側(cè)墻4G的厚度，由此可以控制使得最終柵極線條的寬度小于22nm，也即本發(fā)明的方法實(shí)際上也提高了柵極線條加工的精度。
[0036]參照圖12以及圖9至圖10，在第一柵極層3A的另一側(cè)(相對于第一側(cè)墻4D的一偵牝圖中左側(cè))襯底中形成第二摻雜區(qū)IS以及在襯底上形成第三側(cè)墻4S。
[0037]如圖9所示，與圖3類似，采用低劑量、低能量的垂直離子注入，在第一柵極層3A另一側(cè)襯底中形成輕摻雜的源區(qū)延伸區(qū)1SL。優(yōu)選地，也采用傾斜離子注入形成暈狀的源區(qū)摻雜區(qū)(未不出halo源區(qū))
[0038]如圖10所示，與圖4類似，先在第一柵極層3A的另一側(cè)襯底上沉積之后刻蝕形成第三側(cè)墻4S，其材質(zhì)與第一側(cè)墻4D、第二側(cè)墻4G相同，其厚度與第一側(cè)墻4D相同。以第三側(cè)墻4S為掩模，采用高能量、高劑量的垂直離子注入形成源區(qū)IS的重?fù)诫s部分1SH。
[0039]參照圖11所示，與圖5類似，在第一柵極層3A另一側(cè)襯底上形成ILD 5S，材質(zhì)及其形成方法與ILD 相同。然后采用CMP、回刻等方法平坦化ILD 5(包括5S與OT)、側(cè)墻4 (包括第一側(cè)墻4D、第二側(cè)墻4G、第三側(cè)墻4S)、柵極間隔層3B等各層，直至暴露第一柵極層3A構(gòu)成的最終柵極線條。
[0040]此后，可以刻蝕ILD形成源漏接觸孔，沉積填充金屬及其氮化物形成接觸塞，完成最終器件制造。
[0041]在后柵工藝中，可以刻蝕去除暴露的假柵極層3A，在ILD5以及側(cè)墻4中留下柵極溝槽，然后沉積填充高k材料的柵極絕緣層以及金屬/金屬氮化物材質(zhì)的柵極導(dǎo)電層，形成最終的包圍型柵極堆疊結(jié)構(gòu)。
[0042]此外，雖然本發(fā)明實(shí)施例及其附圖中顯示的是先形成漏區(qū)后形成源區(qū)，但是實(shí)際上也可以反過來先形成源區(qū)后形成漏區(qū)。
[0043]此外，雖然本發(fā)明附圖中僅顯示了平面溝道的NMOS或PMOS示意圖，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知曉的是本發(fā)明可用于CMOS結(jié)構(gòu)，也可應(yīng)用于其他例如立體多柵、垂直溝道、納米線等器件結(jié)構(gòu)。
[0044]依照本發(fā)明的半導(dǎo)體器件制造方法，利用多個支撐側(cè)墻來保護(hù)和控制柵極線條的形成，有效避免了小尺寸柵極線條的剝離，提高了器件的可靠性。
[0045]盡管已參照一個或多個示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，包括: 在襯底上形成柵極層，包括第一柵極層和第二柵極層； 在柵極層一側(cè)的襯底中形成第一摻雜區(qū)以及在襯底上形成第一側(cè)墻； 去除第二柵極層； 在第一柵極層上形成第二側(cè)墻； 去除未被第二側(cè)墻覆蓋的第一柵極層，形成最終柵極線條。
2.如權(quán)利要求1的方法，其中，第一柵極層和第二柵極層之間還包括柵極間隔層，第一柵極層與襯底之間還包括柵極絕緣層。
3.如權(quán)利要求2的方法，其中，柵極間隔層包括氧化硅、氮化硅、氮氧化硅、氧化鍺、高k材料及其組合，柵極絕緣層包括氧化硅、氮氧化硅、高k材料及其組合。
4.如權(quán)利要求1的方法，其中，第一和/或第二柵極層包括多晶硅、非晶硅、微晶硅、非晶碳、非晶鍺、SiC、SiGe、金屬、金屬合金、金屬氮化物及其組合。
5.如權(quán)利要求1的方法，其中，形成第一摻雜區(qū)和第一側(cè)墻的步驟進(jìn)一步包括: 刻蝕柵極層暴露襯底； 執(zhí)行第一摻雜，在柵極層一側(cè)的襯底中形成第一摻雜區(qū)的輕摻雜部分； 在柵極層一側(cè)的襯底上形成第一側(cè)墻； 執(zhí)行第二摻雜，在第一側(cè)墻的外側(cè)形成第一摻雜區(qū)的重?fù)诫s部分。
6.如權(quán)利要求1的方法，其中，在形成第一側(cè)墻之后還包括在襯底上形成第一層間介質(zhì)層。
7.如權(quán)利要求1的方法，其中，去除第二柵極層之后暴露了第一側(cè)墻的上部部分，第二側(cè)墻與第一側(cè)墻的上部部分相鄰且位于與第一摻雜區(qū)相對的另一側(cè)。
8.如權(quán)利要求1的方法，其中，去除未被第二側(cè)墻覆蓋的第一柵極層之后進(jìn)一步包括: 執(zhí)行第三摻雜，在第一柵極層的另一側(cè)的襯底中形成第二摻雜區(qū)的輕摻雜部分； 在第一柵極層的另一側(cè)的襯底上形成第三側(cè)墻； 執(zhí)行第四摻雜，在第三側(cè)墻的外側(cè)形成第二摻雜區(qū)的重?fù)诫s部分。
9.如權(quán)利要求8的方法，其中，形成重?fù)诫s部分之后進(jìn)一步包括: 在襯底上形成第二層間介質(zhì)層； 平坦化第二層間介質(zhì)層、第三側(cè)墻、第二側(cè)墻、第一側(cè)墻，直至暴露第一柵極層。
10.如權(quán)利要求1的方法，其中，第一和/或第二側(cè)墻包括氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳及其組合。
【文檔編號】H01L21/336GK103681335SQ201210345744
【公開日】2014年3月26日 申請日期:2012年9月17日 優(yōu)先權(quán)日:2012年9月17日
【發(fā)明者】趙治國, 尹海洲, 朱慧瓏 申請人:中國科學(xué)院微電子研究所