本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種鰭式場效應(yīng)晶體管及其制造方法。

背景技術(shù)：
為了跟上摩爾定律的腳步，人們不得不不斷地縮小MOSFET晶體管的特征尺寸。這樣做可以帶來增加芯片密度，提高MOSFET的開關(guān)速度等好處。隨著器件溝道長度的縮短，漏極與源極的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷（pinchoff）溝道的難度也越來越大，如此便使亞閥值漏電（Subthresholdleakage）現(xiàn)象，即所謂的短溝道效應(yīng)（SCE:short-channeleffects）更容易發(fā)生。由于這樣的原因，平面CMOS晶體管漸漸向三維（3D）鰭式場效應(yīng)晶體管（FinFieldEffectTransistor，F(xiàn)inFET）器件結(jié)構(gòu)過渡。在FinFET中，柵至少可以從兩側(cè)對超薄體進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應(yīng)。而且相對其它器件具有更好的集成電路生產(chǎn)技術(shù)的兼容性。參考圖1，示出了現(xiàn)有技術(shù)一種FinFET的立體結(jié)構(gòu)示意圖。所述FinFET包括：半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有凸出結(jié)構(gòu)；絕緣層11，覆蓋所述半導(dǎo)體襯底10的表面以及凸出結(jié)構(gòu)側(cè)壁的一部分，凸出結(jié)構(gòu)超出絕緣層11的部分成為FinFET的鰭（Fin）14，所述鰭14沿Y方向延伸，Y為鰭的延伸方向；柵極結(jié)構(gòu)，沿X方向（垂直于鰭14的延伸方向）橫跨在所述鰭14上，所述柵極結(jié)構(gòu)覆蓋于所述鰭14的頂部和側(cè)壁，具體地，所述柵極結(jié)構(gòu)包括柵介質(zhì)層（圖中未示出）和位于柵介質(zhì)層上的柵電極12。然而，圖1所示的現(xiàn)有技術(shù)的鰭式場效應(yīng)晶體管具有較低的電子遷移率。在公開號為CN100521116C的中國專利中公開了一種鰭式場效應(yīng)晶體管，但是沒有解決上述技術(shù)問題。

技術(shù)實現(xiàn)要素：
本發(fā)明提供一種具有較高電子遷移率的鰭式場效應(yīng)晶體管及其制造方法。為了解決上述問題，本發(fā)明提供了一種鰭式場效應(yīng)晶體管的制造方法，包括：在半導(dǎo)體襯底上形成絕緣層；圖形化所述絕緣層，形成多個露出所述半導(dǎo)體襯底的溝槽；在所述溝槽中填充第一半導(dǎo)體材料，形成厚度小于所述溝槽深度的第一半導(dǎo)體層；在所述第一半導(dǎo)體層中摻入防溝道摻雜離子擴散材料；對所述第一半導(dǎo)體層進行溝道摻雜；向溝槽中填充第二半導(dǎo)體材料，直至填滿所述溝槽，以形成第二半導(dǎo)體層；去除所述絕緣層，露出包括所述第一半導(dǎo)體層和第二半導(dǎo)體層的鰭；在所述鰭上形成柵極結(jié)構(gòu)。相應(yīng)地，本發(fā)明還提供了一種鰭式場效應(yīng)晶體管，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的多個鰭；所述鰭包括依次位于所述半導(dǎo)體襯底上的第一半導(dǎo)體層和第二半導(dǎo)體層，其中第一半導(dǎo)體層中摻雜有溝道摻雜離子，所述第一半導(dǎo)體層還摻有防溝道摻雜離子擴散材料，所述第二半導(dǎo)體層為非摻雜半導(dǎo)體層；形成于所述鰭上的柵極結(jié)構(gòu)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:本發(fā)明鰭式場效應(yīng)晶體管中的鰭包括：摻雜有溝道摻雜離子的第一半導(dǎo)體層，還包括位于所述第一半導(dǎo)體層上的本征的第二半導(dǎo)體層；第一半導(dǎo)體層中的防溝道摻雜離子擴散材料可以防止第一半導(dǎo)體層中的摻雜離子擴散至第二半導(dǎo)體層中，由于本征第二半導(dǎo)體層為非摻雜層，電子在所述第二半導(dǎo)體層中不容易被散射，因此具有較高的電子遷移率。附圖說明圖1為現(xiàn)有技術(shù)中的一種FinFET的立體結(jié)構(gòu)示意圖；圖2至圖9是本發(fā)明制造方法一實施例形成的鰭式場效應(yīng)晶體管的側(cè)面示意圖；圖10是本發(fā)明制造方法另一實施例形成的鰭式場效應(yīng)晶體管的側(cè)面示意圖。具體實施方式在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。為了解決現(xiàn)有技術(shù)的問題，本發(fā)明提供一種鰭式場效應(yīng)晶體管的制造方法。參考圖2至圖9，示出了本發(fā)明鰭式場效應(yīng)晶體管一實施例的剖視圖。需要說明的是，為了使附圖更加清楚、簡潔，附圖中僅示意出了沿垂直于鰭的延伸方向的剖視圖。如圖2所示，提供半導(dǎo)體襯底100，本實施例中所述半導(dǎo)體襯底100為體硅基底。但是本發(fā)明對半導(dǎo)體襯底100的材料不作限制，在其他實施例中，所述半導(dǎo)體襯底100還可以是Ⅲ-Ⅴ族元素化合物襯底（如砷化鎵、磷化銦、氮化鎵等）、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底，或者本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體襯底。繼續(xù)參考圖2，為了提高待形成的鰭式場效應(yīng)晶體管的性能，優(yōu)選地，對襯底100進行溝道摻雜離子注入，以形成阱。例如，待形成的晶體管為PMOS，則對襯底進行P型摻雜，以形成P阱。為了防止離子注入過程中高能離子對所述半導(dǎo)體襯底100造成的損傷，優(yōu)選地，對所述半導(dǎo)體襯底100表面進行氧化，形成一層厚度較小的氧化硅層101，所述氧化硅層101可以起到保護所述半導(dǎo)體襯底100的作用。如圖3所示，在所述半導(dǎo)體襯底100（以及氧化硅層101）上形成絕緣層102，具體地，所述絕緣層102的材料可以是氧化硅或氮化硅，可以通過化學氣相沉積的方式形成所述氧化硅或氮化硅。之后通過光刻和刻蝕的方法圖形化所述絕緣層102，形成多個露出所述半導(dǎo)體襯底100的溝槽110。如圖3所示的，本實施例中，所述襯底100與所述絕緣層102之間還有一層氧化硅層101，在形成所述溝槽110時，還需要圖形化所述氧化硅層101，以形成露出所述半導(dǎo)體襯底100的溝槽110。需要說明的是，所述溝槽110是沿著待形成的鰭的延伸方向延伸的，由于圖3為垂直于鰭的延伸方向的剖視圖，實際溝槽110沿垂直于圖面的方向延伸。所述溝槽110的寬度和深度（溝槽110的深度與絕緣層102的厚度相當）與后續(xù)形成的鰭的寬度和高度相關(guān)，實際應(yīng)用中可以根據(jù)待形成的鰭的寬度和高度設(shè)計所述溝槽110的寬度以及絕緣層102的厚度。如圖4和圖5所示，在所述溝槽110中填充第一半導(dǎo)體材料，形成厚度小于所述溝槽110深度的第一半導(dǎo)體層103。此處，所述第一半導(dǎo)體層103的厚度小于所述溝槽110深度是為后續(xù)形成的第二半導(dǎo)體層預(yù)留出填充的空間，所述溝槽110的深度與第一半導(dǎo)體層103和后續(xù)形成的第二半導(dǎo)體層的厚度之和相當。實際應(yīng)用中，可以根據(jù)結(jié)合電子遷移率（與第二半導(dǎo)體層相關(guān)）和閾值電壓（與第一半導(dǎo)體層相關(guān)）的調(diào)節(jié)來設(shè)計第一半導(dǎo)體層103厚度與溝槽110深度的關(guān)系。本實施例中，所述第一半導(dǎo)體層103的厚度為溝槽110深度的1/3~2/3，優(yōu)選地，所述第一半導(dǎo)體層103的厚度為溝槽110深度的一半。所述第一半導(dǎo)體層103可以是硅，也可以是硅鍺，可以通過外延生長的方式形成在所述溝槽110。例如：可以通過等離子體增強化學氣相沉積法(PECVD，PlasmaEnhancedChemicalVaporDeposition)或高密度等離子體化學氣相沉積法（HDPCVD，HighDensityPlasmaChemicalVaporDeposition）形成所述第一半導(dǎo)體層103。優(yōu)選地，所述第一半導(dǎo)體層103為晶格常數(shù)大于后續(xù)形成的第二半導(dǎo)體層晶格常數(shù)的材料。本實施例中，所述第一半導(dǎo)體層103為硅鍺，與硅相比硅鍺具有較高的遷移率，可以提高形成的鰭式場效應(yīng)晶體管的電子遷移率；相應(yīng)地，后續(xù)形成的第二半導(dǎo)體層的材料為硅，這樣第一半導(dǎo)體層103可向后續(xù)形成的第二半導(dǎo)體層提供朝向第二半導(dǎo)體層的推力，從而可以進一步增加電子遷移率。具體地，第一半導(dǎo)體層103為Si1-xGex，其中x位于0.25~0.5之間。如圖5所示，在形成第一半導(dǎo)體層103之后，通過離子注入的方式在第一半導(dǎo)體層103中摻入溝道摻雜離子。例如，待形成的是PMOS，可以通過硼離子對所述第一半導(dǎo)體層103進行摻雜。需要說明的是，為了節(jié)省工藝步驟，本實施例在對第一半導(dǎo)體層103進溝道摻雜的同時，還在第一半導(dǎo)體層103中摻入防溝道摻雜離子擴散材料。具體地，所述防溝道摻雜離子擴散材料可以是碳或氮，所述碳或氮對硼、磷的溝道摻雜離子具有防止其擴散的作用。本實施例中，采用碳輔助的溝道摻雜（Carbon-assistedChannelIMP），在一個工藝步驟中完成對第一半導(dǎo)體層103的溝道摻雜和防溝道摻雜離子擴散材料的摻入，最終形成摻雜后第一半導(dǎo)體層104。具體地，碳離子注入的能量位于1K至3K電子伏的范圍內(nèi)，摻雜劑量位于1E13~1E15原子/平方厘米的范圍內(nèi)，這樣使碳離子注入的量并不多，不會影響第一半導(dǎo)體層104的電學性能，還能起到防止第一半導(dǎo)體層104內(nèi)溝道摻雜離子擴散的作用。需要說明的是，在其他實施例中，還可以采用不同離子注入的步驟分別對第一半導(dǎo)體層103進行溝道摻雜、防溝道摻雜離子擴散材料的摻入，本發(fā)明對此不作限制。如圖6所示，為了使摻雜后第一半導(dǎo)體層104和后續(xù)形成的第二半導(dǎo)體層之間具有良好的晶格匹配，以防止出現(xiàn)過多的缺陷而影響晶體管的性能。優(yōu)選地，在形成摻雜后第一半導(dǎo)體層104之后，形成第二半導(dǎo)體層之前，在所述第一半導(dǎo)體層104上形成一層緩沖層105，所述緩沖層105的晶格常數(shù)小于或等于第一半導(dǎo)體層104的晶格常數(shù)，大于或等于待形成的第二半導(dǎo)體層的晶格常數(shù)。例如，所述緩沖層105的材料為硅鍺（Si1-yGey，其中y位于0.1~0.2之間）。與第一半導(dǎo)體層104中Ge的含量相比，緩沖層105中Ge的含量較少，因此緩沖層105的晶格常數(shù)略小于第一半導(dǎo)體層104的晶格常數(shù)，而所述緩沖層105的晶格常數(shù)大于后續(xù)形成的硅材料的第二半導(dǎo)體層。需要說明的是，在其他實施例中（例如：第一半導(dǎo)體層104中Ge的含量原本就比較少，與硅材料第二半導(dǎo)體層之間晶格失配不嚴重），形成緩沖層的步驟可以省略。如圖7所示，繼續(xù)向溝槽110中填充第二半導(dǎo)體材料，以形成非摻雜的第二半導(dǎo)體層106。本實施例中，所述第二半導(dǎo)體層106的材料為硅，在其他實施例中所述第二半導(dǎo)體層106還可以是與所述第一半導(dǎo)體層104材料相同的硅鍺，例如所述第二半導(dǎo)體層106為Si1-yGey，其中y位于0.1~0.2的范圍內(nèi)，第一半導(dǎo)體層104仍然比第二半導(dǎo)體層106的晶格常數(shù)大，所述第一半導(dǎo)體層104對所述第二半導(dǎo)體層106提供一定應(yīng)力，可以進一步提高電子遷移率。具體地，可以通過外延生長的方式向溝槽110中填充第二半導(dǎo)體材料，之后通過化學機械研磨工藝去除多余的第二半導(dǎo)體材料，直至所述第二半導(dǎo)體材料與所述絕緣層102的表面齊平，以形成第二半導(dǎo)體層106。所述第二半導(dǎo)體層106為非摻雜的本征的半導(dǎo)體層，所述第二半導(dǎo)體層106中沒有摻入雜質(zhì)離子，電子在所述第二半導(dǎo)體層106中傳輸時不會被散射，因此第二半導(dǎo)體層106具有較高的電子遷移率。如圖8所示，去除所述絕緣層102，以露出所述第二半導(dǎo)體層106和所述第一半導(dǎo)體層104，本實施例中，去除絕緣層102后還露出了位于所述第一半導(dǎo)體層104與所述第二半導(dǎo)體層106之間的緩沖層105。具體地，可以通過選擇性較強的濕法刻蝕來去除所述絕緣層102。例如，所述絕緣層102為氧化硅，可以通過稀釋的氫氟酸去除所述氧化硅。本實施例中，所述第二半導(dǎo)體層106和所述第一半導(dǎo)體層104，以及位于兩者之間的緩沖層105構(gòu)成鰭107。由于所述鰭107具有本征的第二半導(dǎo)體層106，因此，具有較高的遷移率，而同時所述鰭107還包括具有溝道摻雜離子的第一半導(dǎo)體層104，可以實現(xiàn)對閾值電壓的調(diào)節(jié)。如圖9所示，在所述鰭107上形成柵極結(jié)構(gòu)，以形成鰭式場效應(yīng)晶體管。具體地，在垂直于所述鰭107延伸方向上覆蓋一層?xùn)沤橘|(zhì)層108以及位于所述柵介質(zhì)層108上的柵電極層（圖未示）。需要說明的是，在上述實施例中，對第一半導(dǎo)體層104進行溝道摻雜時采用離子注入的方式實現(xiàn)，但是本發(fā)明對此不作限制。如圖2所示，在提供半導(dǎo)體襯底100之后，形成絕緣層之前，還包括：以溝道摻雜離子對所述半導(dǎo)體襯底100進行摻雜，以形成阱。所述對所述第一半導(dǎo)體層104進行溝道摻雜的步驟包括：通過所述阱中的溝道摻雜離子擴散至所述第一半導(dǎo)體層104的方式，實現(xiàn)對所述第一半導(dǎo)體層104的溝道摻雜。例如，待形成的晶體管為PMOS，對所述半導(dǎo)體襯底100進行P型摻雜，之后P型摻雜離子擴散至第一半導(dǎo)體層104中，實現(xiàn)對第一半導(dǎo)體層104的溝道摻雜。本實施例適用于第一半導(dǎo)體層104的厚度較小或者對半導(dǎo)體襯底100中離子注入濃度較高的情況。需要說明的是，在上述實施例中，在所述第一半導(dǎo)體層中摻入防溝道摻雜離子擴散材料采用離子注入的方式實現(xiàn)，但是本發(fā)明對此不作限制。參考圖10，示出了本發(fā)明制造方法另一實施例形成的鰭式場效應(yīng)晶體管的側(cè)面示意圖。本實施例中，在所述第一半導(dǎo)體層中摻入防溝道摻雜離子擴散材料的步驟包括：在向所述溝槽中填充第一半導(dǎo)體材料的過程中，通過原位摻雜的方式摻入防溝道摻雜離子擴散材料，以形成第一半導(dǎo)體層120。具體地，所述第一半導(dǎo)體材料為硅鍺，所述防溝道摻雜離子擴散材料為碳或氮，可以在含碳或氮的氣體環(huán)境中外延形成所述硅鍺，以實現(xiàn)防溝道摻雜離子擴散材料的摻入。相應(yīng)地，本發(fā)明還提供一種鰭式場效應(yīng)晶體管，請繼續(xù)參考圖9，所述鰭式場效應(yīng)晶體管包括：半導(dǎo)體襯底100；位于所述半導(dǎo)體襯底100上的多個鰭107；所述鰭107包括依次位于所述半導(dǎo)體襯底100上的第一半導(dǎo)體層104和第二半導(dǎo)體層106，其中所述第一半導(dǎo)體層104中摻雜有溝道摻雜離子，所述第一半導(dǎo)體層104還摻有防溝道摻雜離子擴散材料，所述第二半導(dǎo)體層106為非摻雜半導(dǎo)體層；形成于所述鰭107上的柵極結(jié)構(gòu)。所述鰭107包括：摻雜有溝道摻雜離子的第一半導(dǎo)體層104，還包括位于所述第一半導(dǎo)體層上104的非摻雜的、本征的第二半導(dǎo)體層106；所述第一半導(dǎo)體層104中的防溝道摻雜離子擴散材料可以防止第一半導(dǎo)體層104中的摻雜離子擴散至第二半導(dǎo)體層106中，由于本征第二半導(dǎo)體層106為非摻雜層，電子在所述第二半導(dǎo)體層106中不容易被散射，因此具有較高的電子遷移率。具體地，所述第一半導(dǎo)體材料與第二半導(dǎo)體材料可以相同。例如：所述第一半導(dǎo)體層104的材料與第二半導(dǎo)體層106的材料為硅或硅鍺，或者所述第一半導(dǎo)體層104的材料與第二半導(dǎo)體層106的材料相同。優(yōu)選地，所述第一半導(dǎo)體層104的材料的晶格常數(shù)大于所述第二半導(dǎo)體層106的材料的晶格常數(shù)，從而使所述第一半導(dǎo)體層104能對所述第二半導(dǎo)體層106產(chǎn)生一定的應(yīng)力，以提高電子遷移率。例如：所述第一半導(dǎo)體層104的材料與第二半導(dǎo)體層106的材料均為硅鍺，其中第一半導(dǎo)體層104的材料為Si1-xGex，其中x位于0.25~0.5的范圍內(nèi)，所述第二半導(dǎo)體層106的材料為Si1-yGey，其中y位于0.1~0.2的范圍內(nèi)?；蛘?，所述第一半導(dǎo)體層104的材料與第二半導(dǎo)體層106的材料不相同。例如：所述第一半導(dǎo)體層104的材料為硅鍺，第二半導(dǎo)體層106的材料為硅。由于硅鍺的晶格常數(shù)大于硅的晶格常數(shù)，第一半導(dǎo)體層104向第二半導(dǎo)體層106提供應(yīng)力，從而可以進一步提高鰭式場效應(yīng)晶體管的電子遷移率。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。