一種半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，涉及半導(dǎo)體【技術(shù)領(lǐng)域】。該半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成用于容置鍺硅層的凹槽的步驟，所述凹槽包括Sigma型凹槽以及位于所述Sigma型凹槽底部且凹陷入所述半導(dǎo)體襯底的至少一個臺階。本發(fā)明的半導(dǎo)體器件，包括半導(dǎo)體襯底和位于其上的PMOS，該PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有Sigma型凹槽，所述Sigma型凹槽底部具有凹陷入所述半導(dǎo)體襯底的至少一個臺階，所述Sigma型凹槽和所述凹陷入所述半導(dǎo)體襯底的至少一個臺階內(nèi)形成有鍺硅層。該制造方法通過將凹槽形狀改變?yōu)榈撞烤哂信_階的Sigma型，克服了鍺硅堆疊不理想的問題，提高了器件性能。本發(fā)明的半導(dǎo)體器件，同樣具有上述優(yōu)點。
【專利說明】一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體而言涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體【技術(shù)領(lǐng)域】中，隨著納米加工技術(shù)的迅速發(fā)展，晶體管的特征尺寸已進入納米級。通過等比例縮小的方法來提高當(dāng)前主流的硅CMOS器件的性能這一方式，受到越來越多的物理及工藝的限制。為了提高CMOS器件中NMOS和PMOS晶體管的性能，應(yīng)力技術(shù)(stress engineering)越來越受到業(yè)界的關(guān)注。
[0003]應(yīng)力影響半導(dǎo)體中的載流子的遷移率。一般而言，硅中電子的遷移率隨著沿著電子遷移方向的拉應(yīng)力的增加而增加，并且隨著壓應(yīng)力的增加而減少。相反，硅中帶正電的空穴的遷移率隨著空穴移動方向的壓應(yīng)力的增加而增加，并且隨著拉應(yīng)力的增加而減小。因此，可以通過在溝道中引入適當(dāng)?shù)膲簯?yīng)力和拉應(yīng)力能分別提高PMOS的空穴遷移率和NMOS的電子遷移率。
[0004]在現(xiàn)有技術(shù)中，一般通過外延鍺硅(SiGe)源漏引入溝道壓應(yīng)力(即鍺硅技術(shù))，利用源漏和溝道的晶格常數(shù)失配控制應(yīng)變大小，進而改善空穴遷移率，來提高PMOS的性能。對于應(yīng)用錯娃技術(shù)的半導(dǎo)體器件而目，錯娃堆置(stack)的質(zhì)量直接關(guān)系著施加在PMOS的溝道區(qū)域的壓應(yīng)力的大小，進而直接影響到PMOS的器件性能。
[0005]在現(xiàn)有技術(shù)中，在應(yīng)用鍺硅技術(shù)的半導(dǎo)體器件的制程中，一般通過如下步驟來形成鍺硅層:首先，在PMOS的柵極兩側(cè)的半導(dǎo)體襯底上刻蝕出凹槽，該凹槽為U型或Sigma型等；然后，在凹槽內(nèi)進行鍺硅沉積以形成鍺硅層(一般采用外延生長法)。由于鍺硅在凹槽內(nèi)在不同方向上的生長速率(指形成的速率)并不一致，因此，當(dāng)凹槽為Sigma型或U型時，現(xiàn)有技術(shù)中的前述形成鍺硅層的技術(shù)方案形成的鍺硅層往往并不理想(鍺硅堆疊質(zhì)量不理想)，比如，形成的鍺硅層一般離PMOS的溝道區(qū)域比較遠(yuǎn)，導(dǎo)致鍺硅層對壓應(yīng)力的增強作用受到影響，進而導(dǎo)致PMOS的性能不理想，因而造成整個半導(dǎo)體器件的性能不理想。
[0006]隨著產(chǎn)業(yè)應(yīng)用中對半導(dǎo)體器件的性能要求越來越高，現(xiàn)有技術(shù)中的鍺硅技術(shù)存在的上述問題也越來越凸顯。因此，需要提出一種新的半導(dǎo)體器件及其制造方法，滿足PMOS對壓應(yīng)力的要求，提高半導(dǎo)體器件的性能。

【發(fā)明內(nèi)容】

[0007]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件及其制造方法。
[0008]本發(fā)明實施例提供一種半導(dǎo)體器件的制造方法，其中，所述方法包括在半導(dǎo)體襯底上形成用于容置鍺硅層的凹槽的步驟，所述凹槽包括Sigma型凹槽以及位于所述Sigma型凹槽底部且凹陷入所述半導(dǎo)體襯底的至少一個臺階。
[0009]進一步的，所述方法包括如下步驟:
[0010]步驟SlOl:提供包括PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底，刻蝕所述半導(dǎo)體襯底以在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成Sigma型凹槽；[0011]步驟S102:在所述Sigma型凹槽內(nèi)填充第一犧牲材料層，在所述PMOS的柵極結(jié)構(gòu)的外側(cè)形成第一間隔層；
[0012]步驟S103:以所述第一間隔層為掩膜對所述第一犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第一犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第一柱狀空腔，以在所述Sigma型凹槽的底部形成凹陷入所述半導(dǎo)體襯底的第一臺階。
[0013]進一步的，在所述步驟S103之后還包括如下步驟:
[0014]步驟S104:在所述第一柱狀空腔內(nèi)填充第二犧牲材料層，在所述第一間隔層的外側(cè)形成第二間隔層；
[0015]步驟S105:以所述第二間隔層為掩膜對所述第二犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第二犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第二柱狀空腔，以在所述第一臺階的底部形成凹陷入所述半導(dǎo)體襯底的第二臺階。
[0016]進一步的，在所述方法中，多次重復(fù)所述步驟S104和S105以形成多個臺階。
[0017]進一步的，所述方法還包括:去除所述間隔層和所述犧牲材料層的步驟。其中，該步驟在形成臺階的步驟完成之后。
[0018]進一步的，在去除所述間隔層和所述犧牲材料層的步驟之后，還包括在所述Sigma型凹槽內(nèi)形成鍺硅層的步驟。
[0019]其中，在所述步驟SlOl中形成的所述Sigma型凹槽的深度為6(T80nm。
[0020]其中優(yōu)選的，所形成的各個臺階的深度均為5?10nm。
[0021]其中，所述犧牲材料層的材料均為底部抗反射層或者光刻膠。
[0022]其中，所述步驟S102包括:在所述Sigma型凹槽內(nèi)沉積一層底部抗反射層材料，通過干法刻蝕去除多余的底部抗反射層材料以形成所述第一犧牲材料層；或者，在所述Sigma型凹槽內(nèi)沉積一層光刻膠，通過干法刻蝕或濕法剝離去除多余的光刻膠以形成所述第一犧牲材料層。
[0023]其中，所述形成鍺硅層的方法為外延生長工藝。
[0024]其中，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
[0025]其中，所述外延生長工藝包括如下步驟:形成種籽層、大量沉積鍺硅、形成鍺硅蓋帽層。
[0026]本發(fā)明實施例還提供一種半導(dǎo)體器件，該器件包括半導(dǎo)體襯底和位于其上的PM0S,其中,所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有Sigma型凹槽,所述Sigma型凹槽底部具有凹陷入所述半導(dǎo)體襯底的至少一個臺階，所述Sigma型凹槽和所述凹陷入所述半導(dǎo)體襯底的至少一個臺階內(nèi)形成有鍺硅層。
[0027]優(yōu)選的，所述Sigma型凹槽底部的臺階為兩個，包括第一臺階和第二臺階，所述第一臺階位于所述Sigma型凹槽的底部并凹陷入所述半導(dǎo)體襯底，所述第二臺階位于所述第一臺階的底部并凹陷入所述半導(dǎo)體襯底。
[0028]其中，所述Sigma型凹槽的深度為6(T80nm。
[0029]其中，所述各個臺階的深度均為5?10nm。
[0030]本發(fā)明實施例的半導(dǎo)體器件的制造方法，通過將凹槽形狀改變?yōu)榈撞烤哂信_階的Sigma型，克服了現(xiàn)有技術(shù)中鍺硅堆疊質(zhì)量不理想的問題，并且形成的底部具有至少一個臺階的Sigma型的鍺硅層，可以實現(xiàn)更好的壓應(yīng)力增強效果，提高了 PMOS的性能，進而提高了整個半導(dǎo)體器件的性能。本發(fā)明實施例的半導(dǎo)體器件，鍺硅層的形狀為底部具有至少一個臺階的Sigma型，這一結(jié)構(gòu)可以克服現(xiàn)有技術(shù)中鍺硅堆疊質(zhì)量不理想的問題，該底部具有臺階的Sigma型鍺硅層，可以實現(xiàn)更好的壓應(yīng)力增強效果，提高了 PMOS的性能，進而提高整個半導(dǎo)體器件的性能。
【專利附圖】

【附圖說明】
[0031]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0032]附圖中:
[0033]圖1A-圖1G為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的各步驟完成后形成的結(jié)構(gòu)的剖面圖；
[0034]其中，圖1G為本發(fā)明實施例的一種半導(dǎo)體器件的典型結(jié)構(gòu)的剖面圖。
[0035]圖2為本發(fā)明實施例提出的一種半導(dǎo)體器件的制造方法的流程圖。
【具體實施方式】
[0036]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0037]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，部件(層、區(qū)等)的比例關(guān)系并不代表各部件的真實尺寸和比例；為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0038]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0039]空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之
上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0040]在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該規(guī)格書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。
[0041]這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0042]除非另外定義，在此使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明領(lǐng)域的普通技術(shù)人員所通常理解的相同的含義。還將理解，諸如普通使用的字典中所定義的術(shù)語應(yīng)當(dāng)理解為具有與它們在相關(guān)領(lǐng)域和/或本規(guī)格書的環(huán)境中的含義一致的含義，而不能在理想的或過度正式的意義上解釋，除非這里明示地這樣定義。
[0043]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0044]實施例1
[0045]本發(fā)明實施例提供一種半導(dǎo)體器件的制造方法。下面，參照圖1A-1G和圖2來描述本發(fā)明提出的半導(dǎo)體器件的制造方法的一個示例性方法的詳細(xì)步驟。其中，圖1A-圖1G為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的各步驟完成后形成的結(jié)構(gòu)的剖面圖；圖2為本發(fā)明實施例提出的一種半導(dǎo)體器件的制造方法的流程圖。
[0046]本發(fā)明實施例提供的半導(dǎo)體器件的制造方法，具體包括如下步驟:
[0047]步驟1、提供一半導(dǎo)體襯底100，該半導(dǎo)體襯底100包括PMOS的柵極結(jié)構(gòu)101 ;刻蝕該半導(dǎo)體襯底100以在PMOS的柵極結(jié)構(gòu)101的兩側(cè)形成Sigma型凹槽102，如圖1A所示。
[0048]其中，該PMOS的柵極結(jié)構(gòu)101可以為普通柵極，也可以為金屬柵極，還可以為用于形成金屬柵極的偽柵極，此處不作限定。
[0049]本發(fā)明實施例中，各示意圖(圖1A至圖1G)僅示出了半導(dǎo)體器件的一部分，該部分包括兩個PMOS ;在本發(fā)明實施例的半導(dǎo)體器件中，還可以包括NMOS、STI等器件，因與本發(fā)明實施例的發(fā)明點無關(guān)，故不作限定和闡述。
[0050]作為示例，在本實施例中，所述半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)將半導(dǎo)體襯底分為NMOS區(qū)和PMOS區(qū)。所述半導(dǎo)體襯底中還形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。上述形成阱(well)結(jié)構(gòu)、隔離結(jié)構(gòu)、柵極結(jié)構(gòu)的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。[0051]其中，形成凹槽102的方法，可以采用任何可以形成Sigma型凹槽的方法，比如，可以通過干法刻蝕形成類似碗狀的凹槽，再通過濕法刻蝕改變凹槽形狀以形成Sigma型的凹槽，在此并不對Sigma型的凹槽102的形成方法進行限定。其中，Sigma型指的是凹槽的截面形狀。
[0052]其中，所述Sigma型凹槽102的深度為6(T80nm，這一深度尤其適用于半導(dǎo)體器件制造技術(shù)的工藝節(jié)點為28nm的情況。
[0053]步驟2、在凹槽102內(nèi)填充第一犧牲材料層1031，形成的圖形如圖1B所示。
[0054]其中，第一犧牲材料層1031優(yōu)選采用易于實現(xiàn)填充和去除的材料，比如可以選用底部抗反射層(BARC)或者光刻膠(PR)等。
[0055]其中，在凹槽102內(nèi)填充第一犧牲材料層1031的方法，可以為:在凹槽102內(nèi)沉積一層底部抗反射層材料,通過干法刻蝕去除多余的底部抗反射層材料,形成第一犧牲材料層1031。在凹槽102內(nèi)填充第一犧牲材料層1031的方法，還可以為:在凹槽102內(nèi)沉積一層光刻膠，通過干法刻蝕或濕法剝離去除多余的光刻膠，形成第一犧牲材料層1031。在本發(fā)明實施例中，并不對在凹槽102內(nèi)填充第一犧牲材料層1031的方式進行限定。
[0056]步驟3、在所述PMOS的柵極結(jié)構(gòu)101的外側(cè)形成第一間隔層1041，所述第一間隔層1041覆蓋所述PMOS的柵極結(jié)構(gòu)101的頂部和側(cè)壁；以所述第一間隔層1041為掩膜，對所述第一犧牲材料層1041以及其下方的半導(dǎo)體襯底進行刻蝕，在所述第一犧牲材料層1041以及其下方的半導(dǎo)體襯底內(nèi)刻蝕出第一柱狀空腔1021，以在所述凹槽102的底部形成凹陷入所述半導(dǎo)體襯底100的第一臺階1051，如圖1C所示。
[0057]其中，第一柱狀空腔1021的形狀可以為圓柱、棱柱或其他合適的形狀。
[0058]優(yōu)選的，當(dāng)所述Sigma型凹槽102的深度為6(T80nm時，第一臺階1051的深度卿凹槽102的底部凹陷入半導(dǎo)體襯底的深度)為5?10nm。
[0059]其中，對第一犧牲材料層1041以及其下方的半導(dǎo)體襯底進行刻蝕，所采用的方法可以為干法刻蝕。當(dāng)然，當(dāng)?shù)谝粻奚牧蠈?031使用的材料發(fā)生變化時，可能需要采用先濕法刻蝕(刻蝕第一犧牲材料層)再干法刻蝕(刻蝕半導(dǎo)體襯底)的方式。
[0060]步驟4、在第一柱狀空腔1021內(nèi)填充第二犧牲材料層1032，形成的圖形如圖1D所
/Jn ο
[0061]其中，第二犧牲材料層1032可以與第一犧牲材料層1031的材料相同，優(yōu)選采用易于實現(xiàn)填充和去除的材料，比如可以選用底部抗反射層(BARC)或者光刻膠(PR)等。
[0062]其中，在第一柱狀空腔1021內(nèi)填充第二犧牲材料層1032的方法，可以為:在第一柱狀空腔1021內(nèi)沉積一層底部抗反射層材料，通過干法刻蝕去除多余的底部抗反射層材料，形成第二犧牲材料層1032。在第一柱狀空腔1021內(nèi)填充第二犧牲材料層1032的方法，還可以為:在第一柱狀空腔1021內(nèi)沉積一層光刻膠，通過干法刻蝕或濕法剝離去除多余的光刻膠，形成第二犧牲材料層1032。在本發(fā)明實施例中，并不對在第一柱狀空腔1021內(nèi)填充第二犧牲材料層1032的方式進行限定。
[0063]步驟5、在所述PMOS的柵極結(jié)構(gòu)101的外側(cè)(具體地，為第一間隔層1041的外側(cè))形成第二間隔層1042，所述第二間隔層1042覆蓋所述PMOS的柵極結(jié)構(gòu)101的頂部和側(cè)壁；以所述第二間隔層1042為掩膜，對所述第二犧牲材料層1042以及其下方的半導(dǎo)體襯底進行刻蝕，在所述第二犧牲材料層1042以及位于其下方的半導(dǎo)體襯底內(nèi)刻蝕出第二柱狀空腔1022，以在所述第一臺階1051的底部形成凹陷入所述半導(dǎo)體襯底的凹槽102的第二臺階1052，如圖1E所示。
[0064]其中，優(yōu)選的，第二臺階1052位于第一臺階1051的底部中間位置。
[0065]當(dāng)所述Sigma型凹槽102的深度為6(T80nm，且第一臺階1051的深度(B卩凹槽102的底部凹陷入半導(dǎo)體襯底的深度)為5?10nm時，第二臺階1052的深度(即第一臺階1051的底部凹陷入半導(dǎo)體襯底的深度)為5?10nm。
[0066]其中，第二柱狀空腔1022的形狀可以為圓柱、棱柱或其他合適的形狀。
[0067]其中，對第二犧牲材料層1042以及其下方的半導(dǎo)體襯底進行刻蝕，所采用的方法可以為干法刻蝕。當(dāng)然，如果第二犧牲材料層1032使用的材料位適合濕法刻蝕的材料，則可以采用先濕法刻蝕(刻蝕第二犧牲材料層)再干法刻蝕(刻蝕半導(dǎo)體襯底)的方式進行刻蝕。
[0068]本領(lǐng)域的技術(shù)人員可以理解，前述步驟4與步驟5，實際上相當(dāng)于重復(fù)實施了一遍步驟2和步驟3，以形成第二臺階1052。如果需要在凹槽102的底部實現(xiàn)更多級的臺階結(jié)構(gòu)，可以通過重復(fù)前述步驟來實現(xiàn)，此處不再贅述。
[0069]步驟6:去除所述第一間隔層1041、第二間隔層1042以及第一犧牲材料層1031和第二犧牲材料層1032，暴露出所述Sigma型凹槽102以及位于其底部的第一臺階1051和第二臺階1052，其中，原來的Sigma型凹槽102與位于其底部的第一臺階1051、第二臺階1052共同構(gòu)成了新的增強型Sigma型凹槽102’，如圖1F所示。
[0070]其中，所述凹槽102’，實際即為在原來的Sigma型凹槽102的底部形成了兩級臺階(第一臺階1051和第二臺階1052)。這一結(jié)構(gòu)可以提高最終形成的鍺硅層的應(yīng)力增強效果。實際上，在Sigma型凹槽的底部增加一級臺階(第一臺階)設(shè)計，即可起到應(yīng)力增強的效果，增加三級及以上臺階，亦可以起到應(yīng)力增強的效果。本發(fā)明實施例的兩級臺階結(jié)構(gòu)(第一臺階和第二臺階)，僅僅是本發(fā)明的一個示例性的優(yōu)選實施例。
[0071]步驟7:在所述增強型的Sigma型凹槽102’內(nèi)形成鍺硅層106，如圖1G所示。
[0072]具體地，在凹槽102’內(nèi)形成鍺硅層106的方法，可以采用外延生長工藝。所述外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。具體地，所述外延形成鍺娃(Epi SiGe)的方法,可以包括如下步驟:形成種籽層(seed)的步驟；大量沉積鍺硅的步驟(bulk);形成鍺硅蓋帽層的步驟(cap)。
[0073]在本步驟中，由于凹槽102’的底部具有臺階結(jié)構(gòu)，即在原有的Sigma型凹槽102的底部增加了臺階結(jié)構(gòu)，因而可以使在鍺硅形成工藝過程中形成的鍺硅層堆疊質(zhì)量更加理想；并且，形成的鍺硅層由于具有臺階形狀(形成了底部具有臺階的Sigma型的鍺硅層)，可以具有更好的應(yīng)力增強效果。
[0074]至此，完成了本發(fā)明實施例的示例性的半導(dǎo)體器件的制造方法的介紹。本領(lǐng)域的技術(shù)人員可以理解，本發(fā)明實施例的方法并不以此為限；雖然本發(fā)明實施例對與發(fā)明點無關(guān)的半導(dǎo)體器件制程中的其他步驟并未進行描述，但這并不代表本發(fā)明實施例的半導(dǎo)體器件的制造方法不包括這些步驟，而是由于這些工藝步驟與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同而不再贅述。
[0075]本發(fā)明實施例的半導(dǎo)體器件的制造方法，通過將凹槽形狀改變?yōu)榈撞烤哂信_階的Sigma型，克服了現(xiàn)有技術(shù)中鍺硅堆疊質(zhì)量不理想的問題，并且形成的底部具有臺階的Sigma型的鍺硅層，可以實現(xiàn)更好的壓應(yīng)力增強效果，提高了 PMOS的性能，進而提高了整個半導(dǎo)體器件的性能。
[0076]參照圖2，其中示出了本發(fā)明提出的半導(dǎo)體器件的制造方法中的一種典型方法的流程圖，用于簡要示出整個制造工藝的流程。該方法具體包括:
[0077]步驟SlOl:提供包括PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底，刻蝕所述半導(dǎo)體襯底以在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成Sigma型凹槽；
[0078]步驟S102:在所述Sigma型凹槽內(nèi)填充第一犧牲材料層,在所述PMOS的柵極結(jié)構(gòu)的外側(cè)形成第一間隔層；
[0079]步驟S103:以所述第一間隔層為掩膜對所述第一犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第一犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第一柱狀空腔，以在所述Sigma型凹槽的底部形成凹陷入所述半導(dǎo)體襯底的第一臺階；
[0080]步驟S104:在所述第一柱狀空腔內(nèi)填充第二犧牲材料層，在所述第一間隔層的外側(cè)形成第二間隔層；
[0081]步驟S105:以所述第二間隔層為掩膜對所述第二犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第二犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第二柱狀空腔，以在所述第一臺階的底部形成凹陷入所述半導(dǎo)體襯底的第二臺階；
[0082]步驟S106:去除所述第一間隔層、第二間隔層、第一犧牲材料層和第二犧牲材料層，暴露出所述Sigma型凹槽以及位于其底部的第一臺階和第二臺階；
[0083]步驟S107:在所述Sigma型凹槽內(nèi)形成鍺硅層。本領(lǐng)域的技術(shù)人員可以理解，在本步驟中，在所述Sigma型凹槽內(nèi)形成鍺娃層,必然同時在第一臺階和第二臺階內(nèi)形成鍺娃層。
[0084]實施例2
[0085]本發(fā)明實施例提供一種半導(dǎo)體器件，可以采用實施例1的方法制造。具體結(jié)構(gòu)如下:
[0086]本發(fā)明實施例的半導(dǎo)體器件，包括半導(dǎo)體襯底100和位于其上的PM0S，其中，所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有Sigma型凹槽，所述Sigma型凹槽底部具有凹陷入所述半導(dǎo)體襯底的至少一個臺階，所述Sigma型凹槽和所述凹陷入所述半導(dǎo)體襯底的至少一個臺階內(nèi)形成有鍺硅層。
[0087]對應(yīng)實施例1，以所述Sigma型凹槽的底部具有兩個臺階為例(第一臺階和第二臺階)進行說明。如圖1G所述，本發(fā)明實施例的半導(dǎo)體器件，包括半導(dǎo)體襯底100和位于其上的PM0S，其中，所述PMOS的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底上形成有Sigma型凹槽102，所述Sigma型凹槽102底部具有凹陷入所述半導(dǎo)體襯底100的第一臺階1051，所述第一臺階1051的底部具有凹陷入所述半導(dǎo)體襯底100的第二臺階1052。其中，第一臺階1051、第二臺階1052和Sigma型凹槽102，共同構(gòu)成了新的增強型Sigma型凹槽102’。在所述增強型Sigma型凹槽102’內(nèi)形成有鍺硅層106。
[0088]優(yōu)選的，Sigma型凹槽102的深度為60?80nm。
[0089]進一步的，第一臺階1051的深度為5?10nm。
[0090]進一步優(yōu)選的，第二臺階1052的深度為5?10nm。[0091]在本實施例中，無論臺階個數(shù)為一個或兩個及兩個以上，優(yōu)選的，各個臺階的深度均為5?10nm。
[0092]關(guān)于本發(fā)明實施例的半導(dǎo)體器件的具體結(jié)構(gòu)及相關(guān)部件(膜層)的作用，可以參見實施例1，此處不再贅述。
[0093]本發(fā)明實施例的半導(dǎo)體器件，鍺硅層的形狀為底部具有臺階的Sigma型，這一結(jié)構(gòu)可以克服現(xiàn)有技術(shù)中鍺硅堆疊質(zhì)量不理想的問題，該底部具有臺階的Sigma型鍺硅層，可以實現(xiàn)更好的壓應(yīng)力增強效果，提高了 PMOS的性能，進而提高整個半導(dǎo)體器件的性能。
[0094]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括在半導(dǎo)體襯底上形成用于容置鍺硅層的凹槽的步驟，所述凹槽包括Sigma型凹槽以及位于所述Sigma型凹槽底部且凹陷入所述半導(dǎo)體襯底的至少一個臺階。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述方法包括如下步驟: 步驟SlOl:提供包括PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底，刻蝕所述半導(dǎo)體襯底以在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成Sigma型凹槽； 步驟S102:在所述Sigma型凹槽內(nèi)填充第一犧牲材料層，在所述PMOS的柵極結(jié)構(gòu)的外側(cè)形成第一間隔層； 步驟S103:以所述第一間隔層為掩膜對所述第一犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第一犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第一柱狀空腔，以在所述Sigma型凹槽的底部形成凹陷入所述半導(dǎo)體襯底的第一臺階。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S103之后還包括如下步驟: 步驟S104:在所述第一柱狀空腔內(nèi)填充第二犧牲材料層，在所述第一間隔層的外側(cè)形成第二間隔層； 步驟S105:以所述第二間隔層為掩膜對所述第二犧牲材料層以及位于其下方的所述半導(dǎo)體襯底進行刻蝕，在所述第二犧牲材料層和所述半導(dǎo)體襯底內(nèi)刻蝕出第二柱狀空腔，以在所述第一臺階的底部形成凹陷入所述半導(dǎo)體襯底的第二臺階。
4.如權(quán)利要求3所述的半導(dǎo)體器件的`制造方法，其特征在于，在所述方法中，多次重復(fù)所述步驟S104和S105以形成多個臺階。
5.如權(quán)利要求2~4任一項所述的半導(dǎo)體器件的制造方法，其特征在于，所述方法還包括:去除所述間隔層和所述犧牲材料層的步驟。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，在去除所述間隔層和所述犧牲材料層的步驟之后，還包括在所述Sigma型凹槽內(nèi)形成鍺硅層的步驟。
7.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中形成的所述Sigma型凹槽的深度為6(T80nm。
8.如權(quán)利要求2~4任一項所述的半導(dǎo)體器件的制造方法，其特征在于，所形成的各個臺階的深度均為5~IOnm。
9.如權(quán)利要求2~4任一項所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲材料層的材料均為底部抗反射層或者光刻膠。
10.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S102包括:在所述Sigma型凹槽內(nèi)沉積一層底部抗反射層材料，通過干法刻蝕去除多余的底部抗反射層材料以形成所述第一犧牲材料層； 或者，在所述Sigma型凹槽內(nèi)沉積一層光刻膠，通過干法刻蝕或濕法剝離去除多余的光刻膠以形成所述第一犧牲材料層。
11.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述形成鍺硅層的方法為外延生長工藝。
12.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
13.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延生長工藝包括如下步驟:形成種籽層、大量沉積鍺硅、形成鍺硅蓋帽層。
14.一種半導(dǎo)體器件，包括半導(dǎo)體襯底和位于其上的PMOS，其特征在于，所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有Sigma型凹槽，所述Sigma型凹槽底部具有凹陷入所述半導(dǎo)體襯底的至少一個臺階，所述Sigma型凹槽和所述凹陷入所述半導(dǎo)體襯底的至少一個臺階內(nèi)形成有鍺硅層。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述Sigma型凹槽底部的臺階為兩個，包括第一臺階和第二臺階，所述第一臺階位于所述Sigma型凹槽的底部并凹陷入所述半導(dǎo)體襯底，所述第二臺階位于所述第一臺階的底部并凹陷入所述半導(dǎo)體襯底。
16.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述Sigma型凹槽的深度為60~80nm。
17.如權(quán)利要求14所述的半 導(dǎo)體器件，其特征在于，所述各個臺階的深度均為5~10nm。
【文檔編號】H01L29/06GK103794558SQ201210422156
【公開日】2014年5月14日 申請日期:2012年10月29日 優(yōu)先權(quán)日:2012年10月29日
【發(fā)明者】劉佳磊, 焦明潔 申請人:中芯國際集成電路制造(上海)有限公司