非揮發(fā)性存儲(chǔ)器制造方法及其構(gòu)造的制作方法
【專利摘要】一種非揮發(fā)性存儲(chǔ)器制造方法，包含以下步驟：于一硅基板上間隔地形成多個(gè)間斷式的隔離層，且根據(jù)每一隔離層與相鄰的隔離層界定一漏區(qū)域，每一條隔離層具有切斷該條隔離層的多個(gè)空隙，所述空隙在垂直于所述隔離層的方向上形成一共同的源區(qū)域，所述漏區(qū)域通過該源區(qū)域互相連通；依序于該硅基板上附著一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層；形成堆疊而成的多個(gè)柵極結(jié)構(gòu)；及于該硅基板上的每一漏區(qū)域形成一漏極接觸窗，且于該源區(qū)域形成至少一源極接觸窗。一種非揮發(fā)性存儲(chǔ)器構(gòu)造也被公開。
【專利說明】非揮發(fā)性存儲(chǔ)器制造方法及其構(gòu)造
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種存儲(chǔ)器制造方法，特別是涉及一種非揮發(fā)性存儲(chǔ)器(Non-Volatile Memory)制造方法及其構(gòu)造。
【背景技術(shù)】
[0002]隨著存儲(chǔ)器制程的進(jìn)步，非揮發(fā)性存儲(chǔ)器的應(yīng)用范圍也越來越廣泛，從過去應(yīng)用于電子裝置開機(jī)用途(例，將BI OS刻錄于EEPR0M)，到現(xiàn)今應(yīng)用于數(shù)據(jù)儲(chǔ)存用途，其中最受歡迎的莫過于快閃存儲(chǔ)器(Flash Memory) 0然而也基于此轉(zhuǎn)變，快閃存儲(chǔ)器的穩(wěn)定度就顯得隔外地重要。
[0003]常見的快閃存儲(chǔ)器架構(gòu)為浮動(dòng)?xùn)?Floating Gate)架構(gòu)。所謂的浮動(dòng)?xùn)偶軜?gòu)存儲(chǔ)器通常會(huì)包含一存儲(chǔ)器陣列。該存儲(chǔ)器陣列形成于一基板上，并包括多個(gè)記憶胞。每一個(gè)記憶胞為具有一控制柵極、一浮動(dòng)?xùn)艠O、一源極(Source)，及一漏極(Drain)的晶體管。其中該浮動(dòng)?xùn)艠O通過一層穿遂氧化層與源極、漏極分離，并可用來保持電荷。也就是說，該控制柵極可以通過施加電壓促使電子由漏極穿過該穿遂氧化層，以將電子注射至浮動(dòng)?xùn)艠O，使得每一記憶胞充電。也就是說，電荷在浮動(dòng)?xùn)艠O中存在與否，可以用來決定所述記憶胞進(jìn)行寫入數(shù)據(jù)或抹除數(shù)據(jù)的行為。
[0004]然而，如何降低快閃存儲(chǔ)器的寫入/抹除電壓，一直是有待解決的問題。現(xiàn)有的方式通常是通過減少穿遂氧化層的厚度，進(jìn)而達(dá)成降低快閃存儲(chǔ)器的寫入/抹除電壓的目的。然，上述的方式會(huì)引起明顯的漏電流問題，也就是說，相較于厚的穿遂氧化層而言，薄的穿遂氧化層所儲(chǔ)存的電荷更有可能漏至該基板。也就是說，若穿遂氧化層有缺陷的話，則所有儲(chǔ)存的電荷很有可能通過此缺陷而漏出，而如此不穩(wěn)定的狀態(tài)，會(huì)造成儲(chǔ)存于記憶胞的數(shù)據(jù)有遺失的疑慮。
[0005]因此， 另一種快閃存儲(chǔ)器架構(gòu)， 即采用硅氧氮氧硅((Poly-Si)-Si02-Si3N4-Si02-Si,以下簡(jiǎn)稱S0N0S)構(gòu)造的快閃存儲(chǔ)器，由于其可以在不引起嚴(yán)重電荷損失的情況下降低穿遂氧化層的厚度，所以越來越受到重視。參閱圖1，現(xiàn)有的S0N0S快閃存儲(chǔ)器主要包含一硅基板1，多個(gè)隔離層2、多個(gè)字符線11、多個(gè)源極接觸窗I
2、多個(gè)漏極接觸窗I 3，及多個(gè)S 0N0S存儲(chǔ)器胞I 4。其中，所述源極接觸窗I 2與漏極接觸窗I 3形成于任二隔離層2與任二字符線11所定義出的一區(qū)域I 5。
[0006]可預(yù)期的是，隨著存儲(chǔ)器制程越來越小，所述隔離層2與所述字符線11所定義出的該區(qū)域I 5也會(huì)越來越小，因此，欲在該區(qū)域I 5形成上述的接觸窗的難度將會(huì)越來越高，換句話說，在現(xiàn)有的S 0N0S架構(gòu)下，存儲(chǔ)器制程的發(fā)展將會(huì)受到上述的接觸窗所限制。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種非揮發(fā)性存儲(chǔ)器制造方法。
[0008]本發(fā)明非揮發(fā)性存儲(chǔ)器制造方法，包含以下步驟:(A)于一硅基板上間隔地形成多個(gè)間斷式的隔離層，且根據(jù)每一隔離層與相鄰的隔離層分別界定一漏區(qū)域，其中每一條隔離層具有切斷該條隔離層的多個(gè)空隙，所述空隙在垂直于所述隔離層的方向上形成一共同的源區(qū)域，所述漏區(qū)域通過該源區(qū)域互相連通；(B)依序于該硅基板上附著一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層；(C)通過光阻屏蔽與蝕刻的圖案化制程形成堆疊而成的多個(gè)柵極結(jié)構(gòu)；及(0)于該硅基板上的每一漏區(qū)域形成一漏極接觸窗，且于該硅基板上的該源區(qū)域形成至少一源極接觸窗。
[0009]本發(fā)明的另一目的在于提供一種非揮發(fā)性存儲(chǔ)器構(gòu)造。
[0010]本發(fā)明非揮發(fā)性存儲(chǔ)器構(gòu)造，包含一硅基板、多個(gè)間斷式的隔離層、一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層。
[0011]所述間斷式的隔離層間隔地形成于該硅基板上。其中每一隔離層與相鄰的隔離層分別界定一漏區(qū)域，且所述隔離層由多個(gè)空隙所分離。所述空隙在垂直于所述隔離層的方向上形成一共同的源區(qū)域。所述漏區(qū)域通過該源區(qū)域互相連通。
[0012]該穿隧介電層附著于該硅基板上。
[0013]該電荷捕捉層附著于該穿隧介電層上。
[0014]該阻電層附著于該電荷捕捉層上。
[0015]該柵層附著于該阻電層上。
[0016]該穿隧介電層、該電荷捕捉層、該阻電層，及該柵層形成堆疊而成的多個(gè)柵極結(jié)構(gòu)，且該硅基板上的每一漏區(qū)域形成一漏極接觸窗。而該硅基板上的該源區(qū)域形成至少一源極接觸窗。
[0017]本發(fā)明的有益效果在于:通過形成于該硅基板上的所述間隔的隔離層，使得所述漏區(qū)域能通過該源區(qū)域互相連通，且于該硅基板上形成該源極接觸窗時(shí)，相較于現(xiàn)有的SONOS架構(gòu)，縮小制程時(shí)較不易受到所述源極接觸窗的限制。
【專利附圖】

【附圖說明】
[0018]圖1是一俯視圖，說明現(xiàn)有的S ONOS架構(gòu)快閃存儲(chǔ)器；
[0019]圖2是一流程圖，說明本發(fā)明非揮發(fā)性存儲(chǔ)器制造方法的較佳實(shí)施例的步驟；
[0020]圖3是一側(cè)視剖面圖，說明本較佳實(shí)施例的存儲(chǔ)器胞；
[0021]圖4是一俯視圖，說明本較佳實(shí)施例于硅基板上形成間斷式的隔離層的過程；
[0022]圖5是一俯視圖，說明本較佳實(shí)施例于硅基板上形成存儲(chǔ)器胞的過程；
[0023]圖6是一俯視圖，說明本較佳實(shí)施例于硅基板上形成漏極接觸窗與源極接觸窗的過程；
[0024]圖7是一俯視圖，說明本較佳實(shí)施例的另一種態(tài)樣；
[0025]圖8是一俯視圖，說明本較佳實(shí)施例的另一種態(tài)樣；
[0026]圖9是一示意圖，說明本較佳實(shí)施例的編程步驟；
[0027]圖1 O是一示意圖，說明本較佳實(shí)施例的抹除步驟；
[0028]圖11是一示意圖，說明本較佳實(shí)施例的讀取步驟。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
[0030]參閱圖3與圖5，本發(fā)明非揮發(fā)性存儲(chǔ)器構(gòu)造的較佳實(shí)施例，適用于現(xiàn)有的SONOS架構(gòu)的快閃存儲(chǔ)器。其包含一娃基板1、一由氧化娃組成的穿隧介電層I 4 1、一由氮化娃組成的電荷捕捉層I 42、一由氧化硅組成的阻電層I 43、一由多晶硅組成的柵層I 44(見圖3)、多個(gè)字符線11，及多個(gè)隔離層2 (見圖5)。
[0031]參閱圖2至圖6，以下通過一非揮發(fā)性存儲(chǔ)器制造方法，針對(duì)本較佳實(shí)施例的制造步驟進(jìn)一步地說明。
[0032]如步驟S 9 I所示，于該硅基板I上間隔地形成所述間斷式的隔離層2，且根據(jù)每一隔離層2與相鄰的隔離層2分別界定一漏區(qū)域I 5 I。其中每一條隔離層2具有切斷該條隔離層的多個(gè)空隙，所述空隙在垂直于所述隔離層2的方向上形成一共同的源區(qū)域I 52，所述漏區(qū)域I 5 I通過該源區(qū)域I 52互相連通(見圖4)。由于所述隔離層2分別為所述空隙所分離。因此有別于現(xiàn)有的S ONOS架構(gòu)，在本較佳實(shí)施例中，由所述隔離層2所界定的所述漏區(qū)域I 5 1，將可通過該源區(qū)域I 52連通。
[0033]如步驟S 92所示,依序于該娃基板I上附著一穿隧介電層I 4 1、一電荷捕捉層I 42、一阻電層I 43，及一柵層I 44。也就是說，首先采用現(xiàn)有的熱氧化(ThermalOxidation)的方式，將該穿隧介電層I 4 I附著于該硅基板I上。接著，再采用低壓化學(xué)氣相沉積法(Low PressureChemical Vapor Deposition, LPCVD)的方式,將該電荷捕捉層I 42附著于該穿隧介電層I 4 I上。接著，再采用熱氧化的方式，將該阻電層I 43附著于該電荷捕捉層I 42上。此時(shí)，該穿隧介電I 4 I層、該電荷捕捉層I 42，及該阻電層I 43共同形成一氧化物-氮化物-氧化物結(jié)構(gòu)(Oxide-Nitride-Oxide,以下簡(jiǎn)稱0N0)。最后，再采用低壓化學(xué)氣相沉積法，將該柵層I 44附著于該阻電層I 43上(見圖3)。
[0034]如步驟S 93所示,通過光阻屏蔽與蝕刻的圖案化制程(PhotoresistMasks andthe Etching Process),形成堆疊而成的多個(gè)柵極結(jié)構(gòu)。至此,該娃基板I上已存在多個(gè)包含0N0結(jié)構(gòu)與柵極結(jié)構(gòu)的存儲(chǔ)器胞I 4(見圖5)。
[0035]如步驟S 94所示,通過離子植入法(1n Implantation)于該娃基板I上的每一漏區(qū)域I 5 I形成漏極摻雜區(qū)，再形成用于供漏極摻雜區(qū)和外部電性連接的漏極接觸窗I 3，且于該硅基板I上的該源區(qū)域I 5 2形成源極摻雜區(qū)，再形成至少一用于供源極摻雜區(qū)和外部電性連接的源極接觸窗I 2 (見圖6)。有別于現(xiàn)有的S 0N0S架構(gòu)的快閃存儲(chǔ)器，S卩，每一存儲(chǔ)器胞I 4會(huì)分別連接一漏極接觸窗I 3與一源極接觸窗I 2(見圖1)，在本較佳實(shí)施例中，由于所述漏區(qū)域I 5 I可以通過該源區(qū)域I 5 2互相連通，因此僅需于該源區(qū)域I 52形成該單一個(gè)源極接觸窗I 2，即可供所述漏極接觸窗I 3連結(jié)，而所述存儲(chǔ)器胞I 4可共享該源極接觸窗I 2。此外由于所需的源極接觸窗I 2的數(shù)量減少了，因此也能達(dá)到降低成本與制程困難度的功效。
[0036]值得一提的是，于該源區(qū)域I 52形成該源極接觸窗I 2時(shí)將不再受限于所述隔離層2，也就是說，欲縮小存儲(chǔ)器制程時(shí)，形成該源極接觸窗I 2較不易受到限制。
[0037]又，技術(shù)上于該源區(qū)域I 52每間隔至少二隔離層2形成該源極接觸窗I 2即可，因此可每間隔二個(gè)隔離層2就形成一源極接觸窗I 2 (見圖7)，也可每間隔六十四個(gè)隔離層2才形成一源極接觸窗I 2。當(dāng)然，也可如圖8所示，形成一個(gè)大范圍的隔離層2，并不限于本較佳實(shí)施例所公開。
[0038]至此，本較佳實(shí)施例的S 0N0S架構(gòu)的快閃存儲(chǔ)器可謂完成。而在本較佳實(shí)施例中，可以進(jìn)行編程、抹除，及讀取等步驟，以下將進(jìn)一步地介紹。[0039]編程步驟:
[0040]參閱圖9,在本較佳實(shí)施例中，采用注入信道熱電子(Channel HotElectron Injection)的方式，將電子注入該電荷捕捉層I 42，以完成編程步驟。舉例來說，假設(shè)對(duì)柵極(指柵層I 44)施加8伏特的正電壓，且對(duì)一源極I 6施加4伏特的正電壓，基于電場(chǎng)效應(yīng)，將會(huì)有多個(gè)負(fù)電子會(huì)被吸引，并穿過該穿隧介電層I 4 I到達(dá)該電荷捕捉層I 42。當(dāng)該電荷捕捉層I 42內(nèi)所吸引到的電子到達(dá)一定的程度時(shí)，則編程步驟完畢。
[0041]抹除步驟:
[0042]參閱圖1 O,在本較佳實(shí)施例中,采用帶間熱電洞(B and to B and HotHole, BBHH)的方式，將電洞注入該電荷捕捉層I 42，以完成抹除步驟。舉例來說，假設(shè)對(duì)柵極(指柵層I 44)施加5伏特的負(fù)電壓，且對(duì)該源極I 6施加5伏特的正電壓，基于電場(chǎng)效應(yīng)，將會(huì)有多個(gè)電洞會(huì)被吸引，并穿過該穿隧介電層I 4 I到達(dá)該電荷捕捉層I 42。此時(shí)被吸引至該電荷捕捉層I 42的電洞將和先前存在于該電荷捕捉層I 42的電子結(jié)合。當(dāng)足夠多數(shù)量的電洞被吸引進(jìn)該電荷捕捉層I 42，使得存在于該電荷捕捉層I 42的電子完全被中和時(shí)，則抹除步驟完畢。
[0043]讀取步驟:
[0044]參閱圖11，在本較佳實(shí)施例中，相較于上述的編程步驟，若欲完成讀取步驟，需對(duì)該柵極(指柵層I 44)施加4.5伏特的正電壓，且對(duì)一漏極I 7施加1.2伏特的正電壓。其中施加于該柵極的電壓低于編程步驟中施加于該柵極的電壓。
[0045]由以上說明可知，本發(fā)明的設(shè)計(jì)具有下述功效:
[0046]通過形成于該硅基板I上的所述間隔的隔離層2，使得所述漏區(qū)域I 5 I能通過該源區(qū)域I 52互相連通，且于該硅基板I上形成該源極接觸窗I 2時(shí)，相較于現(xiàn)有的SONOS架構(gòu)，縮小制程時(shí)較不易受到所述源極接觸窗I 2的限制。此外該源區(qū)域I 52所需的該源極接觸窗I 2的數(shù)量也少于現(xiàn)有的S ONOS架構(gòu)所需的數(shù)量，因此也達(dá)到降低成本與制程困難度的功效，所以確實(shí)能達(dá)成本發(fā)明的目的。
【權(quán)利要求】
1.一種非揮發(fā)性存儲(chǔ)器制造方法；其特征在于該非揮發(fā)性存儲(chǔ)器制造方法包含:(A)于一硅基板上間隔地形成多個(gè)間斷式的隔離層，且根據(jù)每一隔離層與相鄰的隔離層分別界定一漏區(qū)域，其中每一條隔離層具有切斷該條隔離層的多個(gè)空隙，所述空隙在垂直于所述隔離層的方向上形成一共同的源區(qū)域，所述漏區(qū)域通過該源區(qū)域互相連通；(B)依序于該娃基板上附著一穿隧介電層、一電荷捕捉層、一阻電層，及一柵層；(C)通過光阻屏蔽與蝕刻的圖案化制程形成堆疊而成的多個(gè)柵極結(jié)構(gòu)；及(0)于該硅基板上的每一漏區(qū)域形成一漏極接觸窗，且于該硅基板上的該源區(qū)域形成至少一源極接觸窗。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)器制造方法，其特征在于:在步驟(D)中于該源區(qū)域每間隔至少二隔離層形成該源極接觸窗。
3.根據(jù)權(quán)利要求2所述的非揮發(fā)性存儲(chǔ)器制造方法，其特征在于:在步驟(B)中該穿隧介電層與該阻電層分別由氧化硅所組成，該電荷捕捉層由氮化硅所組成，且該柵層由多晶娃所組成。
4.根據(jù)權(quán)利要求2所述的非揮發(fā)性存儲(chǔ)器制造方法，其特征在于:在步驟(B)中通過熱氧化的方式將該穿隧介電層附著于該硅基板上，且通過熱氧化的方式將該阻電層附著于該電荷捕捉層上。
5.根據(jù)權(quán)利要求2所述的非揮發(fā)性存儲(chǔ)器制造方法，其特征在于:在步驟(B)中通過低壓化學(xué)氣相沉積法的方式將該電荷捕捉層附著于該穿隧介電層上，且通過低壓化學(xué)氣相沉積法將該柵層附著于該阻電層上。
6.根據(jù)權(quán)利要求2所述的非揮發(fā)性存儲(chǔ)器制造方法，其特征在于:在步驟(D)中通過離子植入法形成漏極摻雜區(qū)與源極摻雜區(qū)，再形成用于供漏極摻雜區(qū)與源極摻雜區(qū)和外部電性連接的所述漏極接觸窗與該源極接觸窗。
7.一種非揮發(fā)性存儲(chǔ)器構(gòu)造，其特征在于該非揮發(fā)性存儲(chǔ)器構(gòu)造包含:一硅基板；多個(gè)間斷式的隔離層，間隔地形成于該硅基板上，其中每一隔離層與相鄰的隔離層分別界定一漏區(qū)域，且所述隔離層由多個(gè)空隙所分離，所述空隙在垂直于所述隔離層的方向上形成一共同的源區(qū)域，所述漏區(qū)域通過該源區(qū)域互相連通；一穿隧介電層，附著于該硅基板上；一電荷捕捉層，附著于該穿隧介電層上；一阻電層，附著于該電荷捕捉層上；及一柵層，附著于該阻電層上；其中該穿隧介電層、該電荷捕捉層、該阻電層，及該柵層形成堆疊而成的多個(gè)柵極結(jié)構(gòu)，且該硅基板上的每一漏區(qū)域形成一漏極接觸窗，而該硅基板上的該源區(qū)域形成至少一源極接觸窗。
8.根據(jù)權(quán)利要求7所述的非揮發(fā)性存儲(chǔ)器構(gòu)造，其特征在于:于該源區(qū)域每間隔至少二隔離層形成該源極接觸窗。
9.根據(jù)權(quán)利要求8所述的非揮發(fā)性存儲(chǔ)器構(gòu)造，其特征在于:其中該穿隧介電層與該阻電層分別由氧化硅所組成，該電荷捕捉層由氮化硅所組成，且該柵層由多晶硅所組成。
【文檔編號(hào)】H01L27/115GK103730424SQ201210422872
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月30日 優(yōu)先權(quán)日:2012年10月15日
【發(fā)明者】李文誠, 陳宜秀, 吳怡德 申請(qǐng)人:宜揚(yáng)科技股份有限公司