專利名稱：三維集成微型變壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別涉及用于隔離式信號和功率傳輸?shù)奈⑿妥儔浩鳌?br> 背景技術(shù)：
很多數(shù)據(jù)接口及功率模塊都需要用隔離器來確保安全、保護(hù)核心電路、消除基準(zhǔn)電壓差。傳統(tǒng)信號隔離市場被光耦合器壟斷，但光耦合器反應(yīng)慢、功耗大、易老化。變壓器具有隔離能力強(qiáng)、反應(yīng)快、壽命長等優(yōu)點(diǎn)，但傳統(tǒng)變壓器體積大、成本高。目前，對微型變壓器已經(jīng)有一定研究。US 6927662[I]提出了多種在同一芯片上集成的微型變壓器結(jié)構(gòu)，但這些結(jié)構(gòu)要么需要單獨(dú)的芯片面積來實(shí)現(xiàn)，從而提高了成本，要么金屬線圈厚度小電阻大，從而降低了性能。US 6927662 [I]還提出了一種兩線圈分別在兩芯片上的微型變壓器結(jié)構(gòu)，但該結(jié)構(gòu)的線圈同樣具有要么需要單獨(dú)的芯片面積來實(shí)現(xiàn)，要么金屬線圈厚度小電阻大的缺 點(diǎn)；該結(jié)構(gòu)線圈之間除了隔離材料外還有一層半導(dǎo)體襯底，間距較大，從而耦合因子較低，從而降低了性能。US 2012/0068301 Al [2]提出了一種在同一芯片上集成的微型變壓器結(jié)構(gòu)，但該結(jié)構(gòu)很難實(shí)現(xiàn)高的隔離能力。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種新型三維集成微型變壓器結(jié)構(gòu)以實(shí)現(xiàn)高性能芯片間隔離式信號和功率傳輸。本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，三維集成微型變壓器，其特征在于，在上層芯片的下方設(shè)置有第一金屬線圈，下層芯片的上方設(shè)置有第二金屬線圈，第一金屬線圈和第二金屬線圈位置大致相對，兩層芯片上的金屬線圈之間為隔離鍵合層。進(jìn)一步的說，第一金屬線圈設(shè)置于上層芯片的下表面，第一金屬線圈和上層芯片襯底之間為絕緣層；第二金屬線圈設(shè)置于下層芯片的上表面，第二金屬線圈和下層芯片襯底之間為絕緣層?；蛘?，第一金屬線圈嵌入設(shè)置于上層芯片襯底，第一金屬線圈和上層芯片襯底之間為絕緣層；第二金屬線圈嵌入設(shè)置于下層芯片襯底，第二金屬線圈和下層芯片襯底之間為絕緣層。本發(fā)明的線圈集成在芯片背面，不需要單獨(dú)的芯片面積，從而降低成本。采用嵌入式線圈還可以實(shí)現(xiàn)小電阻，從而提高性能。兩芯片背靠背三維疊置鍵合使得兩個(gè)線圈之間僅有一層隔離層，可以很好的實(shí)現(xiàn)線圈之間的耦合，從而提高性能。


圖I是第一種實(shí)施方式的結(jié)構(gòu)示意圖。圖2是實(shí)施例I的結(jié)構(gòu)示意圖。圖3是第二種實(shí)施方式的結(jié)構(gòu)示意圖。圖4是實(shí)施例2的結(jié)構(gòu)示意圖。
圖5是第三種實(shí)施方式的結(jié)構(gòu)示意圖。圖6是實(shí)施例3的結(jié)構(gòu)示意圖。圖7是第四種實(shí)施方式的結(jié)構(gòu)示意圖。圖8是實(shí)施例4的結(jié)構(gòu)示意圖。圖I 圖8皆為縱向剖視圖。
具體實(shí)施例方式具體實(shí)施方式
一參見圖I。本實(shí)施方式中，兩線圈分別集成在兩芯片背面的表面上，形成新型三維 集成微型變壓器。圖中標(biāo)號11、21的部分為絕緣層。第一金屬線圈(12)集成在正置上層芯片襯底(10)背面的表面上。第一金屬線圈
(12)和襯底之間為第一絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和襯底之間為第二絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。芯片的襯底材料可采用硅。絕緣層材料可以是硅氧化物，可通過化學(xué)氣相淀積等方法實(shí)現(xiàn)。在某些情況下(例如襯底電阻率較大)，金屬線圈和襯底之間可不設(shè)置絕緣層。金屬線圈的材料可為銅、鋁等，可采用濺射、蒸發(fā)、電鍍等方法實(shí)現(xiàn)。隔離層(30)的材料可以采用硅氧化物、聚酰亞胺(PI )、苯并環(huán)丁烯(BCB)等，可用化學(xué)氣相淀積(硅氧化物)、旋轉(zhuǎn)涂布(聚酰亞胺、苯并環(huán)丁烯)等方法實(shí)現(xiàn)。隔離層(30)還起到鍵合兩芯片的作用。金屬線圈可通過硅通孔(TSV)等技術(shù)電學(xué)連接到兩芯片正面。實(shí)施例I:參見圖2。本實(shí)施例的上下兩層芯片分別為發(fā)送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發(fā)送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發(fā)送器)電路，第一金屬線圈(12)集成在上層芯片襯底(10)背面的表面上。第一金屬線圈(12)和襯底之間為第一絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和襯底)之間為第二絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層
(30)。本實(shí)施例中，隔離層(30)連接了上下兩層芯片。
具體實(shí)施方式
二參見圖3。本實(shí)施方式的金屬線圈分別集成在兩芯片背面并嵌入芯片襯底中。圖中標(biāo)號11、21的部分為絕緣層。第一金屬線圈(12)集成于正置上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面并嵌入襯底。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。類似于實(shí)施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設(shè)置絕緣層。實(shí)施例2 :參見圖4
本實(shí)施例的上下兩層芯片分別為發(fā)送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發(fā)送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發(fā)送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。
具體實(shí)施方式
三參見圖5。本實(shí)施方式的兩金屬線圈分別集成在上層芯片背面的表面上、下層芯片背面并嵌入芯片襯底中。圖中標(biāo)號11、21的部分為絕緣層。
第一金屬線圈(12)集成于正置上層芯片襯底(10)背面的表面上。第一金屬線圈
(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層
(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。類似于實(shí)施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設(shè)置絕緣層。實(shí)施例3 :參見圖6本實(shí)施例的上下兩層芯片分別為發(fā)送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發(fā)送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發(fā)送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面的表面上。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。
具體實(shí)施方式
四參見圖7。本實(shí)施方式的金屬線圈分別集成在上層芯片背面并嵌入襯底中、下層芯片背面的表面上。圖中標(biāo)號11、21的部分為絕緣層。第一金屬線圈(12)集成于正置上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。類似于實(shí)施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設(shè)置絕緣層。實(shí)施例4:參見圖8本實(shí)施例的上下兩層芯片分別為發(fā)送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發(fā)送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發(fā)送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術(shù)進(jìn)行電學(xué)連接。本文的“上層”和“下層”的描述方式僅為便于結(jié)合附 圖區(qū)分說明，并非特定限制。說明書已經(jīng)充分說明本發(fā)明的原理和必要技術(shù)內(nèi)容，普通技術(shù)人員能夠依據(jù)說明書實(shí)施本發(fā)明，故不再贅述更加具體的技術(shù)細(xì)節(jié)。
權(quán)利要求
1.三維集成微型變壓器，其特征在于，在上層芯片的下方設(shè)置有第一金屬線圈[12]，下層芯片的上方設(shè)置有第二金屬線圈[22]，第一金屬線圈[12]和第二金屬線圈[22]位置相對，兩層芯片上的金屬線圈之間為隔離層[30]。
2.如權(quán)利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]設(shè)置于上層芯片的下表面，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]設(shè)置于下層芯片的上表面，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
3.如權(quán)利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]嵌入設(shè)置于上層芯片襯底[10]，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]嵌入設(shè)置于下層芯片襯底[20]，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
4.如權(quán)利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]設(shè)置于 上層芯片的下表面，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]嵌入設(shè)置于下層芯片襯底[20]，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
5.如權(quán)利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]嵌入設(shè)置于上層芯片襯底[10]，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]設(shè)置于下層芯片的上表面，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
全文摘要
三維集成微型變壓器，涉及集成電路，本發(fā)明在上層芯片的下方設(shè)置有第一金屬線圈，下層芯片的上方設(shè)置有第二金屬線圈，第一金屬線圈和第二金屬線圈位置相對，兩層芯片上的金屬線圈之間為隔離層。本發(fā)明的線圈集成在芯片背面，不需要單獨(dú)的芯片面積，從而降低成本。采用嵌入式線圈還可以實(shí)現(xiàn)小電阻，從而提高性能。兩芯片背靠背三維疊置鍵合使得兩個(gè)線圈之間僅有一層隔離層，可以很好的實(shí)現(xiàn)線圈之間的耦合，從而提高性能。
文檔編號H01F27/28GK102969304SQ201210475510
公開日2013年3月13日 申請日期2012年11月21日 優(yōu)先權(quán)日2012年11月21日
發(fā)明者伍榮翔, 李威, 單建安, 羅和平 申請人:電子科技大學(xué)