逆導(dǎo)型igbt的集電極結(jié)構(gòu)及其制備方法
【專利摘要】本發(fā)明公開了一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，包括：基區(qū)、N-鍺缺陷層、P+鍺集電極區(qū)、N+鍺短路區(qū)及集電極金屬層；所述N-鍺缺陷層設(shè)置在基區(qū)底面；所述P+鍺集電極區(qū)及N+鍺短路區(qū)并列設(shè)置在所述N-鍺缺陷層底面與所述集電極金屬層之間。本發(fā)明還公開了一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法。本發(fā)明提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法，采用鍺材料或者鍺硅材料做逆導(dǎo)型IGBT背面集電極可以大幅降低發(fā)生回跳現(xiàn)象時的集電極-發(fā)射極電壓、發(fā)射極電流密度，從而抑制了器件的回跳現(xiàn)象，還可以在低溫下獲得較高的雜質(zhì)激活率，能避免昂貴的離子注入過程，降低導(dǎo)通電壓和關(guān)斷時間。
【專利說明】逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及功率半導(dǎo)體器件【技術(shù)領(lǐng)域】，特別涉及逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]在常規(guī)的IGBT制備工藝中，首先是正面工藝，包括氧化，離子注入，曝光，淀積和刻蝕等形成正面的PN結(jié)、柵電極和發(fā)射極圖形。然后是背面的減薄工藝。依照器件的結(jié)構(gòu)和應(yīng)用的電壓等級的不同，最終減薄之后的厚度也各不相同。對于穿通型(又稱為電場阻斷型)的器件，在減薄之后首先N型離子注入(例如P離子)并退火形成一層N+緩沖層。然后是P型離子注入(例如B離子)并退火形成集電極層。對于非穿通型器件則不用形成N+緩沖層，只需形成集電極層。在這種方法中，集電極材料采用硅背面退火溫度受正面金屬Al電極能承受的最高溫度的限制，一般N+緩沖層和集電極層的最高退火溫度小于500°C。這種方法背面雜質(zhì)的激活率較低，一般小于10%。激光退火可以避免此限制獲得高的雜質(zhì)激活率，然而需要昂貴的設(shè)備。
[0003]逆導(dǎo)型IGBT的大部分結(jié)構(gòu)與傳統(tǒng)的IGBT結(jié)構(gòu)相似。最大的區(qū)別是，逆導(dǎo)型IGBT的集電極不是連續(xù)的P+區(qū)，而是間斷地引入一些N+短路區(qū)。逆導(dǎo)型IGBT的P—基區(qū)、N—漂移區(qū)、N+緩沖層層及N+短路區(qū)構(gòu)成了一個PIN 二極管。逆導(dǎo)型IGBT等效于一個IGBT與一個PIN 二極管反并聯(lián)，只不過在同一芯片上實現(xiàn)了。當(dāng)IGBT在承受反壓時，這個PIN 二極管導(dǎo)通，這也正是稱其為逆導(dǎo)型IGBT的原因。在關(guān)斷期間，逆導(dǎo)型IGBT為漂移區(qū)過剩載流子提供了一條有效的抽走通道，大大縮短了逆導(dǎo)型IGBT的關(guān)斷時間。
[0004]逆導(dǎo)型IGBT的思想節(jié)省了芯片面積、封裝、測試費用，降低了器件成本。此外，它還具有低的損耗、良好的SOA (安全工作區(qū))特性、正的溫度系數(shù)，以及良好的軟關(guān)斷特性、短路特性以及良好的功率循環(huán)特性。
[0005]然而，逆導(dǎo)型IGBT在擁有諸多優(yōu)點的同時，也帶來了些問題。當(dāng)N+短路區(qū)將N+緩沖層上拉到與集電極電勢接近的水平，這導(dǎo)致集電結(jié)很難正偏。這一方面產(chǎn)生回跳現(xiàn)象，另一方面導(dǎo)致集電結(jié)的空穴注入效率減小，從而導(dǎo)致導(dǎo)通壓降比較大。
【發(fā)明內(nèi)容】
[0006]本發(fā)明所要解決的技術(shù)問題是提供一種能抑制器件回跳現(xiàn)象的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法。
[0007]為解決上述技術(shù)問題，本發(fā)明的一個方面提供了一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，包括:基區(qū)、N—鍺缺陷層、P+鍺集電極區(qū)、N+鍺短路區(qū)及集電極金屬層；
[0008]所述N_鍺缺陷層設(shè)置在基區(qū)底面；
[0009]所述P+鍺集電極區(qū)及N+鍺短路區(qū)并列設(shè)置在所述N—鍺缺陷層底面與所述集電極金屬層之間。
[0010]進一步地，所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，還包括:[0011]緩沖層，所述緩沖層設(shè)置在所述N—鍺缺陷層與所述基區(qū)之間；
[0012]所述緩沖層包括N+硅層、N+鍺層或N+硅鍺層。
[0013]進一步地，所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，還包括:
[0014]N_鍺層，所述N_鍺層設(shè)置在所述N_鍺缺陷層與所述P+鍺集電極區(qū)及N+鍺短路區(qū)之間。
[0015]進一步地，所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，還包括:
[0016]N+鍺缺陷層及P+鍺缺陷層；
[0017]所述N+鍺缺陷層設(shè)置在所述N_鍺缺陷層與N+鍺短路區(qū)之間；
[0018]所述P+鍺缺陷層設(shè)置在所述N—鍺缺陷層與所述P+鍺集電極區(qū)之間。
[0019]本發(fā)明的另一個方面提供了一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，包括:
[0020]將芯片背面減薄后，在基區(qū)底面外延鍺層，形成N_鍺缺陷層及N_鍺層；
[0021]在所述N—鍺層底面一邊通過光刻，再進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)；
[0022]在所述N—鍺層底面另一邊通過光刻，再進行N型雜質(zhì)注入后退火，形成N+鍺短路區(qū)；
[0023]將所述P+鍺集電極區(qū)及N+鍺短路區(qū)底面金屬化形成集電極金屬層。
[0024]進一步地，所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，還包括:
[0025]在形成N—鍺缺陷層及N—鍺層之前，在基區(qū)底面通過離子注入退火形成緩沖層，所述緩沖層包括N+硅層、N+鍺層或N+硅鍺層。
[0026]進一步地，所述在形成P+鍺集電極區(qū)時，當(dāng)P型雜質(zhì)擴散到所述N—鍺缺陷層底面邊界時，所述P+鍺集電極區(qū)覆蓋所述N-鍺層，與所述N—鍺缺陷層底面相連。
[0027]進一步地，所述在形成N+鍺短路區(qū)時，當(dāng)N型雜質(zhì)擴散到所述N-鍺缺陷層底面邊界時，所述N+鍺短路區(qū)覆蓋所述N_鍺層，與所述N_鍺缺陷層底面相連。
[0028]進一步地，所述在形成P+鍺集電極區(qū)時，當(dāng)P型雜質(zhì)擴散到所述N—鍺缺陷層內(nèi)部時，所述P+鍺集電極區(qū)覆蓋所述N—鍺層，且P型雜質(zhì)擴散區(qū)與所述P+鍺缺陷層重合區(qū)域形成N+鍺缺陷層。
[0029]進一步地，所述在形成N+鍺短路區(qū)時，當(dāng)N型雜質(zhì)擴散到所述N_鍺缺陷層內(nèi)部時，所述N+鍺短路區(qū)覆蓋所述N—鍺層，且N型雜質(zhì)擴散區(qū)與所述N—鍺缺陷層重合區(qū)域形成P+鍺缺陷層。
[0030]本發(fā)明提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法，采用鍺材料或者鍺硅材料做逆導(dǎo)型IGBT背面集電極可以大幅降低發(fā)生回跳現(xiàn)象時的集電極-發(fā)射極電壓、發(fā)射極電流密度，從而抑制了器件的回跳現(xiàn)象。通過采用鍺材料或者鍺硅材料作為背面緩沖層和集電極材料，可以在低溫下獲得較高的雜質(zhì)激活率。除此以外，由于在鍺和硅的界面處存在缺陷密度很高的區(qū)域，該區(qū)域可以自動形成P型摻雜，避免了昂貴的離子注入過程。這種方法還可以降低導(dǎo)通電壓和關(guān)斷時間。
【專利附圖】
【附圖說明】
[0031]圖1為本發(fā)明實施例一提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0032]圖2為制備圖1所示結(jié)構(gòu)中N—鍺缺陷層及N—鍺層的結(jié)構(gòu)示意圖；[0033]圖3為制備圖1所示結(jié)構(gòu)時在N_鍺層底面另一邊通過光刻，再進行N型雜質(zhì)注入的不意圖；
[0034]圖4為制備圖1所示結(jié)構(gòu)中N+鍺短路區(qū)的結(jié)構(gòu)示意圖；
[0035]圖5為制備圖1所示結(jié)構(gòu)時在N_鍺層底面另一邊通過光刻，再進行P型雜質(zhì)注入的不意圖；
[0036]圖6為制備圖1所示結(jié)構(gòu)中P+鍺集電極區(qū)的結(jié)構(gòu)示意圖；
[0037]圖7為本發(fā)明實施例二提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0038]圖8為本發(fā)明實施例三提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0039]圖9為本發(fā)明實施例四提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0040]圖10為本發(fā)明實施例五提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0041]圖11為本發(fā)明實施例六提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0042]實施例一:
[0043]參見圖1，本發(fā)明實施例提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)包括:
[0044]基區(qū)100、N—鍺缺陷層101、N—鍺層102、P+鍺集電極區(qū)103、N+鍺短路區(qū)104及集電極金屬層105。N—鍺缺陷層101設(shè)置在基區(qū)100底面。K鍺層102設(shè)置在所述N_鍺缺陷層101與所述P+鍺集電極區(qū)103及N+鍺短路區(qū)`104之間。P+鍺集電極區(qū)103及N+鍺短路區(qū)104并列設(shè)置在所述N—鍺缺陷層101底面與所述集電極金屬層105之間。
[0045]本發(fā)明提供的一種制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法，包括:
[0046]步驟S 1:參見圖2，將芯片背面減薄后，在基區(qū)100底面外延鍺層，形成N_鍺缺陷層101及【鍺層102。在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T50(TC的條件下在基區(qū)100底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N—鍺缺陷層101。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即N-鍺層102。
[0047]步驟S2:參見圖5、圖6在所述N_鍺層102底面一邊通過光刻，再進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)103 ；
[0048]步驟S3:參見圖3、圖4在所述N_鍺層102底面另一邊通過光刻，再進行N型雜質(zhì)注入后退火，形成N+鍺短路區(qū)104 ；
[0049]步驟S4:將所述P+鍺集電極區(qū)103及N+鍺短路區(qū)104底面金屬化形成集電極金屬層。
[0050]其中步驟2和步驟3的制備順序可以互換，進行P型雜質(zhì)注入及N型雜質(zhì)注入時，氫離子的能量為20-100KeV，注入劑量為IO12-1OlfVcm2，氫離子激活溫度為300°C _500°C，優(yōu)選地為400°C，退火時間為10秒到120分鐘，優(yōu)選地為10分鐘到30分鐘。
[0051]實施例二:
[0052]參見圖7，本發(fā)明實施例提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)包括:
[0053]基區(qū)100、N—鍺缺陷層101、P+鍺集電極區(qū)103、N+鍺短路區(qū)104及集電極金屬層105。N—鍺缺陷層101設(shè)置在基區(qū)100底面。P+鍺集電極區(qū)103及N+鍺短路區(qū)104并列設(shè)置在所述N—鍺缺陷層101底面與所述集電極金屬層105之間。
[0054]本發(fā)明提供的一種制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法，包括:
[0055]步驟S1:參見圖7，將芯片背面減薄后，在基區(qū)200底面外延鍺層，形成N_鍺缺陷層201及【鍺層。在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T50(TC的條件下在基區(qū)200底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N—鍺缺陷層201。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即N—鍺層。
[0056]步驟S2:在所述N—鍺層202底面一邊通過光刻，再進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)203 ;所述在形成P+鍺集電極區(qū)203時，當(dāng)P型雜質(zhì)擴散到所述N_鍺缺陷層201底面邊界時，所述P+鍺集電極區(qū)203覆蓋所述N_鍺層，與所述N_鍺缺陷層201底面相連。
[0057]步驟S3:在所述N_鍺層202底面另一邊通過光刻，再進行N型雜質(zhì)注入后退火，形成N+鍺短路區(qū)204 ;所述在形成N+鍺短路區(qū)204時，當(dāng)N型雜質(zhì)擴散到所述N_鍺缺陷層201底面邊界時，所述N+鍺短路區(qū)204覆蓋所述N_鍺層，與所述N_鍺缺陷層201底面相連。
[0058]步驟S4:將所述P+鍺集電極區(qū)103及N+鍺短路區(qū)104底面金屬化形成集電極金屬層。
[0059]其中步驟2和步驟3的制備順序可以互換，進行P型雜質(zhì)注入及N型雜質(zhì)注入時，氫離子的能量為20 -1OOKeV,·注入劑量為IO12 - 1016/cm2，氫離子激活溫度為300°C -500°C,優(yōu)選地為400°C，退火時間為10秒到120分鐘，優(yōu)選地為10分鐘到30分鐘。
[0060]實施例三:
[0061]參見圖8，本發(fā)明實施例提供的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)包括:基區(qū)300、N_鍺缺陷層301、N+鍺缺陷層306、P+鍺缺陷層305，P+鍺集電極區(qū)303、N+鍺短路區(qū)304及集電極金屬層309。N—鍺缺陷層301設(shè)置在基區(qū)300底面。P+鍺集電極區(qū)303及N+鍺短路區(qū)304并列設(shè)置在所述N—鍺缺陷層301底面與所述集電極金屬層309之間。N+鍺缺陷層306設(shè)置在所述N_鍺缺陷層301與N+鍺短路區(qū)304之間；所述P+鍺缺陷層305設(shè)置在所述N_鍺缺陷層301與所述P+鍺集電極區(qū)303之間。
[0062]本實施例提供的制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法包括:
[0063]步驟S1:參見圖8，將芯片背面減薄后，在基區(qū)300底面外延鍺層，形成N—鍺缺陷層301及N_鍺層，在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T50(TC的條件下在基區(qū)300底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N_鍺缺陷層301。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即N_鍺層。
[0064]步驟S2:在所述N-鍺層底面一邊通過光刻，再進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)303 ;在形成P+鍺集電極區(qū)303時，當(dāng)P型雜質(zhì)擴散到所述N—鍺缺陷層301內(nèi)部時，所述P+鍺集電極區(qū)303覆蓋所述N_鍺層，且P型雜質(zhì)擴散區(qū)與所述P+鍺缺陷層301重合區(qū)域形成P+鍺缺陷層305。
[0065]步驟S3:在所述N_鍺層底面另一邊通過光刻，再進行N型雜質(zhì)注入后退火，形成N+鍺短路區(qū)304 ;在形成N+鍺短路區(qū)304時，當(dāng)N型雜質(zhì)擴散到所述N_鍺缺陷層301內(nèi)部時，所述N+鍺短路區(qū)303覆蓋所述N_鍺層，且N型雜質(zhì)擴散區(qū)與所述N_鍺缺陷層301重合區(qū)域形成N+鍺缺陷層306。步驟S4:將所述P+鍺集電極區(qū)103及N+鍺短路區(qū)104底面金屬化形成集電極金屬層309。
[0066]其中步驟2和步驟3的制備順序可以互換，進行P型雜質(zhì)注入及N型雜質(zhì)注入時，氫離子的能量為20 -1OOKeV,注入劑量為IO12 - 1016/cm2，氫離子激活溫度為300°C -500°C,優(yōu)選地為400°C，退火時間為10秒到120分鐘，優(yōu)選地為10分鐘到30分鐘。
[0067]實施例四:
[0068]參見圖9，本實施例與實施例一的不同之處在于，本發(fā)明實施例提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)還包括緩沖層，緩沖層包括N+硅層、N+鍺層或N+硅鍺層。本實施例采用的是N+硅層407。N+硅層407設(shè)置在所述N—鍺缺陷層101與所述基區(qū)100之間。
[0069]本實施例提供的制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法，步驟S I為將芯片背面減薄后，先通過離子注入退火形成N+硅層407作為緩沖層，然后在在N+硅層407底面外延鍺層，形成N—鍺缺陷層101及【鍺層102。在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T500°C的條件下在N+硅層407底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N—鍺缺陷層101。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即K鍺層102。其中，作為緩沖層的N+硅層407可以通過淀積鍺硅形成N+硅鍺層進行替換，也可以通過沉淀鍺形成N+鍺層進行替換。
[0070]其他地方與實施例一完全一致。
[0071]實施例五:
[0072]參見圖10，本實 施例與實施例二的不同之處在于，本發(fā)明實施例提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)還包括緩沖層，緩沖層包括N+硅層、N+鍺層或N+硅鍺層。本實施例采用的是N+硅層507。N+硅層507設(shè)置在所述N—鍺缺陷層201與所述基區(qū)200之間。
[0073]本實施例提供的制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法，步驟S I為將芯片背面減薄后，先通過離子注入退火形成N+硅層507作為緩沖層，然后在在N+硅層507底面外延鍺層，形成N—鍺缺陷層201及【鍺層202。在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T500°C的條件下在N+硅層507底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N—鍺缺陷層201。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即K鍺層202。其中，作為緩沖層的N+硅層507可以通過淀積鍺硅形成N+硅鍺層進行替換，也可以通過沉淀鍺形成N+鍺層進行替換。
[0074]其他地方與實施例一完全一致。
[0075]實施例六:
[0076]本實施例與實施例三的不同之處在于，本發(fā)明實施例提供的一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)還包括緩沖層，緩沖層包括N+硅層、N+鍺層或N+硅鍺層。本實施例采用的是N+硅層607。N+硅層607設(shè)置在所述N_鍺缺陷層301與所述基區(qū)300之間。
[0077]本實施例提供的制備上述逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的方法，步驟SI為將芯片背面減薄后，先通過離子注入退火形成N+硅層607作為緩沖層，然后在在N+硅層607底面外延鍺層，形成N—鍺缺陷層301及【鍺層302。在芯片的正面結(jié)構(gòu)制備完成后，首先將芯片背面減薄到設(shè)計時所需的厚度。然后在40(T500°C的條件下在N+硅層607底面外延一定厚度的鍺。由于硅鍺晶格常數(shù)有差別，故在硅與鍺之間會形成一層缺陷濃度較高的N—鍺缺陷層301。外延的鍺是低摻雜濃度的N型摻雜半導(dǎo)體。生長了一定厚度的缺陷鍺后，便可生長出低缺陷濃度的鍺層，即K鍺層302。其中，作為緩沖層的N+硅層307可以通過淀積鍺硅形成N+硅鍺層進行替換，也可以通過沉淀鍺形成N+鍺層進行替換。
[0078]其他地方與實施例一完全一致。
[0079]由于硅材料的PN結(jié)開啟電壓為0.70V,而鍺材料的PN結(jié)開啟電壓為0.32V，本發(fā)明提供的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)及其制備方法，采用鍺材料或者鍺硅材料做逆導(dǎo)型IGBT背面集電極可以大幅降低發(fā)生回跳現(xiàn)象時的集電極-發(fā)射極電壓、發(fā)射極電流密度，從而抑制了器件的回跳現(xiàn)象。通過采用鍺材料或者鍺硅材料作為背面緩沖層和集電極材料，可以在低溫下獲得較高的雜質(zhì)激活率。除此以外，由于在鍺和硅的界面處存在缺陷密度很高的區(qū)域，該區(qū)域可以自動形成P型摻雜，避免了昂貴的離子注入過程。這種方法還可以降低導(dǎo)通電壓和關(guān)斷時間。具體有帶來了以下有益效果:
[0080](I)大幅降低發(fā)生回跳現(xiàn)象時的集電極-發(fā)射極電壓、發(fā)射極電流密度，從而抑制了器件的回跳現(xiàn)象；
[0081](2)采用離子注入，具有精確的雜質(zhì)濃度控制；
[0082](3)低溫的雜質(zhì)激活，在400°C下雜質(zhì)即可完全激活；
[0083](4) P+鍺具有更高的載流子遷移率，并且P+鍺具有更低的接觸勢壘，因此IGBT具有更低的導(dǎo)通壓降；
[0084](5)集電極透明度的控制，鍺具有更小的少數(shù)載流子壽命，在背面PN結(jié)正偏時，從N_基區(qū)注入到P+鍺中的載流子能夠更快的復(fù)合，因此IGBT具有更快的關(guān)斷速度。
[0085]最后所應(yīng)說明的是，以上【具體實施方式】僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照實例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，其特征在于，包括: 基區(qū)、N—鍺缺陷層、P+鍺集電極區(qū)、N+鍺短路區(qū)及集電極金屬層； 所述N—鍺缺陷層設(shè)置在基區(qū)底面； 所述P+鍺集電極區(qū)及N+鍺短路區(qū)并列設(shè)置在所述N—鍺缺陷層底面與所述集電極金屬層之間。
2.如權(quán)利要求1所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，其特征在于，還包括: 緩沖層，所述緩沖層設(shè)置在所述N—鍺缺陷層與所述基區(qū)之間； 所述緩沖層包括N+硅層、N+鍺層或N+硅鍺層。
3.如權(quán)利要求1或2所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，其特征在于，還包括: N_鍺層，所述N—鍺層設(shè)置在所述N—鍺缺陷層與所述P+鍺集電極區(qū)及N+鍺短路區(qū)之間。
4.如權(quán)利要求1或2所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)，其特征在于，還包括: N+鍺缺陷層及P+鍺缺陷層； 所述N+鍺缺陷層設(shè)置在所述N_鍺缺陷層與N+鍺短路區(qū)之間； 所述P+鍺缺陷層設(shè)置在所述N—鍺缺陷層與所述P+鍺集電極區(qū)之間。
5.一種逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于，包括: 將芯片背面減薄后，在基區(qū)底面外延鍺層，形成N_鍺缺陷層及N_鍺層； 在所述N—鍺層底面一邊通過光刻，再進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)； 在所述N—鍺層底面另一邊通過光刻，再進行N型雜質(zhì)注入后退火，形成N+鍺短路區(qū)； 將所述P+鍺集電極區(qū)及N+鍺短路區(qū)底面金屬化形成集電極金屬層。
6.如權(quán)利要求5所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于，還包括: 在形成N—鍺缺陷層及N—鍺層之前，在基區(qū)底面通過離子注入退火形成緩沖層，所述緩沖層包括N+硅層、N+鍺層或N+硅鍺層。
7.如權(quán)利要求5或6所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于: 所述在形成P+鍺集電極區(qū)時，當(dāng)P型雜質(zhì)擴散到所述N—鍺缺陷層底面邊界時，所述P+鍺集電極區(qū)覆蓋所述N—鍺層，與所述N—鍺缺陷層底面相連。
8.如權(quán)利要求5或6所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于: 所述在形成N+鍺短路區(qū)時，當(dāng)N型雜質(zhì)擴散到所述N—鍺缺陷層底面邊界時，所述N+鍺短路區(qū)覆蓋所述N—鍺層，與所述N—鍺缺陷層底面相連。
9.如權(quán)利要求5或6所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于，所述在進行P型雜質(zhì)注入后退火，形成P+鍺集電極區(qū)包括: 所述在形成P+鍺集電極區(qū)時，當(dāng)P型雜質(zhì)擴散到所述N-鍺缺陷層內(nèi)部時，所述P+鍺集電極區(qū)覆蓋所述N_鍺層，且P型雜質(zhì)擴散區(qū)與所述P+鍺缺陷層重合區(qū)域形成N+鍺缺陷層。
10.如權(quán)利要求5或6所述的逆導(dǎo)型IGBT的集電極結(jié)構(gòu)的制備方法，其特征在于: 所述在形成N+鍺短路區(qū)時，當(dāng)N型雜質(zhì)擴散到所述N—鍺缺陷層內(nèi)部時，所述N+鍺短路區(qū)覆蓋所述N—鍺層，且N型雜質(zhì)擴散區(qū)與所述N—鍺缺陷層重合區(qū)域形成P+鍺缺陷層。
【文檔編號】H01L21/331GK103855204SQ201210524694
【公開日】2014年6月11日 申請日期:2012年12月7日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】張文亮, 胡愛斌, 朱陽軍, 陸江 申請人:中國科學(xué)院微電子研究所, 上海聯(lián)星電子有限公司, 江蘇中科君芯科技有限公司