用于在三維集成結(jié)構(gòu)內(nèi)產(chǎn)生電功率的方法及相應(yīng)鏈接器件的制作方法
【專利摘要】本發(fā)明提供一種用于在包括由鏈接器件電互連的多個(gè)元件的三維集成結(jié)構(gòu)內(nèi)產(chǎn)生電功率的方法，方法包括，作為所述元件(CI1、CI2)中的至少一個(gè)的操作結(jié)果，在鏈接器件的至少一個(gè)區(qū)域內(nèi)產(chǎn)生溫度梯度(GDT)，并且使用至少一個(gè)熱電發(fā)電器(GEN)產(chǎn)生電功率，熱電發(fā)電器包括熱電偶的至少一個(gè)組件，熱電偶串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的，并且被包括在受到所述溫度梯度的所述區(qū)域內(nèi)。
【專利說(shuō)明】用于在三維集成結(jié)構(gòu)內(nèi)產(chǎn)生電功率的方法及相應(yīng)鏈接器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子領(lǐng)域，尤其涉及三維技術(shù)平臺(tái)，并且更具體地涉及在集成結(jié)構(gòu)內(nèi)產(chǎn)生不同于由傳統(tǒng)電源(諸如例如電池)產(chǎn)生的電功率的電功率。
【背景技術(shù)】
[0002]三維集成結(jié)構(gòu)包括例如由鏈接器件電互連的若干元件(至少兩個(gè))，鏈接器件通常被本領(lǐng)域技術(shù)人員稱為“插入體(interposer) ”?？傮w而言，插入體包括例如硅襯底，可以在硅襯底上形成金屬跡線，金屬跡線在至少一個(gè)金屬化層級(jí)上行進(jìn)和/或被配備有穿過(guò)襯底的過(guò)孔，過(guò)孔通常被本領(lǐng)域技術(shù)人員縮寫為TSV(用于硅通孔)，以便提供可以被布置在插入體的相同面上或不同面上的各種元件之間的互連。
[0003]因此，可以通過(guò)珠狀體或“凸塊(bump) ”，在插入體的相同第一面上電互連或非電互連地連接兩個(gè)元件(諸如集成電路)，并且也可以通過(guò)凸塊將另一元件(例如印刷電路板(PCB)或者另一集成電路)電連接到插入體的另一面。

【發(fā)明內(nèi)容】

[0004]根據(jù)一個(gè)實(shí)施例及其實(shí)施方式，因而其構(gòu)思是使用專用于集成結(jié)構(gòu)的操作恢復(fù)電功率，并且然后潛在地存儲(chǔ)電功率，以便能夠例如向結(jié)構(gòu)的集成電路的特定部分供電，和/或?qū)﹄姵卦俪潆?。然后能夠顯著地增加電池的壽命和/或減小后者的尺寸。
[0005]為了這個(gè)目的，構(gòu)思具體是使用結(jié)構(gòu)的插入體中的可用空間來(lái)容納給將允許產(chǎn)生這種電功率的熱電發(fā)電器。
[0006]實(shí)際上，當(dāng)插入體包括半導(dǎo)體襯底以及在襯底上面掩埋在絕緣涂層中的導(dǎo)電互連部分(互連部分通常被本領(lǐng)域技術(shù)人員縮寫為BE0L( “后端制程”))，并且當(dāng)插入體用于采用被包括在這個(gè)互連部分(BEOL)中的金屬跡線的、在集成結(jié)構(gòu)的各種元件之間的互連時(shí)，插入體特別直接地用于將掩埋在所述互連部分和所述半導(dǎo)體襯底之間的絕緣涂層內(nèi)的熱電偶的至少一部分，特別是成對(duì)的N和P條。
[0007]然后可以在互連部分的至少一個(gè)金屬化層級(jí)上形成在各種熱電偶之間的電鏈接。
[0008]在插入體內(nèi)容納的熱電發(fā)電器是有益的，但熱電發(fā)電器不限于使用CMOS技術(shù)制造的發(fā)電器，并且熱電發(fā)電器與在微電子領(lǐng)域已經(jīng)廣泛應(yīng)用的制造技術(shù)完全兼容，尤其是用于板上非易失性存儲(chǔ)器或者根據(jù)本領(lǐng)域技術(shù)人員公知的技術(shù)的嵌入式存儲(chǔ)器(換句話講，在同時(shí)包括另一部件(例如處理器)的相同集成電路上制造的存儲(chǔ)器，該存儲(chǔ)器與外部存儲(chǔ)器模塊相反，外部存儲(chǔ)器模塊在與包括處理器的集成電路不同的專用集成電路上制造)O
[0009]特別地，利用已經(jīng)可用的材料層(例如多晶硅)，以便形成存儲(chǔ)器單元，并且與現(xiàn)有存儲(chǔ)器單元的制造工藝相比，發(fā)電器不需要任何額外的掩膜或額外的工藝步驟。
[0010]作為一個(gè)變體，利用發(fā)電器，發(fā)電器的制造工藝在集成到用于存儲(chǔ)器單元的傳統(tǒng)制造工藝的同時(shí)，不再需要包括一些特別易于實(shí)施的額外的制造工藝步驟。[0011]根據(jù)一個(gè)方面，提供一種用于在三維集成結(jié)構(gòu)內(nèi)產(chǎn)生電功率的方法，該三維集成結(jié)構(gòu)包括由鏈接器件電互連的若干元件，方法包括:在鏈接器件的至少一個(gè)區(qū)域內(nèi)產(chǎn)生由所述元件中的至少一個(gè)元件的操作所致的溫度梯度，并且使用至少一個(gè)熱電發(fā)電器產(chǎn)生電功率，熱電發(fā)電器包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)組件，并且被包含在經(jīng)受所述溫度梯度的所述區(qū)域內(nèi)。
[0012]根據(jù)另一方面，提供一種用于互連三維集成結(jié)構(gòu)的若干元件的鏈接器件，還包括至少一個(gè)熱電發(fā)電器，熱電發(fā)電器包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)組件。
[0013]根據(jù)與用于制造嵌入式非易失性存儲(chǔ)器的技術(shù)顯著兼容的一個(gè)有利的實(shí)施例，鏈接器件包括例如由硅制成的半導(dǎo)體襯底和絕緣區(qū)域，絕緣區(qū)域例如為本領(lǐng)域技術(shù)人員熟知為STI (淺溝槽隔離)的淺溝槽，并且熱電偶的所述至少一個(gè)組件包括平行半導(dǎo)體區(qū)域，例如N型或P型摻雜的多晶硅區(qū)域，每個(gè)半導(dǎo)體區(qū)域具有從兩種相反導(dǎo)電類型中選取的一種導(dǎo)電類型；
[0014]這些平行半導(dǎo)體區(qū)域中的至少一些可以在平行絕緣區(qū)域之間的襯底中行進(jìn)，
[0015]或者，這些平行半導(dǎo)體區(qū)域中的至少一些可以在襯底的一部分之上和上方并且在絕緣區(qū)域的至少一部分的頂部上行進(jìn)而同時(shí)與所述襯底的一部分電隔離，
[0016]或者，這些平行半導(dǎo)體區(qū)域中的至少一些用絕緣材料涂覆，并且這些平行半導(dǎo)體區(qū)域中的至少一些可以整體在平行絕緣區(qū)域的頂部上或者整體在襯底的位于所述平行絕緣區(qū)域之間的區(qū)域的頂部上行進(jìn)。
[0017]無(wú)論配置如何，所述半導(dǎo)體區(qū)域串聯(lián)地電連接，以便形成交替地具有兩種導(dǎo)電類型中的一種和另一種的區(qū)域鏈。
[0018]根據(jù)一個(gè)實(shí)施例，發(fā)電器還包括在半導(dǎo)體區(qū)域之間提供電鏈接的導(dǎo)電連接裝置，這些連接裝置位于襯底的頂部之上，并且將具有兩種導(dǎo)電類型中的一種(例如N型導(dǎo)電類型)的半導(dǎo)體區(qū)域的一個(gè)端部區(qū)域連接到具有另一導(dǎo)電類型(例如P型導(dǎo)電類型)的半導(dǎo)體區(qū)域的端部區(qū)域。
[0019]例如，這些連接裝置用絕緣材料涂覆，并且包括平行于半導(dǎo)體區(qū)域的金屬跡線，金屬跡線通過(guò)豎直電鏈接(被本領(lǐng)域技術(shù)人員熟知為“過(guò)孔”或“接觸”)被連接到所述端部區(qū)域。
[0020]用于形成熱電偶的組件的多個(gè)結(jié)構(gòu)是可能的。
[0021]發(fā)電器還能夠包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)另一組件熱電偶，所有組件相互并聯(lián)地電連接和熱連接。
[0022]根據(jù)另一方面，還提供一種三維集成結(jié)構(gòu)，其包括由鏈接器件(諸如上文中限定的那樣)電互連的至少兩個(gè)元件，其熱電發(fā)電器以如下方式與所述元件中的至少一個(gè)元件熱耦合，所述元件中的所述至少一個(gè)元件能夠在操作中在所有熱電偶的對(duì)應(yīng)的第一端部區(qū)域和對(duì)應(yīng)的第二端部區(qū)域之間產(chǎn)生溫度梯度；鏈接器件還包括導(dǎo)電輸出裝置，其耦合到所述發(fā)電器，以便遞送由所述發(fā)電器產(chǎn)生的所述電功率。
[0023]集成結(jié)構(gòu)還能夠包括用于存儲(chǔ)電功率的裝置，該裝置電耦合到導(dǎo)電輸出裝置。
[0024]根據(jù)一個(gè)實(shí)施例，鏈接器件包括在半導(dǎo)體襯底上面的至少一個(gè)金屬化層級(jí)，并且在熱電偶之間的電鏈接的至少一部分包括在至少一個(gè)金屬化層級(jí)之上行進(jìn)的金屬跡線?！緦＠綀D】

【附圖說(shuō)明】
[0025]基于對(duì)附圖和非限制性的實(shí)施例的詳細(xì)描述的研究，本發(fā)明的其它優(yōu)點(diǎn)和特征將變得明顯，其中:
[0026]圖1示意性地示出根據(jù)本發(fā)明的方法的一種實(shí)施方式，在根據(jù)本發(fā)明的集成結(jié)構(gòu)的一個(gè)示例的鏈接器件或插入體的一個(gè)實(shí)施例內(nèi)并入熱電發(fā)電器的一個(gè)示例，
[0027]圖2和圖3示意性地示出根據(jù)本發(fā)明的發(fā)電器的示例，發(fā)電器可以由鏈接器件支撐和/或被并入到鏈接器件中，以及
[0028]圖4到圖16更具體地但仍以示意性方式示出根據(jù)本發(fā)明的發(fā)電器的其它示例，發(fā)電器可以由鏈接器件支撐和/或被并入到鏈接器件中。
【具體實(shí)施方式】
[0029]在圖1中，附圖標(biāo)記STD指示三維集成結(jié)構(gòu)，三維集成結(jié)構(gòu)包括鏈接器件或插入體INTP，在本示例中在鏈接器件或插入體INTP的上部面上通過(guò)連接珠狀體或“凸塊” BL來(lái)連接兩個(gè)集成電路CIl和CI2。
[0030]此外,集成結(jié)構(gòu)STD還包括第三元件,在本示例中是集成電路板或PCB (印刷電路板)，同樣通過(guò)凸塊BL將插入體INTP的下部面連接到集成電路板或PCB上。
[0031]插入體INTP包括通常由硅制成的襯底SB，以及互連部分INTX，互連部分INTX包括若干金屬化層級(jí)，在該若干金屬化層級(jí)內(nèi)形成連接在一起的金屬跡線，其中一些金屬跡線通過(guò)過(guò)孔連接。金屬跡線的和過(guò)孔的整體組件用絕緣涂層(例如二氧化硅)涂覆，并且具體地提供在兩個(gè)集成電路CIl和CI2之間的電互連。
[0032]襯底SB還包括導(dǎo)電豎直鏈接LV，該豎直鏈接LV為TSV ( “硅通孔”)的形式，允許例如互連部分ITX的金屬跡線中的一些與凸塊BL電連接，以提供在集成電路CIl和CI2中的至少一個(gè)與板CT之間的豎直電連接。
[0033]此處，根據(jù)本發(fā)明的一個(gè)方面，構(gòu)思是使用插入體INTP，以便將熱電發(fā)電器并入其中。
[0034]熱電發(fā)電器通常包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的組件。應(yīng)理解，并聯(lián)地?zé)徇B接的熱電偶意味著熱電偶被設(shè)計(jì)為均經(jīng)受相同的溫度梯度，例如當(dāng)在熱電偶的一端設(shè)置熱源并且當(dāng)在熱電偶的另一端設(shè)置冷源時(shí)。
[0035]由于賽貝克(Seebeck)效應(yīng)，隨后跨串聯(lián)地電連接的熱電偶的組件的兩個(gè)端子產(chǎn)生電勢(shì)差。
[0036]根據(jù)本發(fā)明的一個(gè)方面，連接在插入體INTP上的各種集成電路CI1、CI2的電活性將產(chǎn)生溫度梯度⑶T，發(fā)電器GEN將經(jīng)受該溫度梯度⑶T。
[0037]實(shí)際上，集成電路未必在相同的時(shí)間展現(xiàn)相同的活性。因此，如在圖1中所示，發(fā)電器GEN的一端與集成電路Cl I的一部分(該部分形成熱源)熱耦合，同時(shí)發(fā)電器GEN的另一端與另一集成電路CI2的一部分(該部分形成冷源)熱耦合。該操作當(dāng)然是可反轉(zhuǎn)的，換句話講冷源可以在給定的時(shí)刻變?yōu)闊嵩?，并且熱源可以變?yōu)槔湓?。在這個(gè)情況下，熱梯度與產(chǎn)生的電流的方向一起反轉(zhuǎn)。
[0038]如果結(jié)構(gòu)STD只包括單個(gè)集成電路(例如電路Cl I)，還將可以放置發(fā)電器GEN的一端與這個(gè)集成電路CIl熱耦合，然后形成熱源SH，而發(fā)電器GEN的另一端將不與任何集成電路熱耦合，其將隨后構(gòu)成冷源。
[0039]然后可以通過(guò)功率管理模塊PWM來(lái)管理跨發(fā)電器GEN端子遞送的電功率，該功率管理模塊PWM可以是直接在插入體上制造的特定部件，并且更佳地是嵌入式模塊，換句話講與發(fā)電器GEN同時(shí)制造。
[0040]這個(gè)模塊PWM可以直接向負(fù)載或者電池或者備選地存儲(chǔ)裝置(諸如電容器)供應(yīng)功率。
[0041]總體而言，任何熱電發(fā)電器結(jié)構(gòu)是合適的。
[0042]在下列出版物中所描述的發(fā)電器可以被特別地使用:
[0043]Vullers 等人的文章，名稱為 “Micropower energy harvesting，，，Solid-StateElectronics53(2009)684-693，
[0044]Yang 等人的文章，名稱為 “Design and verification of a thermoelectricenergy harvester with stacked polysilicon thermocouples by CMOS process”，Sensors and actuators A157(2010)258-266，
[0045]Pin-Hsu Kao 等人的文章，名稱為 “Fabrication and Characterization ofCM0S-MEMS Thermoelectric Micro Generators”，Sensors2010，10，1315-1325，
[0046]Joao Paulo Carmo 等人的文章，名稱為 “A planar thermoelectric powergenerator for integration in wearable microsystems”， Sensors and ActuatorsA161 (2010),199-204，
[0047]S.M.Yang 等人的文章，名稱為 “Development of a thermoelectric energyharvester with thermal isolation cavitV bV standard CMOS process，，，Sensors andActuators A153 (2009)，244-250，
[0048]Ziyang Wang 等人的文章，名稱為 “Realization of a wearable miniaturizedthermoelectric generator for human body applications”， Sensors and ActuatorsA156(2009)，95-102，
[0049]Hdlene Lhermet 等人的文章，名稱為 “Efficient Power Management Circuit:From Thermal Energy Harvesting to Above-1C Microbattery Energy Storage”， IEEEJournal of Solid-State Circuits, Vol.43, N0.1, January2008,
[0050]Till Huesgen 等人的文章，名稱為 “Design and fabrication of MEMSthermoelectric generators with high temperature efficiency，，，Sensors andActuators A145-146(2008)，423-429，
[0051]David Koester 等人的文章，名稱為 “Embedded thermoelectric coolers forsemiconductor hot spot cooling，，，2006IEEE，
[0052]Hiromichi Ohta 等人的文章，名稱為 “Critical thickness forgiant thermoelectric Seebeck coefficient of2DEG confined in SrTiO3/SrTi0 8Nb0 203superIattices”，Thin Solid Films516(2008)，5916-5920。
[0053]然而，使用將參照?qǐng)D2及下文描述的發(fā)電器GEN特別有益，因?yàn)檫@些與在微電子領(lǐng)域廣泛使用的制造技術(shù)相兼容，特別是那些用于制作嵌入式非易失性存儲(chǔ)器的技術(shù)。
[0054]在圖2中，發(fā)電器包括熱電偶THi的組件ENSl。[0055]此處每個(gè)熱電偶THi包括附圖標(biāo)記為RSNi的N型導(dǎo)電類型的條形式的半導(dǎo)體區(qū)域以及同樣為條形式的附圖標(biāo)記為RSPi的P型導(dǎo)電類型的半導(dǎo)體區(qū)域。
[0056]熱電偶THi的兩個(gè)半導(dǎo)體區(qū)域平行，并且在它們的一端處電連接，并且所有熱電偶THi串聯(lián)電連接，以便形成交替地具有N型導(dǎo)電類型和P型導(dǎo)電類型的平行條鏈。
[0057]將導(dǎo)電輸出裝置MSE連接到分別屬于第一熱電偶THl和最末熱電偶THn的條RSNl和條RSPn的相應(yīng)和對(duì)應(yīng)的端部，例如金屬跡線或?qū)?yīng)的條的延伸。
[0058]熱源SH和冷源SF分別設(shè)置在熱電偶的所有平行半導(dǎo)體區(qū)域的對(duì)應(yīng)的端部區(qū)域ZXl的以及這些平行半導(dǎo)體區(qū)域的對(duì)應(yīng)的端部區(qū)域ZX2的前面。
[0059]由于賽貝克效應(yīng)，經(jīng)受溫差或溫度梯度的PN對(duì)將產(chǎn)生電流，電流將由輸出裝置MSE進(jìn)行遞送，以然后例如存儲(chǔ)在用于存儲(chǔ)電功率的裝置MSTK中，該用于存儲(chǔ)電功率的裝置MSTK包括例如連接到裝置MSE的端子的電容器，以便形成閉合電路。
[0060]作為一個(gè)變體，裝置MSE可以連接到集成電路的另一部分以便形成閉合電路，并且能夠?qū)呻娐返倪@一另一部分直接供應(yīng)電功率。
[0061]發(fā)電器GEN的輸出功率主要取決于PN對(duì)的數(shù)目、發(fā)電器表面面積、溫度梯度值和材料性質(zhì)，換句話講取決于它們的賽貝克系數(shù)。
[0062]組件ENSl的熱電偶并聯(lián)地?zé)徇B接，換句話講它們被連接以便所有熱電偶一起經(jīng)受相同的溫度梯度。
[0063]如在圖3中示出的，作為一個(gè)變體，發(fā)電器可以包括熱電偶的至少一個(gè)另一組件，此處為具有與第一組件ENSl相同或不同的結(jié)構(gòu)的第二熱電偶組件ENS2。此處再一次地，另一組件ENS2的熱電偶串聯(lián)地電連接并且并聯(lián)地?zé)徇B接。
[0064]此外，兩個(gè)組件ENS1、ENS2相互并聯(lián)地電連接，并且此外還相互并聯(lián)地?zé)徇B接，換句話講在當(dāng)前情況下，熱源SH和冷源SF允許即將由熱源SH和冷源SF產(chǎn)生的溫差應(yīng)用到所有組件的所有熱電偶。
[0065]這就允許向?qū)щ娸敵鲅b置MSE供應(yīng)更高的電功率。
[0066]現(xiàn)在將參照?qǐng)D4至圖16描述發(fā)電器結(jié)構(gòu)GEN的多個(gè)示例。
[0067]在圖4中，用于發(fā)電器GEN的支撐包括插入體INTP的半導(dǎo)體襯底SB的區(qū)域，在區(qū)域內(nèi)，布置平行絕緣區(qū)域RIS，例如STI (淺溝槽隔離)型的區(qū)域。
[0068]熱電偶ENSl的組件位于襯底SB中，并且包括在襯底中行進(jìn)的半導(dǎo)體區(qū)域RSN、RSP,兩個(gè)相鄰的半導(dǎo)體區(qū)域RSN、RSP分別具有兩種導(dǎo)電類型(在這一情況下為N型導(dǎo)電類型和P型導(dǎo)電類型)中的一種和另一種，并且由絕緣區(qū)域RIS分隔。
[0069]組件由絕緣層CSl (例如氮化硅層)覆蓋，絕緣層CSl自身用絕緣涂層(例如二氧化硅SiO2)覆蓋。
[0070]這種發(fā)電器的制造與用于制造嵌入式存儲(chǔ)器的傳統(tǒng)方法完全兼容，并且不需要任何方法改變或附加掩膜層級(jí)。
[0071]例如，絕緣涂層ENR例如是在其中形成互連部分ITX的金屬化層級(jí)的絕緣涂層。
[0072]為了這個(gè)目的，并且總體而言，無(wú)論使用何種熱電偶組件結(jié)構(gòu)，發(fā)電器都包括在熱電偶的半導(dǎo)體區(qū)域之間提供電鏈接的導(dǎo)電連接裝置，這些連接裝置位于襯底的頂部上，并且將具有兩種導(dǎo)電類型中的一種(例如N型導(dǎo)電類型)的半導(dǎo)體區(qū)域的一個(gè)端部區(qū)域連接到具有另一導(dǎo)電類型(例如P型導(dǎo)電類型)的半導(dǎo)體區(qū)域的端部區(qū)域。[0073]例如，這些連接裝置用絕緣材料ENR涂覆，并且包括平行于半導(dǎo)體區(qū)域并且通過(guò)豎直電鏈接(例如接觸或過(guò)孔)連接到所述端部區(qū)域的金屬跡線。
[0074]此外，為了與用于部件制作(例如嵌入式存儲(chǔ)器)的傳統(tǒng)方法完全兼容，連接裝置的金屬跡線位于互連部分ITX的金屬化層級(jí)中的至少一個(gè)上。
[0075]在圖5中更具體地說(shuō)明這點(diǎn)，圖5示出圖4中的發(fā)電器的連接裝置。
[0076]因此，半導(dǎo)體區(qū)域RSN的端部區(qū)域ZXl通過(guò)橫跨分隔這兩個(gè)區(qū)域RSNl和RSPl的絕緣區(qū)域RIS的金屬跡線PM，電連接到區(qū)域RSPl的相應(yīng)的端部區(qū)域ZX1，金屬跡線通過(guò)通孔V連接到端部區(qū)域ZXl。
[0077]類似地，區(qū)域RSNl和RSP2的端部區(qū)域ZX2也通過(guò)橫跨這兩個(gè)區(qū)域RSNl和RSP2的金屬跡線PM，連接在一起。金屬跡線PM通過(guò)通孔V連接到端部區(qū)域ZX2。
[0078]類似地，由橫跨絕緣區(qū)域RIS的金屬跡線PM以相同的方式，連接區(qū)域RSP2和RSN2的兩個(gè)端部區(qū)域ZXl，金屬跡線通過(guò)通孔V連接到端部區(qū)域ZXl。
[0079]在圖6中的實(shí)施例在熱電偶部件的組件ENSl的意義上，與在圖4中和在圖5中的實(shí)施例不同，一方面，第一平行半導(dǎo)體區(qū)域RSP所有都在襯底SB中行進(jìn)并且所有都具有兩種導(dǎo)電類型中的一種，在所述情況下為P型導(dǎo)電類型。由絕緣區(qū)域RIS分隔兩個(gè)相鄰的第一半導(dǎo)體區(qū)域RSP。
[0080]另一方面，熱電偶組件包括第二平行半導(dǎo)體區(qū)域RSN，所有第二平行半導(dǎo)體區(qū)域RSN各自在絕緣區(qū)域RIS中行進(jìn)，并且所有第二平行半導(dǎo)體區(qū)域RSN具有另一種導(dǎo)電類型，在所述情況下為N型導(dǎo)電類型。
[0081]應(yīng)注意到，所述實(shí)施例具有的優(yōu)點(diǎn)是，提供一種發(fā)電器，發(fā)電器在與在圖4中相同的表面面積尺寸下，具有更多的PN對(duì),這就允許增大傳輸?shù)碾姽β省?br> [0082]相對(duì)于用于嵌入式存儲(chǔ)器類型的傳統(tǒng)制造方法，用于制造發(fā)電器的方法略微被修改。更確切地，在形成在硅中的溝槽之后并且在溝槽壁上形成覆蓋后者的氧化物層之后，沉積原位摻雜的多晶硅，然后以傳統(tǒng)方式(例如干法蝕刻工藝)蝕刻從溝槽外溢的硅。
[0083]在圖7和圖8中的實(shí)施例中，在其上形成發(fā)電器的襯底區(qū)域，在平行絕緣區(qū)域RIS之間，包括襯底區(qū)域RSB，所有襯底區(qū)域RSB具有相同導(dǎo)電類型，即此處為例如N型導(dǎo)電類型。
[0084]此外，此處熱電偶組件ENSl，在每個(gè)半導(dǎo)體區(qū)域RSB頂部上，包括至少一對(duì)半導(dǎo)體區(qū)域RSP、RSN,半導(dǎo)體區(qū)域RSP、RSN對(duì)用絕緣材料ENR覆蓋并且各自具有兩種導(dǎo)電類型。
[0085]更確切地，在所述示例中，對(duì)的低半導(dǎo)體區(qū)域RSP具有P型導(dǎo)電類型，并且由具有N型導(dǎo)電類型的區(qū)域RSN覆蓋。
[0086]傳統(tǒng)上絕緣涂層包括氮化硅和二氧化硅，并且相當(dāng)于傳統(tǒng)非易失性雙柵存儲(chǔ)器(其中一個(gè)柵浮置)。為了這個(gè)目的，用于制造在圖7中的發(fā)電器GEN的熱電偶的方法與用于制造浮柵平面存儲(chǔ)器的方法相似。
[0087]此處，再一次地，如在圖8中示出的，金屬跡線和通孔允許熱電偶串聯(lián)地電連接。更確切地，第一半導(dǎo)體區(qū)域RSPl的第一端部區(qū)域ZXl通過(guò)通孔Vl和通孔V2以及金屬跡線的一部分PMl，連接到相鄰對(duì)的半導(dǎo)體區(qū)域RSN2的相應(yīng)的第一端部區(qū)域ZXlO。
[0088]此外，區(qū)域RSNl的第二端部區(qū)域ZX20和區(qū)域RSN2的第二端部區(qū)域ZX20通過(guò)通孔V3、通孔V4、通孔V5、通孔V6和金屬跡線的一部分PM2、金屬跡線的一部分PM3，連接到區(qū)域RSPl和區(qū)域RSP2的第二相應(yīng)端部區(qū)域ZX2。
[0089]應(yīng)注意到，此處正如在圖4中的實(shí)施例，部分PMl橫跨分隔半導(dǎo)體對(duì)RSPURSN1和半導(dǎo)體對(duì)RSP2、RSN2兩個(gè)半導(dǎo)體對(duì)絕緣區(qū)域RIS。
[0090]作為一個(gè)變體，半導(dǎo)體區(qū)域?qū)€能夠位于絕緣區(qū)域RIS上方，而不是位于襯底上方。
[0091]這特別是在圖9中的實(shí)施例的情況，其中發(fā)電器GEN的熱電偶的組件ENSl還包括平行半導(dǎo)體區(qū)域RSNA、RSPA，平行半導(dǎo)體區(qū)域RSNA、RSPA在襯底中行進(jìn)，并且在被平行絕緣區(qū)域RIS分隔的同時(shí)，分別地交替地具有兩種導(dǎo)電類型(N和P)中的一種和另一種。
[0092]此外，正如在此處及上文中指示的，除了這些襯底區(qū)域RSNA、RSPA，在每個(gè)絕緣區(qū)域的頂部上，組件ENSl還包括半導(dǎo)體區(qū)域RSPBi和半導(dǎo)體區(qū)域RSNBi的半導(dǎo)體區(qū)域?qū)Γ雽?dǎo)體區(qū)域?qū)哂薪^緣材料ENR，并且各自具有兩種導(dǎo)電類型N和P。
[0093]因此，相對(duì)于在圖7中的實(shí)施例，并且在相同的表面面積尺寸下，在圖9中的發(fā)電器GEN具有相對(duì)于在圖7中發(fā)電器PN對(duì)數(shù)量的增加數(shù)量的PN對(duì)。
[0094]此處再一次地，在圖9中的發(fā)電器與用于制造嵌入式非易失性存儲(chǔ)器的方法完全兼容。
[0095]在圖10中示意地示出在各種熱電偶的各種元件之間的電鏈接裝置。
[0096]更確切地，位于絕緣區(qū)域RIS的頂部上的半導(dǎo)體區(qū)域RSPBl的第一端部區(qū)域ZXl，通過(guò)通孔Vl和通孔V2和金屬線的一部分PM1，連接到區(qū)域RSNBl的第一相應(yīng)端部區(qū)域ZXlO0
[0097]區(qū)域RNSBl的第二端部區(qū)域ZX20通過(guò)通孔V3和通孔V4和金屬跡線的一部分PM2，連接到襯底區(qū)域RSPA的第二端部區(qū)域ZX2A。
[0098]由連接區(qū)域RSPA的和區(qū)域RSNB2的兩個(gè)相應(yīng)的第一端部區(qū)域ZXlA和ZXlO的通孔V5和金屬跡線的一部分PM3，提供在區(qū)域RSPA和區(qū)域PSNB2之間的電連續(xù)。
[0099]由連接這兩個(gè)區(qū)域的兩個(gè)相應(yīng)的端ZX20和ZX2的通孔V6和通孔V7，提供在區(qū)域RSNB2和RSPB2之間的電連續(xù)。
[0100]由通孔V8和通孔V9和金屬跡線的一部分PM5，在區(qū)域RSPBl和相鄰的襯底區(qū)域RSNA的各自的第二端部區(qū)域ZX2和ZX2A處，提供在區(qū)域RSPBl和相鄰的襯底區(qū)域RSNA之間的電連續(xù)。
[0101]相似地，由在區(qū)域RSNA的端部區(qū)域ZXlA的通孔VlO和金屬跡線的一部分PM6，提供在所述區(qū)域RSNA和相鄰對(duì)的半導(dǎo)體區(qū)域RSPB。
[0102]在圖11中的發(fā)電器GEN的實(shí)施例與在圖9中的發(fā)電器的實(shí)施例在以下事實(shí)方面不同:熱電偶的組件ENSl還包括在絕緣區(qū)域RIS中行進(jìn)的平行半導(dǎo)體區(qū)域。
[0103]更確切地，熱電偶的組件ENSl包括平行襯底區(qū)域RSNA(所有平行襯底區(qū)域RSNA具有相同的導(dǎo)電類型，在所述情況下為N型導(dǎo)電類型)、半導(dǎo)體區(qū)域RSPA (在分隔這些襯底區(qū)域RSNA的絕緣區(qū)域RIS內(nèi)行進(jìn)，并且所有半導(dǎo)體區(qū)域RSPA具有相同的導(dǎo)電類型，即P型導(dǎo)電類型)以及平行半導(dǎo)體區(qū)域RSPBi和RSNBi對(duì)(在每個(gè)半導(dǎo)體區(qū)域RSNA頂部上，用絕緣材料ENR覆蓋。
[0104]因此，與嵌入式非易失性存儲(chǔ)器的技術(shù)完全兼容的這樣的一個(gè)實(shí)施例，與在圖4中的實(shí)施例相比，在相同的表面覆蓋區(qū)域，包括高得多的PN對(duì)數(shù)量，這就使得實(shí)施例在產(chǎn)生電功率方面更加有效得多。
[0105]在圖12中示意地示出在圖11中的發(fā)電器的各種熱電偶的各種部分之間的電連接裝置。此處，這些裝置中的一些同時(shí)在集成電路的兩個(gè)金屬化層級(jí)(即金屬化層級(jí)IMETl和金屬化層級(jí)2MET2)之上行進(jìn)。
[0106]正如在上述實(shí)施例中，通過(guò)連接具有兩種不同的導(dǎo)電類型N和P的兩個(gè)半導(dǎo)體區(qū)域的兩個(gè)端部區(qū)域的通孔和金屬跡線的部分，實(shí)現(xiàn)在串聯(lián)連接的各種熱電偶的各種元件之間的電連接。
[0107]此外，盡管由位于金屬化層級(jí)METl上的金屬跡線的一部分PMl，實(shí)現(xiàn)在區(qū)域RSPBl和區(qū)域PSNA之間的電連接，但是包封在絕緣區(qū)域RIS內(nèi)的在區(qū)域RSNBl和區(qū)域RSPA之間的電連接，是由位于金屬化層級(jí)METl和MET2的金屬跡線的三個(gè)部分PM2、PM3、PM4實(shí)現(xiàn)的。
[0108]圖12的右下方示出，使用通孔V以便達(dá)成與區(qū)域RSPA的接觸的，包封在區(qū)域RIS內(nèi)的，在金屬跡線的一部分PM和半導(dǎo)體區(qū)域RSPA之間的連接。
[0109]在圖12中示出的區(qū)域的另一個(gè)電連續(xù)特別地包括金屬跡線的部分PM4、PM5、PM6、PM7、PM8。
[0110]正如在此處及上文中參照?qǐng)D3指示的，熱電偶的兩個(gè)組件可以是并聯(lián)地電連接的。在圖3中示出了這樣的一個(gè)實(shí)施例的一個(gè)示例。
[0111]在所述附圖中，發(fā)電器包括例如在圖4和圖5中示出的熱電偶的組件ENSl以及在圖7和圖8中示出的熱電偶的組件ENS2。
[0112]硅是熱的極良導(dǎo)體，因此在熱電偶的兩端分別出現(xiàn)的兩個(gè)溫差級(jí)以很快地均衡，這就然后中斷了電功率的產(chǎn)生。
[0113]大體上講，在圖14中的實(shí)施例特別地通過(guò)使用多晶硅，允許延遲溫度的均衡，同時(shí)保持與傳統(tǒng)CMOS制造技術(shù)兼容。
[0114]更確切地，正如在圖14中很示意地示出的，發(fā)電器GEN的熱電偶ENS的組件的部分，在由絕緣層CSl (例如二氧化硅薄層)覆蓋的襯底SB的部分之上行進(jìn)，而熱電偶的組件的其余部分在比覆蓋硅襯底的絕緣層更厚的絕緣區(qū)域RIS之上行進(jìn)，其中所述層RIS可以是STI型的淺絕緣溝槽。
[0115]由于這個(gè)原因，鑒于絕緣材料(通常為二氧化硅)是熱的極不良導(dǎo)體的事實(shí)，延遲在熱電偶兩端之間的溫度均衡的達(dá)到，這就改進(jìn)了發(fā)電器的效率。
[0116]在圖15和圖16中示出一個(gè)更確切的示例實(shí)施例。
[0117]在這些附圖中，由薄二氧化硅絕緣層CSl覆蓋襯底SB的相應(yīng)區(qū)域。
[0118]熱電偶的組件ENSl包括平行半導(dǎo)體區(qū)域RSN1、RSPi的多個(gè)平行對(duì)，多個(gè)平行對(duì)分別具有兩種導(dǎo)電類型N和P，這些對(duì)在絕緣層CSl之上和上方以及比絕緣層CSl更厚的絕緣區(qū)域RIS之上行進(jìn)。
【權(quán)利要求】
1.一種用于在三維集成結(jié)構(gòu)內(nèi)產(chǎn)生電功率的方法，所述三維集成結(jié)構(gòu)包括由鏈接器件電互連的若干元件，所述方法包括:在所述鏈接器件的至少一個(gè)區(qū)域中產(chǎn)生由所述元件(CI1、CI2)中的至少一個(gè)元件的操作所致的溫度梯度(GDT)，并且使用至少一個(gè)熱電發(fā)電器(GEN)產(chǎn)生電功率，所述熱電發(fā)電器包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)組件，并且被包含在經(jīng)受所述溫度梯度的所述區(qū)域內(nèi)。
2.一種用于互連三維集成結(jié)構(gòu)的若干元件的鏈接器件，其特征在于，所述鏈接器件還包括至少一個(gè)熱電發(fā)電器(GEN)，所述熱電發(fā)電器包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)組件(ENSl)。
3.根據(jù)權(quán)利要求2所述的器件，包括半導(dǎo)體襯底和在所述襯底頂部上掩埋在絕緣涂層中的導(dǎo)電互連部分(ITX)，并且所述熱電偶中的至少一部分掩埋在所述互連部分和所述半導(dǎo)體襯底之間的所述絕緣涂層(ENR)內(nèi)。
4.根據(jù)權(quán)利要求2或3所述的器件，包括半導(dǎo)體襯底(SB)和絕緣區(qū)域(RIS)，并且所述熱電偶的至少一個(gè)組件(ENSl)包括平行半導(dǎo)體區(qū)域，每個(gè)所述半導(dǎo)體區(qū)域具有在兩種相反的導(dǎo)電類型之間選取的一種導(dǎo)電類型，所述半導(dǎo)體區(qū)域中的至少一些半導(dǎo)體區(qū)域在平行絕緣區(qū)域(RIS)之間在所述襯底(SB)內(nèi)行進(jìn)，或者所述半導(dǎo)體區(qū)域中的至少一些半導(dǎo)體區(qū)域在所述襯底(SB)的一部分之上或者上方并且在所述絕緣區(qū)域(RIS)的至少一部分上方行進(jìn)而同時(shí)與所述襯底的所述一部分電隔離，或者所述半導(dǎo)體區(qū)域中的至少一些半導(dǎo)體區(qū)域用絕緣材料(ENR)涂覆，并且整體在平行絕緣區(qū)域上方或者整體在所述襯底的位于所述平行絕緣區(qū)域之間的區(qū)域上方行進(jìn)，所述半導(dǎo)體區(qū)域串聯(lián)地電連接，以便形成交替地具有所述兩種導(dǎo)電類型中的一種和另一種的區(qū)域鏈。
5.根據(jù)權(quán)利要求4所述的器件，其中所述半導(dǎo)體區(qū)域是N型或P型摻雜的多晶硅區(qū)域。
6.根據(jù)權(quán)利要求4或5所述的器件，包括在所述半導(dǎo)體區(qū)域之間提供電鏈接的導(dǎo)電連接裝置(PM、V)，所述連接裝置位于所述襯底的頂部上，并且將具有所述兩種導(dǎo)電類型中的一種的半導(dǎo)體區(qū)域的一個(gè)端部區(qū)域連接到具有另一導(dǎo)電類型的半導(dǎo)體區(qū)域的端部區(qū)域。
7.根據(jù)權(quán)利要求6所述的器件，其中，所述連接裝置用絕緣材料涂覆，并且包括經(jīng)由豎直電鏈接(V)連接至所述端部區(qū)域的平行于所述半導(dǎo)體區(qū)域的金屬跡線(PM)。
8.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域(RIS)，并且所述熱電偶的至少一個(gè)組件(SNSl)位于所述襯底(SB)中并且包括在所述襯底中行進(jìn)的平行半導(dǎo)體區(qū)域(RSN、RSP)，兩個(gè)相鄰的半導(dǎo)體區(qū)域的每個(gè)半導(dǎo)體區(qū)域分別具有所述兩種導(dǎo)電類型中的一種和另一種并且由絕緣區(qū)域分隔。
9.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域(RIS)，并且所述熱電偶的至少一個(gè)組件包括第一平行半導(dǎo)體區(qū)域(RSP)和第二平行半導(dǎo)體區(qū)域(RSN)，所述第一平行半導(dǎo)體區(qū)域均在所述襯底中行進(jìn)并且均具有所述兩種導(dǎo)電類型中的一種，兩個(gè)相鄰的第一半導(dǎo)體區(qū)域由絕緣區(qū)域分隔，第二平行半導(dǎo)體區(qū)域均分別在絕緣區(qū)域內(nèi)行進(jìn)并且均具有另一種導(dǎo)電類型。
10.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域(RIS)，并且位于所述絕緣區(qū)域之間的所述襯底區(qū)域均具有相同導(dǎo)電類型，并且所述熱電偶的至少一個(gè)組件包括在每個(gè)襯底區(qū)域的頂部上的至少一對(duì)半導(dǎo)體區(qū)域(RSN、RSP)，所述至少一對(duì)半導(dǎo)體區(qū)域用絕緣材料(ENR)涂覆，并且分別具有所述兩種導(dǎo)電類型。
11.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述襯底包括由絕緣層(CSl)覆蓋的部分，并且所述熱電偶的至少一個(gè)組件包括用絕緣材料涂覆的平行半導(dǎo)體區(qū)域的若干平行對(duì)，所述平行對(duì)分別具有所述兩種導(dǎo)電類型，所述平行對(duì)沿所述絕緣層(CSl)和比所述絕緣層厚的絕緣區(qū)域(RIS)的頂部行進(jìn)。
12.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域，并且所述熱電偶的至少一個(gè)組件(ENSl)包括在每個(gè)絕緣區(qū)域的頂部上的用絕緣材料涂覆的至少一對(duì)半導(dǎo)體區(qū)域，所述至少一對(duì)半導(dǎo)體區(qū)域分別具有所述兩種導(dǎo)電類型。
13.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域，并且所述熱電偶的至少一個(gè)組件包括:在所述襯底中行進(jìn)的平行半導(dǎo)體區(qū)域，兩個(gè)相鄰的半導(dǎo)體區(qū)域分別具有所述兩種導(dǎo)電類型中的一種和另一種并且由絕緣區(qū)域分隔；以及在每個(gè)絕緣區(qū)域(RIS)的頂部上的用絕緣材料涂覆的至少一對(duì)半導(dǎo)體區(qū)域(RSNB1、RSPBi)，分別具有所述兩種導(dǎo)電類型。
14.根據(jù)權(quán)利要求4至7中任一項(xiàng)所述的器件，其中所述支撐包括平行絕緣區(qū)域，并且所述熱電偶的至少一個(gè)組件包括:第一平行半導(dǎo)體區(qū)域(RSNA)，分別在所述絕緣區(qū)域之間行進(jìn)，并且均具有所述兩種導(dǎo)電類型中的一種；第二平行半導(dǎo)體區(qū)域(RSPA)，分別在所述絕緣區(qū)域(RIS)內(nèi)行進(jìn)，并且均具有另一種導(dǎo)電類型；在每個(gè)第一區(qū)域的頂部上的用絕緣材料涂覆的至少一對(duì)半導(dǎo)體區(qū)域(RSNB1、RSPBi)，分別具有所述兩個(gè)導(dǎo)電類型。
15.根據(jù)權(quán)利要求2至14中任一項(xiàng)所述的器件，包括串聯(lián)地電連接并且并聯(lián)地?zé)徇B接的熱電偶的至少一個(gè)另一組件(ENS2)，所有所述組件(ENS1、ENS2)相互并聯(lián)地電連接并且并聯(lián)地?zé)徇B接。
16.根據(jù)權(quán)利要求15所述的器件，其中所述熱電偶的組件之一是根據(jù)權(quán)利要求8所述的組件，并且熱電偶的另一組件是根據(jù)權(quán)利要求12所述的組件。
17.—種三維集成結(jié)構(gòu)，包括通過(guò)鏈接器件電互連的至少兩個(gè)元件，其特征在于，所述鏈接器件是根據(jù)權(quán)利要求2至16中任一項(xiàng)所述的器件，其熱電發(fā)電器(GEN)以如下方式與所述元件中的至少一個(gè)元件熱稱合，所述元件中的所述至少一個(gè)元件能夠在操作中在所有所述熱電偶的對(duì)應(yīng)的第一端部區(qū)域和對(duì)應(yīng)的第二端部區(qū)域之間產(chǎn)生溫度梯度，所述鏈接器件還包括導(dǎo)電輸出裝置(MSE)，所述導(dǎo)電輸出裝置耦合到所述發(fā)電器，以便遞送由所述發(fā)電器產(chǎn)生的所述電功率。
18.根據(jù)權(quán)利要求17所述的結(jié)構(gòu)，還包括功率管理模塊(PWM)，所述功率管理模塊連接到所述輸出裝置(MSE)，位于所述鏈接器件上，并且被配置用于管理由所述發(fā)電器產(chǎn)生的所述電功率。
19.根據(jù)權(quán)利要求18所述的集成結(jié)構(gòu)，還包括用于存儲(chǔ)電功率的裝置(MSTK)，其電耦合到所述導(dǎo)電輸出裝置。
20.根據(jù)權(quán)利要求17、18和19中任一項(xiàng)所述的集成結(jié)構(gòu)，其中所述鏈接器件包括在半導(dǎo)體襯底的頂部上的至少一個(gè)金屬化層級(jí)，并且在所述熱電偶之間的所述電鏈接的至少一部分包括在至少一個(gè)金屬化層級(jí)之上行進(jìn)的金屬跡線。
【文檔編號(hào)】H01L35/32GK103650144SQ201280034539
【公開(kāi)日】2014年3月19日 申請(qǐng)日期:2012年7月5日 優(yōu)先權(quán)日:2011年7月13日
【發(fā)明者】P·福爾納拉, C·里韋羅 申請(qǐng)人:意法半導(dǎo)體(魯塞)公司