半導(dǎo)體器件及其制造方法
【專利摘要】MOSFET(1)設(shè)置有：第一溝槽(16)，其向主表面(10a)側(cè)打開；襯底(10)，其包括碳化硅，在其主表面(10A)側(cè)打開，其中形成有比第一溝槽(16)淺的第二溝槽(17)；柵極絕緣膜(20)；柵電極(30)；以及源電極(50)，其被定位為以便接觸第二溝槽(17)的側(cè)表面(17a)的頂部。襯底(10)包括：源極區(qū)(15)、體區(qū)(14)、以及漂移區(qū)(13)。第一溝槽(16)被形成為貫穿通過源極區(qū)(15)和體區(qū)(14)并且延伸到漂移區(qū)(13)中。第二溝槽(17)被形成為貫穿通過源極區(qū)(15)并且延伸到體區(qū)(14)。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法，更加具體地，涉及一種擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高的半導(dǎo)體器件，以及用于制造這樣的半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]近年來，為了在半導(dǎo)體器件中實(shí)現(xiàn)高擊穿電壓、低損耗等等，已經(jīng)采用碳化硅作為用于半導(dǎo)體器件的材料。碳化硅是具有比硅的帶隙大的帶隙的寬帶隙半導(dǎo)體，在傳統(tǒng)上已經(jīng)使用硅作為用于半導(dǎo)體器件的材料。因此，通過采用碳化硅作為用于半導(dǎo)體器件的材料，半導(dǎo)體器件能夠具有高擊穿電壓、被減小的導(dǎo)通電阻等等。
[0003]采用碳化硅作為其材料的示例性半導(dǎo)體器件是M0SFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等等。MOSFET是根據(jù)預(yù)定的閾值電壓控制溝道區(qū)中的反型層的存在/不存在以導(dǎo)通和中斷電流的半導(dǎo)體器件。例如，已經(jīng)考慮溝槽柵極型MOSFET等等。溝槽柵極型MOSFET的特征在于沿著溝槽的壁表面形成溝道區(qū)(例如，參見日本專利特開N0.9-74193(專利文獻(xiàn)I))。在溝槽柵極型MOSFET中，導(dǎo)通電阻能夠被減小，但是由于在溝槽的底部中的電場集中，擊穿電壓特性被不利地降低。為了解決它，例如，提出使其中設(shè)置源電極的溝槽與其中設(shè)置柵電極的溝槽分開的MOSFET等等(例如，參見Y.Nakano, R.Nakamura, H.Sakairi, S.Mitani, T.Nakamura, 〃690V, 1.0Om Ω cm24H_SiC Double-TrenchM0SFETs〃，International Conference on Silicon Carbide and Related MaterialsAbstract Book,(美國)，2011 年9 月 11 日，p.147(非專利文獻(xiàn) I))。
[0004]引用列表
[0005]專利文獻(xiàn)
[0006]PTLl:日本專利特開 N0.9-74193
[0007]非專利文獻(xiàn)
[0008]NPLl: Y.Nakano, R.Nakamura, H.Sakairi, S.Mitani, T.Nakamura,"690V, 1.0Om Ω cm24H_SiC Double-Trench MOSFETs", InternationalConference on Silicon Carbide and Related Materials Abstract Book, (UnitedStates), SeptemberlI, 2011, p.147

【發(fā)明內(nèi)容】

[0009]技術(shù)問題
[0010]在專利文獻(xiàn)I中提出的MOSFET中，源電極與源極區(qū)接觸，并且經(jīng)由與源極區(qū)相鄰的接觸區(qū)被連接到體區(qū)。因此，例如，當(dāng)切換MOSFET的操作狀態(tài)(從導(dǎo)通切換到截止?fàn)顟B(tài))時，由于從在源極區(qū)和接觸區(qū)之間的pn結(jié)延伸的耗盡層的影響阻礙空穴從源電極到體區(qū)的注入。這導(dǎo)致不利地減小MOSFET的響應(yīng)速度。
[0011]在非專利文獻(xiàn)I中提出的MOSFET中，在源電極和襯底之間的接觸表面被形成為相對于溝槽的底表面靠近漏電極。因此，包括源電極的金屬被容易地擴(kuò)散到漂移區(qū)內(nèi)，從而堆疊層錯從接觸表面延伸到漂移區(qū)。結(jié)果，不利地降低MOSFET的擊穿電壓特性。
[0012]已經(jīng)鑒于前述問題提出了本發(fā)明，并且其目的是為了提供一種擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高的半導(dǎo)體器件，以及用于制造這樣的半導(dǎo)體器件的方法。
[0013]問題的解決方案
[0014]根據(jù)本發(fā)明的半導(dǎo)體器件包括:襯底，該襯底是由碳化硅制成并且其中形成有第一溝槽和第二溝槽，第一溝槽在一個主表面一側(cè)具有開口，第二溝槽在該主表面一側(cè)具有開口并且比第一溝槽淺；柵極絕緣膜，該柵極絕緣膜被設(shè)置在第一溝槽的壁表面上并且與第一溝槽的壁表面接觸；柵電極，該柵電極被設(shè)置在柵極絕緣膜上并且與柵極絕緣膜接觸；以及接觸電極，該接觸電極被設(shè)置在第二溝槽的壁表面上并且與第二溝槽的壁表面接觸。襯底包括:源極區(qū)，該源極區(qū)包括襯底的主表面和第一溝槽的壁表面；體區(qū)，該體區(qū)與源極區(qū)形成接觸并且包括第一溝槽的壁表面；以及漂移區(qū)，該漂移區(qū)與體區(qū)形成接觸并且包括第一溝槽的壁表面。第一溝槽被形成為延伸通過源極區(qū)和體區(qū)并且到達(dá)漂移區(qū)。第二溝槽被形成為延伸通過源極區(qū)并且到達(dá)體區(qū)。
[0015]在根據(jù)本發(fā)明的半導(dǎo)體器件中，接觸電極被設(shè)置在第二溝槽的壁表面上并且與第二溝槽的壁表面接觸，該第二溝槽的壁表面延伸通過源極區(qū)并且到達(dá)體區(qū)。因此，接觸電極不經(jīng)由接觸區(qū)地與體區(qū)形成接觸。因此，在根據(jù)本發(fā)明的半導(dǎo)體器件中，空穴或者電子能從接觸區(qū)注入到體區(qū)，而不存在從在源極區(qū)和接觸區(qū)之間的pn結(jié)延伸的耗盡層的影響。因此，半導(dǎo)體器件的操作狀態(tài)能夠被容易地切換，從而提高半導(dǎo)體器件的響應(yīng)速度。此外，在根據(jù)本發(fā)明的半導(dǎo)體器件中，第二溝槽被形成為比第一溝槽淺。因此，在第一溝槽下方的漂移區(qū)中，抑制由構(gòu)成接觸電極的金屬的擴(kuò)散產(chǎn)生的缺陷延伸，從而抑制半導(dǎo)體器件的擊穿電壓的降低。因此，根據(jù)本發(fā)明中的半導(dǎo)體器件，能夠提供一種擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高的半導(dǎo)體器件。
[0016]在半導(dǎo)體器件中，接觸電極可以被設(shè)置為不在襯底的主表面上并且不與襯底的主表面接觸。因此，能夠容易地避免在接觸電極和柵電極之間的短路。
[0017]在半導(dǎo)體器件中，第二溝槽的壁表面可以是由與{0001}面交叉的面構(gòu)成。因此，構(gòu)成接觸電極的金屬能夠被容易地擴(kuò)散到襯底中，從而進(jìn)一步減小在接觸電極和襯底之間的接觸電阻。
[0018]在半導(dǎo)體器件中，在包括第一和第二溝槽的襯底的厚度方向上的橫截面中，從在第二溝槽的最底部處的壁表面與{0001}面平行延伸的虛擬直線可以與面向第二溝槽的第一溝槽的壁表面交叉。結(jié)果，能夠更加有效地抑制半導(dǎo)體器件的擊穿電壓特性的降低。
[0019]在半導(dǎo)體器件中，在包括第一和第二溝槽的襯底的厚度方向上的橫截面中，該虛擬直線可以與面向第二溝槽的第一溝槽的壁表面交叉，而不與漂移區(qū)交叉。結(jié)果，能夠進(jìn)一步有效地抑制半導(dǎo)體器件的擊穿電壓特性的降低。
[0020]在半導(dǎo)體器件中，襯底的主表面可以由相對于{0001}面具有8°或者更小的偏離角的面構(gòu)成。以這樣的方式，能夠更加容易地制備由碳化硅制成的襯底。
[0021]在半導(dǎo)體器件中，第一溝槽的壁表面可以相對于襯底的主表面形成鈍角。因此，能夠進(jìn)一步減小半導(dǎo)體器件的導(dǎo)通電阻。
[0022]在半導(dǎo)體器件中，第一溝槽的壁表面可以是由相對于{0001}面具有不小于50°且不大于65°的偏離角的面構(gòu)成。因此，能夠更多地提高半導(dǎo)體器件的溝道遷移率。
[0023]在半導(dǎo)體器件中，體區(qū)可以具有不小于1.0X IO17CnT3的雜質(zhì)濃度。以這樣的方式，在接觸電極和體區(qū)之間的接觸電阻能夠進(jìn)一步被減小。此外，體區(qū)可以具有不大于
5.0X IO18CnT3的雜質(zhì)濃度。因此，在體區(qū)中的雜質(zhì)濃度能夠被設(shè)定為落入能夠避免由碳化硅制成的襯底的結(jié)晶性降低的范圍內(nèi)。
[0024]一種用于制造本發(fā)明中的半導(dǎo)體器件的方法，包括下述步驟:制備由碳化硅制成并且具有主表面的襯底；在襯底中形成有源區(qū)；形成在襯底的主表面一側(cè)具有開口的第一溝槽；形成在襯底的主表面一側(cè)具有開口并且比第一溝槽淺的第二溝槽；將柵極絕緣膜設(shè)置在第一溝槽的壁表面上并且與第一溝槽的壁表面接觸；將柵電極設(shè)置在柵極絕緣膜上并且與柵極絕緣膜接觸；并且將接觸電極設(shè)置在第二溝槽的壁表面上并且與第二溝槽的壁表面接觸。在形成有源區(qū)的步驟中，形成源極區(qū)、體區(qū)、以及漂移區(qū)，源極區(qū)包括襯底的主表面，體區(qū)與源極區(qū)形成接觸，漂移區(qū)與體區(qū)形成接觸。在形成第一溝槽的步驟中，具有壁表面的第一溝槽被形成為延伸通過源極區(qū)和體區(qū)，到達(dá)漂移區(qū)，并且暴露源極區(qū)、體區(qū)、以及漂移區(qū)。在形成第二溝槽的步驟中，第二溝槽被形成為延伸通過源極區(qū)并且到達(dá)體區(qū)。
[0025]根據(jù)用于制造本發(fā)明中的半導(dǎo)體器件的方法，能夠制造根據(jù)本發(fā)明的半導(dǎo)體器件，其中擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高。
[0026]本發(fā)明的有益效果
[0027]從上面的描述中顯然的是，根據(jù)本發(fā)明中的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法，能夠提供一種擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高的半導(dǎo)體器件，以及用于制造這樣的半導(dǎo)體器件的方法。
【專利附圖】

【附圖說明】
[0028]圖1是示出MOSFET的結(jié)構(gòu)的示意性的橫截面圖。
[0029]圖2是示意性地示出用于制造MOSFET的方法的流程圖。
[0030]圖3是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0031]圖4是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0032]圖5是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0033]圖6是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0034]圖7是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0035]圖8是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0036]圖9是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0037]圖10是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
[0038]圖11是用于圖示用于制造MOSFET的方法的示意性的橫截面圖。
【具體實(shí)施方式】
[0039]下面參考附圖描述本發(fā)明的實(shí)施例。應(yīng)注意的是，在下面描述的附圖中，相同或者相對應(yīng)的部分被給予相同的附圖標(biāo)記并且沒有被重復(fù)地描述。此外，在本說明書中，通過[]表示單獨(dú)取向，通過〈>表示群面，通過O表示單獨(dú)的面，并且通過{}表示群面。另外，負(fù)指數(shù)應(yīng)當(dāng)通過在數(shù)字前面放上(橫條)而被晶體學(xué)地指示，但是在本說明書中通過在數(shù)字前面放上負(fù)號來指示。
[0040]首先，下面描述用作根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體器件的M0SFET1的結(jié)構(gòu)。參考圖1，MOSFETI包括:襯底10，該襯底10是由碳化硅制成并且具有主表面IOa ;柵極絕緣膜20 ;柵電極30 ;層間絕緣膜40 ;源電極50，每個源電極50均用作接觸電極；源極焊盤電極60 ;漏電極70 ;以及漏極焊盤電極80。襯底10包括基礎(chǔ)襯底11和半導(dǎo)體層12。在半導(dǎo)體層12中，形成漂移區(qū)13、體區(qū)14、以及源極區(qū)15。在襯底10中，第一溝槽16被形成為在主表面IOa側(cè)具有開口，并且第二溝槽17每個均被形成為在主表面IOa側(cè)具有開口。第二溝槽17中的每一個比第一溝槽16淺。
[0041]基礎(chǔ)襯底11是由碳化硅制成，包含諸如N (氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性。漂移區(qū)13被形成在基礎(chǔ)襯底11的主表面Ila上。與基礎(chǔ)襯底11 一樣，漂移區(qū)13包含諸如N(氮)的η型雜質(zhì)，并且因此具有η型導(dǎo)電性。其在漂移區(qū)13中的濃度比在基礎(chǔ)襯底11中的濃度低。
[0042]體區(qū)14中的每一個被形成在漂移區(qū)13上(在與基礎(chǔ)襯底11側(cè)相反的一側(cè))。體區(qū)14包含諸如Al (鋁)或者B (硼)的P型雜質(zhì)，并且因此具有P型導(dǎo)電性。
[0043]源極區(qū)15中的每一個被形成在體區(qū)14上(在與漂移區(qū)13側(cè)相反的一側(cè))。源極區(qū)15包含諸如P (磷)的η型雜質(zhì)，并且因此具有與基礎(chǔ)襯底11和漂移區(qū)13 —樣的η型導(dǎo)電性。此外，源極區(qū)15中的η型雜質(zhì)的濃度比其在漂移區(qū)13中的濃度高。
[0044]第一溝槽16具有壁表面16a和底表面16b,并且被形成為延伸通過源極區(qū)15和體區(qū)14并且到達(dá)漂移區(qū)13。具體地，第一溝槽16被形成為使得壁表面16a中的每一個被包括在源極區(qū)15、體區(qū)14、以及漂移區(qū)13中，并且使得底表面16b被設(shè)置在漂移區(qū)13中。此夕卜，第二溝槽17中的每一個具有壁表面17a和底表面17b，并且被形成為延伸通過源極區(qū)15并且到達(dá)體區(qū)14。具體地，第二溝槽17被形成為使得壁表面17a中的每一個被包括在源極區(qū)15和體區(qū)14中，并且使得底表面17b被設(shè)置在體區(qū)14中。
[0045]因此，襯底10包括:源極區(qū)15，該源極區(qū)15包括襯底10的主表面IOa和第一溝槽16的壁表面16a ;體區(qū)14，該體區(qū)14與源極區(qū)15接觸并且包括第一溝槽16的壁表面16a ；以及漂移區(qū)13，該漂移區(qū)13與體區(qū)14接觸并且包括第一溝槽16的壁表面16a。
[0046]柵極絕緣膜20是由例如SiO2 (二氧化硅)制成，并且被設(shè)置在第一溝槽16的壁表面16a和底表面16b和襯底10的主表面IOa上并且與其接觸。
[0047]例如，柵電極30是由諸如其中添加有雜質(zhì)的多晶硅的導(dǎo)體制成。柵電極30被設(shè)置在柵極絕緣膜20上并且與其接觸，從而填充第一溝槽16。
[0048]層間絕緣膜40是由SiO2例如(二氧化硅)制成，并且被設(shè)置在柵極絕緣膜20和柵電極30上并且與其接觸。具體地，層間絕緣膜40被設(shè)置為使得層間絕緣膜40和柵極絕緣膜20包圍柵電極30，從而將柵電極30與源電極50電氣地絕緣。
[0049]源電極50中的每一個被設(shè)置在第二溝槽17的壁表面17a和底表面17b上并且與其接觸。具體地，源電極50是由能夠與源極區(qū)15歐姆接觸的材料，諸如NixSiy(硅化鎳)、TixSiy (硅化鈦)、AlxSiy (硅化鋁)、或者TixAlySiz (硅化鈦鋁)制成。源電極50被設(shè)置為與源電極15和體區(qū)14接觸。
[0050]漏電極70被形成在基礎(chǔ)襯底11的與其主表面Ila相反的主表面Ilb上并且與其接觸。漏電極70是由能夠與基礎(chǔ)襯底11歐姆接觸的材料，諸如與源電極50相同的材料制成。漏電極70被電氣地連接到基礎(chǔ)襯底11。
[0051]源極焊盤電極60被設(shè)置在層間絕緣膜40和源電極50上并且與其接觸。具體地，源極焊盤電極60是由諸如Al (鋁)的導(dǎo)體制成，并且經(jīng)由源電極50被電氣地連接到源極區(qū)15。
[0052]漏極焊盤電極80被設(shè)置在漏電極70上并且接觸漏電極70。具體地，與源極焊盤電極60 —樣，漏極焊盤電極80是由諸如Al (鋁)的導(dǎo)體制成，并且經(jīng)由漏電極70被電氣地連接到基礎(chǔ)襯底11。
[0053]下面描述用作根據(jù)本實(shí)施例的半導(dǎo)體器件的M0SFET1的操作。參考圖1，當(dāng)電壓被施加在源電極50和漏電極70之間的同時,被施加到柵電極30的電壓小于閾值電壓，即，在它處于截止?fàn)顟B(tài)時，被形成在體區(qū)14和漂移區(qū)13之間的pn結(jié)被反向偏置。因此，M0SFET1是處于非導(dǎo)電狀態(tài)。同時，當(dāng)柵電極30被饋送有等于或者大于閾值電壓的電壓時，沿著體區(qū)14中的第一溝槽16的壁表面16a積累載流子，從而形成反型層。結(jié)果，源極區(qū)15和漂移區(qū)13被相互電氣地連接，從而電流在源電極50和漏電極70之間流動。以在上面描述的方式，MOSFETI操作。
[0054]如上所述，在用作根據(jù)本實(shí)施例的半導(dǎo)體器件的M0SFET1中，源電極50被設(shè)置在第二溝槽17的壁表面17a上并且與其接觸，該第二溝槽17的壁表面17a通過源極區(qū)15延伸并且到達(dá)體區(qū)14。因此，源電極50不經(jīng)由接觸區(qū)地與體區(qū)14接觸。因此，在M0SFET1中，空穴能夠從源電極50注入到體區(qū)14，而沒有從在源極區(qū)15和接觸區(qū)之間的pn結(jié)延伸的耗盡層的影響。因此，M0SFET1的操作狀態(tài)能夠被容易地切換，從而提高M(jìn)0SFET1的響應(yīng)速度。此外，在M0SFET1中，第二溝槽17被形成為比第一溝槽16淺。因此，在第一溝槽16下方的漂移區(qū)13中，抑制由構(gòu)成源電極50的金屬的擴(kuò)散導(dǎo)致的缺陷延伸，從而抑制M0SFET1的擊穿電壓的降低。因此，用作根據(jù)本實(shí)施例的半導(dǎo)體器件的M0SFET1是擊穿電壓特性的降低被抑制并且響應(yīng)速度被提高的半導(dǎo)體器件。
[0055]此外，在M0SFET1中，源電極50可以被設(shè)置成與第二溝槽17的壁表面17a和底表面17b接觸，并且可以被設(shè)置成不在如在圖1中所示的襯底10的主表面IOa上并且不與其接觸。
[0056]以這樣的方式，與在源電極50被設(shè)置在襯底10的主表面IOa上并且與其接觸的情況相比，在源電極50和柵電極30之間的距離變得較大。結(jié)果，當(dāng)形成微小的M0SFET1時，能夠容易地避免在源電極50和柵電極30之間的短路。
[0057]此外，在M0SFET1中，第二溝槽17的壁表面17a可以是由與{0001}面交叉的面構(gòu)成。
[0058]由多晶硅制成的襯底10具有金屬有可能在與{0001}面平行的方向中擴(kuò)散的特性。因此，當(dāng)與源電極50接觸的第二溝槽17的壁表面17a適合于對應(yīng)于與{0001}面交叉的面時，有助于使構(gòu)成源電極50的金屬擴(kuò)散到襯底10中，從而進(jìn)一步減小在源電極50和襯底10之間的接觸電阻。
[0059]此外，在M0SFET1中，在包括第一和第二溝槽16，17的襯底10的厚度方向上的橫截面中，從第二溝槽17的最底部處的壁表面17a與{0001}面平行延伸的虛擬直線A-A可以與面向第二溝槽17的第一溝槽16的壁表面16a交叉。具體地，如在圖1中所示，在沒有與漂移區(qū)13交叉的情況下，直線A-A可以與面向第二溝槽17的第一溝槽16的壁表面16a交叉。
[0060]因此，能夠更加有效地抑制構(gòu)成源電極50的金屬被擴(kuò)散到漂移區(qū)13內(nèi)，特別地，能夠更加有效地抑制其被擴(kuò)散到在第一溝槽16的底表面16b下方的漂移區(qū)13。結(jié)果，能夠更加有效地抑制MOSFETI的擊穿電壓特性的降低。
[0061]此外，在M0SFET1中，構(gòu)成襯底10的主表面IOa的面可以是相對于{0001}面具有
8。或者更小的偏離角的面。
[0062]能夠在〈0001〉方向中容易地生長碳化硅。因此，當(dāng)構(gòu)成襯底10的主表面IOa的面適合于相對于{0001}面具有落入上述范圍內(nèi)的偏離角時，能夠更加容易地制備由碳化硅制成的襯底10。
[0063]此外,在M0SFET1中，第一溝槽16的壁表面16a可以相對于襯底10的主表面IOa形成鈍角。因此，能夠在源電極50和漏電極70之間確保更寬的載流子通過的區(qū)域，從而進(jìn)一步減小M0SFET1的導(dǎo)通電阻。
[0064]此外，在M0SFET1中，構(gòu)成第一溝槽16的壁表面16a的面可以是相對于{0001}面具有不小于50°并且不大于65°的偏離角的面。因此，能夠更多地提高M(jìn)0SFET1的溝道遷移率。
[0065]此外，在M0SFET1中，體區(qū)14可以具有1.0X IO17CnT3或者更大的p型雜質(zhì)濃度。以這樣的方式，能夠進(jìn)一步減小在源電極50和體區(qū)14之間的接觸電阻。此外，體區(qū)14可以具有5.0X IO18CnT3或者更小的P型雜質(zhì)濃度。因此，體區(qū)14中的雜質(zhì)濃度能夠被設(shè)定為落入能夠避免由碳化硅制成的襯底10的結(jié)晶性降低的范圍內(nèi)。
[0066]此外，在M0SFET1中，源電極50不經(jīng)由接觸區(qū)地被連接到體區(qū)14。因此，能夠省略形成接觸區(qū)的步驟，從而實(shí)現(xiàn)更加有效的制造工藝。此外，如上所述，在相對于{0001}面具有落入上述范圍內(nèi)的偏離角的面被用作構(gòu)成第一溝槽16的壁表面16a的面的情況下，在體區(qū)中的雜質(zhì)濃度和M0SFET1中的溝道遷移率之間的折衷關(guān)系變小。因此，即使在體區(qū)14具有落入上述范圍內(nèi)的P型雜質(zhì)濃度的情況下，也能夠抑制M0SFET1的溝道遷移率的減小。
[0067]下面描述本發(fā)明的一個實(shí)施例中的用于制造半導(dǎo)體器件的方法。在用于制造本實(shí)施例中的半導(dǎo)體器件的方法中，能夠制造用作根據(jù)本實(shí)施例的半導(dǎo)體器件的M0SFET1。參考圖2，首先，作為步驟(SlO)，執(zhí)行襯底制備步驟。在此步驟(SlO)中，執(zhí)行下面描述的步驟(Sll)和(S12)，以制備由碳化硅制成的襯底10。
[0068]首先，作為步驟(Sll)，執(zhí)行基礎(chǔ)襯底制備步驟。在此步驟(Sll)中，由例如4H_SiC制成的晶錠(未示出)被切片，以制備如在圖3中所示的由碳化硅制成的基礎(chǔ)襯底11。
[0069]接下來，作為步驟(S12)，執(zhí)行外延生長層形成步驟。在此步驟(S12)中，參考圖3，通過在基礎(chǔ)襯底11的主表面Ila上外延生長來形成半導(dǎo)體層12。以這樣的方式，制備了包括基礎(chǔ)襯底11和半導(dǎo)體層12并且具有主表面IOa的襯底10。
[0070]接下來，作為步驟(S20)，執(zhí)行有源區(qū)形成步驟。在此步驟(S20)中，執(zhí)行下面描述的步驟(S21)和(S22)，以在襯底10中形成有源區(qū)。首先，作為步驟(S21)，執(zhí)行離子注入步驟。在此步驟(S21)中，參考圖4，例如，Al (鋁)離子首先被注入到半導(dǎo)體層12，從而形成P型導(dǎo)電性的體區(qū)14。接下來，例如，將P(磷)離子注入到半導(dǎo)體層12的、比已經(jīng)注入Al離子的深度淺的深度，從而形成η型導(dǎo)電性的源極區(qū)15。此外，在半導(dǎo)體層12中，既沒有形成體區(qū)14也沒有源極區(qū)15的區(qū)域用作漂移區(qū)13。以這樣的方式，包括襯底10的主表面IOa的源極區(qū)15、與源極區(qū)15形成接觸的體區(qū)14、以及與體區(qū)14形成接觸的漂移區(qū)13被形成在半導(dǎo)體層12中。
[0071]接下來，作為步驟(S22)，執(zhí)行活化退火步驟。在此步驟(S22)中，通過加熱襯底10，在步驟(S21)中注入的雜質(zhì)被活化。因此，在其中被注入有的雜質(zhì)的區(qū)域中產(chǎn)生所期望的載流子。以這樣的方式，有源區(qū)被形成在襯底10中。
[0072]接下來，作為步驟(S30)，執(zhí)行第一溝槽形成步驟。在此步驟(S30)中，參考圖5和圖6,第一溝槽16被形成在襯底10中以在主表面IOa側(cè)具有開口并且具有壁表面16a和底表面16b。具體地，例如，參考圖5，首先，采用P-CVD (等離子體化學(xué)氣相沉積)方法以形成掩膜90，掩膜90具有與要形成第一溝槽16的主表面IOa的區(qū)域一致的開口。掩膜90是由SiO2(二氧化硅)制成。接下來，例如，在包含SF6(六氟化硫)氣體和氧氣的氣氛中，借助于電感耦合反應(yīng)離子蝕刻(ICP-RIE)等等，在由附圖中的箭頭指示的方向中蝕刻襯底10。接下來，參考圖6，例如，在包含氧和諸如氯的鹵素基氣體的氣氛中執(zhí)行熱蝕刻。在完成蝕刻工藝之后，掩膜90被去除。以這樣的方式,具有壁表面16a和底表面16b的第一溝槽16被形成為延伸通過源極區(qū)15和體區(qū)14，到達(dá)漂移區(qū)13，并且暴露源極區(qū)15、體區(qū)14、以及漂移區(qū)13。
[0073]接下來，作為步驟(S40)，執(zhí)行第二溝槽形成步驟。在此步驟(S40)中，參考圖7，與在上面描述的步驟(S30) —樣，襯底10被蝕刻，從而具有側(cè)表面17a和底表面17b的第二溝槽17被形成為延伸通過源極區(qū)15，到達(dá)體區(qū)14，并且暴露源極區(qū)15和體區(qū)14。
[0074]接下來，作為步驟(S50)，執(zhí)行柵極絕緣膜形成步驟。在此步驟(S50)中，參考圖8，例如，通過在包含氧的氣氛中加熱襯底10，由SiO2 (二氧化硅)制成的柵極絕緣膜20被形成為覆蓋襯底10的主表面10a、第一溝槽16的壁表面16a和底表面16b、以及第二溝槽17的壁表面17a和底表面17b。
[0075]接下來，作為步驟(S60)，執(zhí)行柵電極形成步驟。在此步驟(S60)中，參考圖9，例如，采用LP (低壓)CVD方法，以形成其中添加有雜質(zhì)的多晶硅膜，從而填充第一溝槽16。以這樣的方式，柵電極30被形成在柵極絕緣膜20上并且與其接觸。
[0076]接下來，作為步驟(S70)，執(zhí)行層間絕緣膜形成步驟。在此步驟(S70)中，參考圖10，例如，采用CVD方法，以形成由SiO2 ( 二氧化硅)制成的層間絕緣膜40，使得層間絕緣膜40和柵極絕緣膜20包圍柵電極30。
[0077]接下來，作為步驟(S80)，執(zhí)行歐姆電極形成步驟。在此步驟(S80)中，參考圖11，首先，從要形成源電極50的區(qū)域中去除層間絕緣膜40和柵極絕緣膜20，從而形成暴露源極區(qū)15和體區(qū)14的區(qū)域。然后，例如，在此區(qū)域中，形成由Ni制成的金屬膜。同樣地，由Ni制成的金屬膜被形成在基礎(chǔ)襯底11的與其主表面Ila相反的主表面Ilb上。然后，通過加熱金屬膜，金屬膜的至少一部分被硅化，從而形成被電氣地連接到襯底10的源電極50和漏電極70。
[0078]接下來，作為步驟(S90)，執(zhí)行焊盤電極形成步驟。在此步驟(S90)中，參考圖1，例如，采用沉積方法以形成源極焊盤電極60，該源極焊盤電極60是由諸如Al (鋁)的導(dǎo)體制成，以便覆蓋源電極50和層間絕緣膜40。此外，與源極焊盤電極60 —樣，例如，采用沉積方法，以在漏電極70上形成由諸如Al (鋁)的導(dǎo)體制成的漏極焊盤電極80。通過執(zhí)行如上所述的步驟(SlO)至(S90)，制造M0SFET1，從而完成用于制造本實(shí)施例中的半導(dǎo)體器件的方法。因此，在用于制造根據(jù)本實(shí)施例的半導(dǎo)體器件的方法中，能夠制造用作根據(jù)本實(shí)施例并且其中擊穿電壓特性的減小被抑制并且特性被提高的半導(dǎo)體器件。
[0079]此外，在本實(shí)施例中，僅圖示了第一和第二溝槽16、17分別具有底表面16b、17b，但是本發(fā)明的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法不限于此。例如，也能夠?yàn)榫哂芯痪哂械妆砻娴腣形的第一和第二溝槽的MOSFET以及用于制造這樣的MOSFET的方法采用本發(fā)明中的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。
[0080]此外，在本發(fā)明中，僅圖示了 MOSFET和用于制造MOSFET的方法，但是本發(fā)明中的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法不限于此。例如，也能夠?yàn)楸灰笠种茡舸╇妷禾匦缘慕档筒⑶姨岣唔憫?yīng)速度的諸如IGBT (絕緣柵雙極晶體管)的半導(dǎo)體器件以及用于制造這樣的半導(dǎo)體器件的方法采用本發(fā)明中的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。
[0081]在此公開的實(shí)施例在任何方面是說明性的并且是非限制性的。本發(fā)明的范圍通過權(quán)利要求項而不是在上面描述的實(shí)施例來限定，并且旨在包括等效于權(quán)利要求項內(nèi)的意義和范圍的任何修改。
[0082]工業(yè)適用性
[0083]本發(fā)明中的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法能夠被特別有利地應(yīng)用于被要求抑制擊穿電壓特性的降低并且提高器件特性的半導(dǎo)體器件，以及用于制造這樣的半導(dǎo)體器件的方法。
[0084]附圖標(biāo)記列表
[0085]I =MOSFET ；10:襯底；11:基礎(chǔ)襯底；10a, 11a，lib:主表面；12:半導(dǎo)體層；13:漂移區(qū)；14:體區(qū)；15:源極區(qū)；16:第一溝槽；17:第二溝槽；16a，17a:壁表面；16b，17b:底表面；20:柵極絕緣膜；30:柵電極；40:層間絕緣膜；50:源電極；60:源極焊盤電極；70:漏電極；80:漏極焊盤電極；90:掩膜。
【權(quán)利要求】
1.一種半導(dǎo)體器件(1)，包括: 襯底(10)，所述襯底(10)由碳化硅制成并且具有在所述襯底(10)中形成的第一溝槽(16)和第二溝槽(17)，所述第一溝槽(16)在一個主表面(IOa) —側(cè)具有開口，所述第二溝槽(17)在所述主表面(IOa) —側(cè)具有開口并且比所述第一溝槽(16)淺； 柵極絕緣膜(20)，所述柵極絕緣膜(20)被設(shè)置在所述第一溝槽(16)的壁表面(16a)上并且與所述第一溝槽(16)的所述壁表面(16a)接觸； 柵電極(30)，所述柵電極(30)被設(shè)置在所述柵極絕緣膜(20)上并且與所述柵極絕緣膜(20)接觸；以及 接觸電極(50)，所述接觸電極(50)被設(shè)置在所述第二溝槽(17)的壁表面(17a)上并且與所述第二溝槽(17)的所述壁表面(17a)接觸， 所述襯底(10)包括 源極區(qū)(15)，所述源極區(qū)(15)包括所述襯底(10)的所述主表面(IOa)和所述第一溝槽(16)的所述壁表面(16a)， 體區(qū)(14)，所述體區(qū)(14)與所述源極區(qū)(15)接觸并且包括所述第一溝槽(16)的所述壁表面(16a)，以及 漂移區(qū)(13)，所述漂移區(qū)(13)與所述體區(qū)(14)接觸并且包括所述第一溝槽(16)的所述壁表面(16a)， 所述第一溝槽(16)被形成為延伸通過所述源極區(qū)(15)和所述體區(qū)(14)并且到達(dá)所述漂移區(qū)(13)， 所述第二溝槽(17)被形成為延伸通過所述源極區(qū)(15)并且到達(dá)所述體區(qū)(14)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(I)，其中，所述接觸電極(50)被設(shè)置為不在所述襯底(10)的所述主表面(IOa)上并且不與所述襯底(10)的所述主表面(IOa)接觸。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件(I)，其中，所述第二溝槽(17)的所述壁表面(17a)由與{0001}面交叉的面構(gòu)成。
4.根據(jù)權(quán)利要求1-3中的任何一項所述的半導(dǎo)體器件(I)，其中，在包括所述第一和第二溝槽(16，17)的所述襯底(10)的厚度方向上的橫截面中，虛擬直線(A-A)與所述第一溝槽(16)的面向所述第二溝槽(17)的所述壁表面(16a)交叉，所述虛擬直線(A-A)從所述第二溝槽(17)的最底部處的所述壁表面(17a)起與{0001}面平行地延伸。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件(I)，其中，在包括所述第一和第二溝槽(16，17)的所述襯底(10)的厚度方向上的橫截面中，所述虛擬直線(A-A)與所述第一溝槽(16)的面向所述第二溝槽(17)的所述壁表面(16a)交叉，而不與所述漂移區(qū)(13)交叉。
6.根據(jù)權(quán)利要求1-5中的任何一項所述的半導(dǎo)體器件(I)，其中，所述襯底(10)的所述主表面(IOa)由相對于{0001}面具有8°或者更小的偏離角的面構(gòu)成。
7.根據(jù)權(quán)利要求1-6中的任何一項所述的半導(dǎo)體器件(I)，其中，所述第一溝槽(16)的所述壁表面(16a)相對于所述襯底(10)的所述主表面(IOa)形成鈍角。
8.根據(jù)權(quán)利要求1-7中的任何一項所述的半導(dǎo)體器件(I)，其中，所述第一溝槽(16)的所述壁表面(16a)由相對于{0001}面具有不小于50°且不大于65°的偏離角的面構(gòu)成。
9.根據(jù)權(quán)利要求1-8中的任何一項所述的半導(dǎo)體器件(I)，其中，所述體區(qū)(14)具有不小于1.0X 1017cm-3并且不大于5.0X 1018cm-3的雜質(zhì)濃度。
10.一種用于制造半導(dǎo)體器件的方法，包括以下步驟: 制備由碳化硅制成并且具有主表面(10a)的襯底(10)； 在所述襯底(10)中形成有源區(qū)； 形成在所述襯底(10)的所述主表面(10a) —側(cè)具有開口的第一溝槽(16)； 形成在所述襯底(10)的所述主表面(10a) —側(cè)具有開口并且比所述第一溝槽(16)淺的第二溝槽(17)； 將柵極絕緣膜(20)設(shè)置在所述第一溝槽(16)的壁表面(16a)上并且與所述第一溝槽(16)的所述壁表面(16a)接觸； 將柵電極(30)設(shè)置在所述柵極絕緣膜(20)上并且與所述柵極絕緣膜(20)接觸；并且 將接觸電極(50)設(shè)置在所述第二溝槽(17)的壁表面(17a)上并且與所述第二溝槽(17)的所述壁表面(17a)接觸， 在形成所述有源區(qū)的步驟中，形成源極區(qū)(15)、體區(qū)(14)、以及漂移區(qū)(13)，所述源極區(qū)(15)包括所述襯底(10)的所述主表面(10a)，所述體區(qū)(14)與所述源極區(qū)(15)接觸，所述漂移區(qū)(13)與所述體區(qū)(14)接觸， 在形成所述第一溝槽(16)的步驟中，具有所述壁表面(16a)的所述第一溝槽(16)被形成為延伸通過所述源極區(qū)(15)和所述體區(qū)(14)，到達(dá)所述漂移區(qū)(13)，并且暴露所述源極區(qū)(15)、所述體區(qū)(14)、以及所述漂移區(qū)(13)， 在形成所述第二溝槽(17)的步驟中，所述第二溝槽(17)被形成為延伸通過所述源極區(qū)(15)并且到達(dá)所述體區(qū)(14)。
【文檔編號】H01L29/78GK103918080SQ201280054479
【公開日】2014年7月9日 申請日期:2012年11月7日 優(yōu)先權(quán)日:2011年12月20日
【發(fā)明者】增田健良, 和田圭司, 日吉透, 松川真治 申請人:住友電氣工業(yè)株式會社