碳化硅半導(dǎo)體器件的制作方法
【專利摘要】一種碳化硅半導(dǎo)體器件(100)，其包括：絕緣膜(126)；碳化硅層(109)，該碳化硅層進(jìn)一步包括被絕緣膜(126)覆蓋的表面。該表面包括第一區(qū)域(R1)。第一區(qū)域(R1)至少部分地具有第一面取向。該第一面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。
【專利說明】碳化硅半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及碳化硅半導(dǎo)體器件，更具體地講，涉及包括具有被絕緣膜覆蓋的表面的碳化娃層的碳化娃半導(dǎo)體器件。
【背景技術(shù)】
[0002]日本專利特許公開N0.2002-261275(PTLl)公開了以下內(nèi)容。在MOS(金屬氧化物半導(dǎo)體)器件中，疊堆有氧化物膜的4H型SiC的面是{03-38}面或者對{03-38}面具有在10°內(nèi)的偏離角的面。因此，MOS器件的溝道遷移率可以增大。這可能是因為，由于SiC {0001}面是六邊形密堆面，導(dǎo)致構(gòu)成原子的每單位面積懸掛鍵的密度高，使得界面態(tài)增大，阻礙電子遷移，而{03-38}面偏離六邊形密堆面，使得電子容易移動。此外，在{03-38}面實現(xiàn)特別高的溝道遷移率的原因可能是由于盡管不同于密堆面但原子鍵相對周期性地在表面出現(xiàn)。
[0003]引用列表
[0004]專利文獻(xiàn)
[0005]PTLl:日本專利特許公開 N0.2002-261275
【發(fā)明內(nèi)容】

[0006]技術(shù)問題 [0007]通過以上闡述的方法不能得到足夠高的溝道遷移率。
[0008]本發(fā)明涉及解決上述問題。本發(fā)明的目的是提供一種可以實現(xiàn)更高溝道遷移率的碳化娃半導(dǎo)體器件。
[0009]問題的解決方法
[0010]根據(jù)本發(fā)明的一個方面的碳化硅半導(dǎo)體器件包括:絕緣膜；碳化硅層，其具有被絕緣膜覆蓋的表面。該表面包括第一區(qū)域。該第一區(qū)域至少部分地具有第一面取向。該第一面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。根據(jù)該碳化硅半導(dǎo)體器件，碳化硅層在被絕緣膜覆蓋的表面上可以具有高溝道遷移率。
[0011]碳化硅層的表面還可以包括第二區(qū)域。該第二區(qū)域至少部分地具有不同于第一面取向的第二面取向。該第二面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。因此，可以在碳化硅半導(dǎo)體器件上設(shè)置彼此不同并且具有高溝道遷移率的面。
[0012]碳化硅層的表面還可以包括第三至第六區(qū)域。該第三至第六區(qū)域分別至少部分地具有第三至第六面取向。該第一至第六面取向彼此不同。該第一至第六面取向中的每一個是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。因此，可以在碳化硅半導(dǎo)體器件上設(shè)置具有高溝道遷移率的六個不同面。
[0013]根據(jù)本發(fā)明的另一方面的一種碳化硅半導(dǎo)體器件包括:絕緣膜；碳化硅層，其具有被絕緣膜覆蓋的表面。該表面包括第一區(qū)域。該第一區(qū)域至少部分地具有第一面取向。該第一面取向?qū)0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。該第一面取向在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。該第一面取向?qū)?000-1)面的傾斜度小于90°。根據(jù)該碳化硅半導(dǎo)體器件，碳化硅層在被絕緣膜覆蓋的表面上可以具有高溝道遷移率。
[0014]碳化硅層的表面還可以包括第二區(qū)域。該第二區(qū)域至少部分地具有不同于第一面取向的第二面取向。該第二面取向?qū)0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。該第二面取向在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。該第二面取向?qū)?000-1)面的傾斜度小于90°。因此，可以在碳化硅半導(dǎo)體器件上設(shè)置彼此不同的、具有高溝道遷移率的面。
[0015]碳化硅層的表面還可以包括第三至第六區(qū)域。該第三至第六區(qū)域分別至少部分地具有第三至第六面取向。該第一至第六面取向彼此不同。該第一至第六面取向中的每一個對{0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。該第一至第六面取向中的每一個在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。該第一至第六面取向中的每一個對(000-1)面的傾斜度小于90°。因此，可以在碳化硅半導(dǎo)體器件上設(shè)置具有高溝道遷移率的六個不同面。
[0016]本發(fā)明的碳化硅半導(dǎo)體器件還可以包括設(shè)置在絕緣膜上的柵電極。因此，可以通過絕緣柵極來控制溝道。柵電極可以構(gòu)成溝槽柵極結(jié)構(gòu)。柵電極可以構(gòu)成平面柵極結(jié)構(gòu)。
[0017]碳化硅層和絕緣膜之間的界面具有在SXlO11Cnr2eV-1以下的界面態(tài)密度。因此，可以更可靠地得到更高的溝道遷移率。 [0018]碳化硅層在該表面上在室溫下可以具有高于或等于70cm2/Vs的溝道遷移率。在這種情況下，碳化硅層在表面上可以具有大于或等于IX IO17CnT3的雜質(zhì)濃度。在這種情況下，碳化硅半導(dǎo)體器件可以具有大于或等于4V的閾值。
[0019]碳化硅層在表面上在室溫下可以具有高于或等于lOOcmVVs的溝道遷移率。在這種情況下，碳化硅層可以具有大于或等于2X1016cm_3的雜質(zhì)濃度。在這種情況下，碳化硅半導(dǎo)體器件可以具有大于或等于2.5V的閾值。
[0020]碳化硅半導(dǎo)體器件可以具有小于或等于200mV/deCade的S值。因此，可以得到更快速的開關(guān)性質(zhì)。
[0021]本發(fā)明的有益效果
[0022]根據(jù)本發(fā)明，可以得到具有高溝道遷移率的碳化硅半導(dǎo)體器件。
【專利附圖】

【附圖說明】
[0023]圖1是示意性表示根據(jù)本發(fā)明的第一實施例的碳化硅半導(dǎo)體器件的構(gòu)造的局部首1J視圖。
[0024]圖2是示意性表示用于制造圖1的碳化硅半導(dǎo)體器件的方法中的第一步驟的局部首1J視圖。
[0025]圖3是示意性表示用于制造圖1的碳化硅半導(dǎo)體器件的方法中的第二步驟的局部首1J視圖。
[0026]圖4是示意性表示用于制造圖1的碳化硅半導(dǎo)體器件的方法中的第三步驟的局部首1J視圖。
[0027]圖5是示意性表示用于制造圖1的碳化硅半導(dǎo)體器件的方法中的第四步驟的局部首1J視圖。
[0028]圖6是示意性表示根據(jù)本發(fā)明的第二實施例的碳化硅半導(dǎo)體器件的構(gòu)造的局部首1J視圖。
[0029]圖7是示意性表示圖6的碳化硅半導(dǎo)體器件中的碳化硅層的構(gòu)造的局部平面圖。
[0030]圖8是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第一步驟的局部首1J視圖。
[0031]圖9是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第二步驟的局部首1J視圖。
[0032]圖10是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第三步驟的局部平面圖。
[0033]圖11是沿著圖10的X1-XI線截取的示意性剖視圖。
[0034]圖12是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第四步驟的局部剖視圖。
[0035]圖13是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第五步驟的局部平面圖。
[0036]圖14是沿著圖13的XIV-XIV線截取的示意性剖視圖。
[0037]圖15是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第六步驟的局部剖視圖。
[0038]圖16是圖15的示意性透視圖。
[0039]圖17是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第七步驟的局部剖視圖。
[0040]圖18是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第八步驟的局部剖視圖。
[0041]圖19是示意性表示用于制造圖6的碳化硅半導(dǎo)體器件的方法中的第九步驟的局部剖視圖。
[0042]圖20是表示圖6的碳化硅半導(dǎo)體器件的修改的示例的局部剖視圖。
[0043]圖21是示意性表示根據(jù)本發(fā)明的第三實施例的碳化硅半導(dǎo)體器件的構(gòu)造的局部首1J視圖。
[0044]圖22是示意性表示圖21的碳化硅半導(dǎo)體器件中的碳化硅層的構(gòu)造的局部平面圖。
[0045]圖23是示意性表示用于測量界面態(tài)密度的MOS電容器的構(gòu)造的剖視圖。
[0046]圖24是表示界面態(tài)密度的測量示例的曲線圖。
[0047]圖25是示意性表示用于測量溝道性質(zhì)的MOSFET的構(gòu)造的剖視圖。
[0048]圖26是表示實例I中的漏電流測量結(jié)果的曲線圖。
[0049]圖27是表示實例2中的漏電流測量結(jié)果的曲線圖。
[0050]圖28是表示實例3中的溝道遷移率的測量結(jié)果的曲線圖。
[0051]圖29是表示實例3中的漏電流測量結(jié)果和使用該測量結(jié)果計算閾值電壓Vth的方法的曲線圖。
[0052]圖30是用于描述計算S值的方法的曲線圖。
[0053]圖31是表示碳化硅層的復(fù)合面的表面的示例的局部剖視圖。
【具體實施方式】
[0054]下文中，將基于附圖描述本發(fā)明的實施例。在附圖中，相同或?qū)?yīng)的元件用相同的參考符號指代，將不重復(fù)對其的描述。
[0055](第一實施例)
[0056]如圖1中所示，本實施例的碳化硅半導(dǎo)體器件是MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)100，具體地是垂直型DiMOSFET (雙注入型M0SFET)。M0SFET100包括柵極絕緣膜126 (絕緣膜)、外延層109 (碳化硅層)、單晶襯底80、源電極111、上部源電極127、柵電極110和漏電極114。外延層109包括擊穿電壓保持層122、P區(qū)123、n+區(qū)124和p+區(qū)125。
[0057]外延層109具有六方晶系的晶體結(jié)構(gòu)。外延層109包括表面處的第一區(qū)域R1。第一區(qū)域Rl至少部分地具有第一面取向。第一面取向基本上是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。
[0058]換句話講，第一面取向?qū)0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。第一面取向在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。第一面取向?qū)?000-1)面的傾斜度小于90°。
[0059]單晶襯底80由碳化硅(SiC)制成并且具有η型導(dǎo)電性。擊穿電壓保持層122設(shè)置在單晶襯底80上，并且由η型導(dǎo)電性的碳化硅制成。例如，擊穿電壓保持層122具有10 μ m的厚度，并且η型導(dǎo)電雜質(zhì)的濃度是5 X 1015cm_3。
[0060]在擊穿電壓保持層122的表面處設(shè)置彼此分隔的多個P導(dǎo)電類型的P區(qū)123。在各P區(qū)123中，在P區(qū)123的表面層處設(shè)置η+區(qū)124。ρ區(qū)123在外延層109的表面處構(gòu)成第一區(qū)域Rl。根據(jù)M0SFET100的閾值電壓選擇P區(qū)123的雜質(zhì)濃度。
[0061]在擊穿電壓保持層122的表面處設(shè)置P+區(qū)125。ρ+區(qū)125與η+區(qū)124相鄰地設(shè)置。
[0062]在暴露在相鄰ρ區(qū)123之間的擊穿電壓保持層122上設(shè)置覆蓋第一區(qū)域Rl的柵極絕緣膜126。具體地講，柵極絕緣膜126從ρ區(qū)123中的一個處的η+區(qū)124上方延伸，經(jīng)過一個P區(qū)123、擊穿電壓保持層122、另一個ρ區(qū)23、直到在另一個ρ區(qū)123處的η+區(qū)124上方為止。在柵極絕緣膜126上設(shè)置具有平面柵極結(jié)構(gòu)的柵電極110。此外，在η+區(qū)124和ρ+區(qū)125上設(shè)置源電極111。在這個源電極111上設(shè)置上部源電極127。
[0063]外延層109的表面處的第一區(qū)域Rl和柵極絕緣膜126之間的界面具有在SXlO11Cnr2eV-1以下的界面態(tài)密度。另外，外延層109在第一區(qū)域Rl上在室溫下具有高于或等于70cm2/Vs的溝道遷移率。在這種情況下，構(gòu)成第一區(qū)域Rl的ρ區(qū)123在表面上具有大于或等于IX IO17CnT3的雜質(zhì)濃度。在這種情況下，碳化硅半導(dǎo)體器件可以具有大于或等于4V的閾值。替代地，外延層109在第一區(qū)域Rl上在室溫下可以具有高于或等于IOOcm2/Vs的溝道遷移率。在這種情況下，構(gòu)成第一區(qū)域Rl的P區(qū)123的表面上可以具有大于或等于2X IO16CnT3的雜質(zhì)濃度。在這種情況下，碳化硅半導(dǎo)體器件可以具有大于或等于2.5V的閾值。[0064]MOSFET100可以具有小于或等于200mV/decade的S值。此后將提供S值的定義。
[0065]下文中，將描述用于制造M0SFET100的方法。
[0066]如圖2中所示，在單晶襯底80上形成外延層109。例如，外延層109的導(dǎo)電類型和雜質(zhì)濃度被設(shè)定成等同于擊穿電壓保持層122(圖1)的導(dǎo)電類型和雜質(zhì)濃度。
[0067]如圖3中所示，形成P區(qū)123、n+區(qū)124和P+區(qū)125。具體地講，執(zhí)行注入雜質(zhì)離子，之后執(zhí)行激活退火。例如，在氮氣氣氛中，在1700°C的加熱溫度下執(zhí)行30分鐘的激活退火。
[0068]如圖4中所示，形成柵極絕緣膜126，以覆蓋擊穿電壓保持層122、p區(qū)123、n+區(qū)124和P+區(qū)125。可以通過熱氧化執(zhí)行該形成。在氧化氣氛中，通過在1200°C下加熱30分鐘執(zhí)行熱氧化。優(yōu)選地，此后執(zhí)行氮化退火。具體地講，在一氧化氮(NO)氣氛中執(zhí)行退火。其工藝條件包括例如1100°C的加熱溫度和120分鐘的加熱時間。結(jié)果，氮原子被引入在柵極絕緣膜126與擊穿電壓保持層122、p區(qū)123、n+區(qū)124和p+區(qū)125中的每一個之間界面周圍。在使用一氧化氮的該退火步驟之后，可以執(zhí)行使用作為不活潑氣體的氬(Ar)氣進(jìn)行進(jìn)一步的退火步驟。其工藝條件包括例如1100°C的加熱溫度和60分鐘的加熱時間。
[0069]如圖5中所示，形成源電極111和漏電極14。例如，執(zhí)行形成鎳電極以及用于得到歐姆接觸的熱處理。例如，在惰性氣體中，在950°C下執(zhí)行該熱處理2分鐘。
[0070]再參照圖1，在源電極111上形成上部源電極127。在柵極絕緣膜126上形成柵電極110。因此，得到MOSFET100O [0071]根據(jù)本實施例，外延層109在被柵極絕緣膜126覆蓋的表面上可以具有高溝道遷移率。這是由于至少部分地具有上述第一面取向的第一區(qū)域R1。
[0072]外延層109和柵極絕緣膜126之間界面具有在5X IO11Cnr2eF1以下的界面態(tài)密度。因此，可以更可靠地得到較高的溝道遷移率。
[0073]碳化硅半導(dǎo)體器件可以具有小于或等于200mV/deCade的S值。因此，可以實現(xiàn)更快速的開關(guān)性質(zhì)。
[0074]通過利用氮化退火引入氮原子，外延層109的表面處的第一區(qū)域Rl和柵極絕緣膜126之間的界面態(tài)密度可以進(jìn)一步減小。在隨后執(zhí)行惰性氣體中的退火的情況下，認(rèn)為可以使界面對氮原子的吸附更牢固。
[0075](第二實施例)
[0076]如圖6中所示，本實施例的碳化硅半導(dǎo)體器件是M0SFET200，具體地是垂直型溝槽柵極MOSFET。M0SFET200包括柵極絕緣膜(絕緣膜)、外延層209 (碳化硅層)、柵電極9、單晶襯底80、源電極12、源極互連電極13和層間絕緣膜10。外延層209包括具有η型導(dǎo)電性的擊穿電壓保持層2、P型體層3、η型源極接觸層4和具有P型導(dǎo)電性的接觸區(qū)5。
[0077]參照圖6和圖7，外延層209具有六方晶系的晶體結(jié)構(gòu)。外延層209包括與單晶襯底80的主表面MS基本上平行的主表面TS。主表面MS和TS中的每一個優(yōu)選地具有對(000-1面)在5°以內(nèi)的偏離角。
[0078]在主表面TS上設(shè)置溝槽206。溝槽206具有側(cè)面S1-S6 (第一至第六區(qū)域)作為外延層209的表面。溝槽206具有朝向開口增大的錐形形狀，使得側(cè)面S1-S6相對于主表面TS傾斜。通過P型體層3形成的側(cè)面S1-S6的區(qū)域構(gòu)成M0SFET200的溝道面。
[0079]側(cè)面S1-S6在P型體層3上分別至少部分地具有第一至第六面取向。第一至第六面取向彼此不同。第一至第六面取向基本上是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3_30_8)面中的任何一個。換句話講，第一至第六面取向?qū)0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。第一至第六面取向在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。第一至第六面取向?qū)?000-1)面的傾斜度小于90°。
[0080]當(dāng)相反地觀察時，溝槽206對應(yīng)于以主表面TS為頂面的臺面結(jié)構(gòu)。優(yōu)選地，在六方晶體的情況下，這個頂面的形狀是六邊形，如圖7中所示。
[0081]下文中，將描述半導(dǎo)體器件的細(xì)節(jié)。在單晶襯底80的主表面之一上形成擊穿電壓保持層2。在擊穿電壓保持層2上形成ρ型體層3。在ρ型體層3上形成η型源極接觸層
4。形成P型接觸區(qū)5，使其被η型源極接觸層4環(huán)繞。通過部分去除η型源極接觸層4、ρ型體層3和擊穿電壓保持層2，形成被溝槽206環(huán)繞的臺面結(jié)構(gòu)。
[0082]在側(cè)面S1-S6和溝槽206的底面上形成柵極絕緣膜8。這個柵極絕緣膜8延伸，直到η型源極接觸層4的上面為止。在柵極絕緣膜8上形成柵電極9，使得溝槽206的內(nèi)部被填充(也就是說，填充相鄰臺面結(jié)構(gòu)之間的間隔)。換句話講，柵電極9構(gòu)成溝槽柵極結(jié)構(gòu)。在位于η型源極接觸層4的上表面上方的區(qū)域處，柵電極9的上面與柵極絕緣膜8的頂面基本上等聞。
[0083]形成層間絕緣膜10，以覆蓋柵極絕緣膜8的延伸直到η型源極接觸層4上面的上方為止的部分和柵電極9。通過去除層間絕緣膜10和柵極絕緣膜8的一部分，形成開口 11，以暴露η型源極接觸層4的一部分和ρ型接觸區(qū)5。形成源電極12，以填充開口 11的內(nèi)部，并且與P型接觸區(qū)5和η型源極接觸層4的一部分接觸。形成源極互連電極13，使其與源電極12的上面接觸，并且 在層間絕緣膜10的上面上延伸。與其中形成擊穿電壓保持層2的主表面相反地，在單晶襯底80的背面上形成漏電極14。漏電極14是歐姆電極。
[0084]下文中，將描述用于制造M0SFET200的方法。
[0085]如圖8中所示，在單晶襯底80上形成具有主表面TS的外延層209。具體地講，通過在單晶襯底80的主表面MS上的外延生長，形成η導(dǎo)電類型的外延層209?？梢酝ㄟ^使用硅烷(SiH4)和丙烷(C3H8)的混合氣體作為原材料氣體并且使用例如氫氣(H2)作為載氣的CVD(化學(xué)氣相沉積)執(zhí)行這個外延生長。在這個階段，優(yōu)選地，引入氮(N)或磷(P)作為將被摻雜η型的外延層209的雜質(zhì)。例如，雜質(zhì)濃度可以被設(shè)定成大于或等于5X1015cm_3且小于或等于5X1016cm_3。
[0086]如圖9中所示，在外延層209上形成擊穿電壓保持層2、ρ型體層3和η型源極接觸層4。具體地講，通過將離子注入外延層209的上面層，形成ρ型體層3和η型源極接觸層4，并且沒有注入離子的區(qū)域變成擊穿電壓保持層2。至于用于形成ρ型體層3的離子注入，注入諸如鋁(Al)的雜質(zhì)離子以形成ρ型。在這個階段，通過調(diào)整所注入離子的加速能量，可以調(diào)節(jié)形成P型體層3的區(qū)域的深度。此外，通過將涉及形成η型的雜質(zhì)離子向著形成有P型體層3的擊穿電壓保持層2注入，形成η型源極接觸層4。例如，形成η型的雜質(zhì)包括磷⑵。
[0087]如圖10和圖11中所示，形成掩膜17，以覆蓋外延層209的主表面TS的一部分。對于掩膜17，可以使用諸如氧化硅膜的絕緣膜。舉例來說，可以通過包括以下闡明的步驟的方法形成掩膜17。在η型源極接觸層4的上面上通過CVD等形成氧化硅膜。然后，在氧化硅膜上通過光刻形成具有預(yù)定開口圖案的抗蝕劑膜(未示出)。使用抗蝕劑膜作為掩膜，通過蝕刻去除氧化硅膜。然后，去除抗蝕劑膜。結(jié)果，形成具有開口圖案的掩膜17。
[0088]如圖12中所示，形成凹陷16，其具有與單晶襯底80的主表面TS基本上垂直的側(cè)壁。具體地講，使用掩膜17蝕刻η型源極接觸層4、ρ型體層3和擊穿電壓保持層2的一部分。對于這個蝕刻，可以采用例如反應(yīng)離子蝕刻(RIE)或離子銑削。至于RIE，尤其是可以采用電感耦合等離子體(ICP) RIE。具體地講，可以采用使用SF6或SF6和O2的混合氣體作為反應(yīng)氣體的ICP-RIE。
[0089]如圖13和圖14中所示，形成溝槽206，使得在外延層209處設(shè)置相對于主表面TS傾斜的側(cè)壁S1-S6。具體地講，形成有掩膜17的外延層209的主表面TS經(jīng)歷熱蝕刻。如本文使用的，借助通過向被加熱的蝕刻對象供應(yīng)包括反應(yīng)氣體的工藝氣體而出現(xiàn)的化學(xué)反應(yīng)，來執(zhí)行熱蝕刻。在本實施例中，使用基于氯的氣體，優(yōu)選地使用氯氣，作為反應(yīng)氣體。優(yōu)選地，在基于氯的氣體的分壓小于或等于50 %的氣氛中執(zhí)行熱蝕刻。優(yōu)選地，在處于降低壓力下的氣氛中執(zhí)行熱蝕刻。更優(yōu)選地，用于蝕刻的氣氛具有小于或等于大氣壓的1/10的降低壓力。此外，優(yōu)選地，在設(shè)置有外延層209的單晶襯底80的溫度(熱處理溫度)大于或等于1000°C的條件下，執(zhí)行熱蝕刻。
[0090]下文中，以舉例方式描述熱蝕刻的細(xì)節(jié)。
[0091]使用氧氣和氯氣 的混合氣體作為用作工藝氣體的反應(yīng)氣體，并且在大于或等于700°C且小于或等于1200°C的熱處理溫度下執(zhí)行蝕刻。優(yōu)選地，熱處理溫度大于或等于700°C且小于或等于1200°C。當(dāng)此溫度小于或等于1200°C時，可以采用石英構(gòu)件作為涉及熱處理的裝置。溫度的上限更優(yōu)選地是1100°C，進(jìn)一步更優(yōu)選地是1000°C。溫度的下限更優(yōu)選地是800°C，進(jìn)一步更優(yōu)選地是900°C。在這種情況下，蝕刻速率可以取足夠?qū)嵱玫闹怠?br> [0092]至于以上闡述的熱蝕刻步驟的條件，當(dāng)對于用SiC+m02+nCl2 —SiClx+C0y(其中，m、n、x和Y是正數(shù))表達(dá)的反應(yīng)式中的X和y而言，當(dāng)滿足0.5≤X≤2.0和1.0≤y≤2.0的條件時，主反應(yīng)繼續(xù)進(jìn)行。在X = 4和y = 2的條件下，最有利于反應(yīng)(熱蝕刻)。要注意，上述的m和η代表實際上反應(yīng)的氧氣和氯氣的量，并不代表作為工藝氣體供應(yīng)的量。在這個熱蝕刻中供應(yīng)的氧氣的流量與氯氣的流量的比率優(yōu)選地大于或等于0.1且小于或等于2.0。更優(yōu)選地，這個比率的下限是0.25。
[0093]除了上述的氯氣和氧氣之外，反應(yīng)氣體還可以包括載氣。至于載氣，舉例來說，可以使用氮(N2)氣、氬氣、氦氣等。當(dāng)如以上闡述地，熱處理溫度大于或等于700°C且小于或等于1000°C時，例如，SiC的蝕刻速率變成大致是70 μ m/hr。當(dāng)將氧化硅(SiO2)用于掩膜17時，SiC與SiO2的選擇比可以被設(shè)定成非常大。因此，在SiC蝕刻期間，由SiO2B成的掩膜17將基本上不被蝕刻。
[0094]然后，通過任意方法，諸如通過蝕刻，來去除掩膜17。
[0095]如圖15和圖16中所示，形成接觸區(qū)5。如從圖16中理解的，溝槽206的面形狀構(gòu)成由呈現(xiàn)六邊形形狀的各單一單元(環(huán)繞一個臺面結(jié)構(gòu)的環(huán)形溝槽206)形成的臺面。P型接觸區(qū)5基本上布置在臺面結(jié)構(gòu)的上面的中心區(qū)域中，如圖16中所示。P型接觸區(qū)5的平面形狀與臺面結(jié)構(gòu)上面的外周形狀相同，即，是六邊形形狀。然后，執(zhí)行激活退火的步驟，以使通過以上闡述的離子注入而注入的雜質(zhì)被激活。在這個激活退火步驟中，由碳化硅制成的外延層的表面(例如，臺面結(jié)構(gòu)的側(cè)壁)經(jīng)歷退火，而沒有特別形成覆蓋層(cap layer)。替代地，可以在形成上述覆蓋層的情況下執(zhí)行激活退火。另外，可以基于覆蓋層只設(shè)置在η型源極接觸層4的上面和ρ型接觸區(qū)5上的構(gòu)造來執(zhí)行激活退火。
[0096]如圖17中所示，在外延層209的側(cè)面S1-S6上形成柵極絕緣膜8。具體地講，形成柵極絕緣膜8，其從溝槽206的內(nèi)部延伸，直到η型源極接觸層4和ρ型接觸區(qū)5的上面上方為止。對于柵極絕緣膜8，可以采用通過對外延層209應(yīng)用熱氧化而得到的氧化物膜(氧化娃膜)。
[0097]如圖18中所示，形成柵電極9，其面對外延層209的側(cè)面S1-S6中的每一個，使柵極絕緣膜8處于其間。具體地講，在柵極絕緣膜8上形成柵電極9，以填充溝槽206的內(nèi)部?？梢酝ㄟ^以下闡述的方法形成柵電極9。首先，通過在溝槽206內(nèi)部并且延伸直到ρ型接觸區(qū)5上方的區(qū)域的柵極絕緣膜8上進(jìn)行濺射等，形成將變成柵電極的導(dǎo)體膜。對于導(dǎo)體膜的材料，可以使用諸如金屬的任一種任意材料，只要該材料具有導(dǎo)電性即可。然后，通過使用諸如回蝕或CMP (化學(xué)機(jī)械拋光)的任意方法，去除導(dǎo)體膜，除了位于溝槽206中的部分之外。結(jié)果，導(dǎo)體膜保留為以便填充溝槽206的內(nèi)部。這個導(dǎo)體膜構(gòu)成柵電極9。
[0098]參照圖19，形成層間絕緣膜10，以覆蓋柵電極9的上面和暴露于ρ型接觸區(qū)5處的柵極絕緣膜8的上面。對于層間絕緣膜10，可以采用任一種任意材料，只要該材料具有絕緣性。然后，通過在層間絕緣膜10上的光刻，形成具有圖案的抗蝕劑膜(未示出)。該抗蝕劑膜在位于P型接觸區(qū)5的區(qū)域處形成有開口圖案。使用這個抗蝕劑膜作為掩膜，通過蝕刻部分去除層間絕緣膜10和柵極絕緣膜8。結(jié)果，在層間絕緣膜10和柵極絕緣膜8中形成開口 11 (參照圖19)。在這種狀態(tài)下，ρ型接觸區(qū)5和η型源極接觸層4的一部分暴露于開口 11的底部。 [0099]然后，形成導(dǎo)體膜以填充開口 11的內(nèi)部并且覆蓋上述抗蝕劑膜的上面。然后，通過使用化學(xué)溶液等去除抗蝕劑膜，同時去除(剝離)導(dǎo)體膜形成在抗蝕劑膜上的部分。結(jié)果，通過開口 11中的導(dǎo)體膜形成源電極12。源電極12是與P型接觸區(qū)5和η型源極接觸層4建立歐姆接觸的歐姆電極。
[0100]在單晶襯底80的背側(cè)(與形成擊穿電壓保持層2的主表面相反的表面?zhèn)?形成漏電極14。至于漏電極14，可以采用任意材料，只要它能夠與單晶襯底80形成歐姆接觸即可。
[0101]再參照圖6，通過諸如濺射的任意方法，形成源極互連電極13，源極互連電極13與源電極12的上面接觸并且在層間絕緣膜10的上面上延伸。因此，得到M0SFET200。
[0102]根據(jù)本實施例，可以提供具有高溝道遷移率的6個不同面。通過利用這6個面，在以六邊形形狀作為平面圖案的M0SFET200(參照圖7)中，溝道遷移率可以增大。
[0103]盡管M0SFET200的溝槽206具有平坦的底面，但可以形成V形溝槽，諸如M0SFET200v的溝槽206V(圖2)。在這種情況下，MOSFET可以被進(jìn)一步集成。
[0104]〈第三實施例〉
[0105]如圖21中所示，與第二實施例的M0SFET200同樣，本實施例的碳化硅半導(dǎo)體器件是M0SFET300，即垂直型溝槽柵極MOSFET。M0SFET300具有與M0SFET200的外延層209 (圖7)不同的外延層309，并且包括在平面圖上呈條紋形狀的溝槽306，如圖22中所示。溝槽306包括作為外延層309表面的側(cè)面Tl和T2 (第一區(qū)域和第二區(qū)域)。溝槽306具有朝向開口增大的錐形構(gòu)造。因此，側(cè)面Tl和T2相對于主表面TS傾斜。通過P型體層3形成的側(cè)面Tl和T2的區(qū)域構(gòu)成M0SFET300的溝道面。
[0106]側(cè)面Tl和T2至少部分地在P型體層3上分別具有第一和第二面取向。第一和第二面取向彼此不同。第一和第二面取向基本上是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3_30_8)面中的任何一個。換句話講，第一和第二面取向?qū)0001}面的偏離取向在對〈1-100〉方向的±5°的范圍內(nèi)。第一和第二面取向在〈1-100〉方向上對{03-38}面的偏離角大于或等于-3°且小于或等于3°。第一至第六面取向?qū)?000-1)面的傾斜度小于90°。例如，第一面基本上是(0-33-8)面并且第二面基本上是(03-3-8)面。
[0107]根據(jù)本實施例，可以提供具有高溝道遷移率的兩個不同面。通過利用這兩個面，在以條紋形狀為平面圖案(參照圖22)的M0SFET300中，溝道遷移率可以增大。
[0108](對界面態(tài)密度的評價)
[0109]將描述使用MOS電容器(圖23)的界面態(tài)密度測量結(jié)果的實例。
[0110]對于實例，使用包括具有(0-33-8)面的面取向的頂面的碳化硅基板，制造MOS電容器。作為比較例1，使用包括具有(03-38)面的面取向的頂面的碳化硅基板，制造MOS電容器。作為比較例2，使用包括具有(0001)面的面取向的頂面的碳化硅基板，制造MOS電容
器。
[0111]以下闡述用于制造MOS電容器的方法。首先,制備η型碳化娃基板402。通過外延生長，在碳化硅襯底402的頂面上形成η型SiC層403。在η型SiC層403上，形成柵極氧化物膜404 (SiO2)。然后，執(zhí)行退火。具體地講，執(zhí)行在NO氣氛中的第一退火和Ar氣氛中的第二退火。在1250°C的退火溫度下以I小時的退火時間執(zhí)行第一退火和第二退火中的每一個。然后，通過Al沉積，在柵極氧化物膜上形成柵電極405。柵電極405的尺寸被設(shè)定成300-500 μ πιΦ。另外，在碳化硅襯底402的背側(cè)上形成接觸電極401 (體)。具體地講，在Ar氣氛中在1000°C下執(zhí)行Ni沉積和RTA2分鐘。
[0112]確定以導(dǎo)通電子帶的能量Ec作為基準(zhǔn)的能量Ec-E與界面態(tài)密度之間的關(guān)系(圖24)。在曲線圖中，實線Pl對應(yīng)于(03-38)面；虛線P2對應(yīng)于(0001)面；實線P3對應(yīng)于(0-33-8)面。在(0-33-8)面(實線P3)的情況下，不管能量Ec-E的值如何，界面態(tài)密度低于5 X IO11Cm_ 2eV _1。在(0_33_8)面的情況下，界面態(tài)密度基本上是恒定的，在能量Ee-E (eV)大于或等于O且小于或等于0.5的范圍內(nèi)，其變化基本在一個數(shù)量級內(nèi)。相比于(03-38)面，對于(0-33-8)面而言界面態(tài)密度更低。在導(dǎo)通電子帶中處于淺能級的能量值下，差別是明顯的。換句話講，相比于(03-38)面或(0001)面上的界面態(tài)密度，(0-33-8)面上的界面態(tài)密度更低。因此，估計在(0-33-8)面上形成更有利的界面。
[0113]從以上闡述的物理性質(zhì)的觀點看，(30-3-8)面、(-330-8)面、(03_3_8)面、(-303-8)面和(3-30-8)面中的每一個等同于(0_33_8)面。
[0114](對當(dāng)雜質(zhì)濃度低時的溝道遷移率的評價)
[0115]下文中，將描述使用橫向型M0SFET(圖25)的溝道遷移率的測量結(jié)果的示例。
[0116]作為實例，使用包括具有(0-33-8)面的面取向的頂面的碳化硅襯底制造M0SFET。具體地講，制造具有在與[11-20]方向平行的方向上布置的源極/漏極的MOSFET (實例I)和具有在與[11-20]方向垂直的方向上布置的源極/漏極的MOSFET(實例2)。對于比較例，使用包括具有(03-38)面的面取向的頂面的碳化硅襯底制造M0SFET。具體地講，制造具有在與[11-20]方向平行的方向上布置的源極/漏極的MOSFET (實例I)和具有在與[11-20]方向垂直的方向上布置的源極/漏極的MOSFET (實例2)。
[0117]以下闡述制造MOSFET的方法。通過在η型SiC襯底501的頂面上進(jìn)行外延生長，形成η型SiC層502。將鋁離子注入η型SiC層502上，以形成ρ阱層503。ρ阱層503的雜質(zhì)濃度和深度被分別設(shè)定成大致2 X IO16cnT3和大致700nm。通過光刻，在ρ阱層503中形成η+源區(qū)504、η+漏區(qū)505、ρ+體區(qū)506。分別使用Al離子和P離子將這些區(qū)域摻雜成ρ型和η型。然后，形成覆蓋。在Ar氣氛中，在170(TC下執(zhí)行激活退火20分鐘。然后，通過犧牲氧化清潔外延表面。接著，形成柵極氧化物膜507 (SiO2),之后對其進(jìn)行退火。具體地講，在柵極氧化物膜507上，執(zhí)行NO氣氛中的第一退火和Ar氣氛中的第二退火。在1250°C的溫度下執(zhí)行各退火I小時。然后，對n+源區(qū)504、n+漏區(qū)505和p+體區(qū)506中的每一個執(zhí)行在Ar氣氛中在1000°C下的Ni沉積和RTA2分鐘。此外，在這些區(qū)域中的每一個上執(zhí)行Al沉積。因此，形成源電極509、漏電極510和體電極511。另外，通過柵極氧化物膜507上的Al沉積，形成柵電極508。
[0118]在下面的表中示出主要測量結(jié)果。
[0119]表1
【權(quán)利要求】
1.一種碳化娃半導(dǎo)體器件，包括: 絕緣膜，以及 碳化硅層，所述碳化硅層具有被所述絕緣膜覆蓋的表面，所述表面包括第一區(qū)域，所述第一區(qū)域至少部分地具有第一面取向，所述第一面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。
2.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體器件，其中， 所述碳化硅層的所述表面進(jìn)一步包括第二區(qū)域，所述第二區(qū)域至少部分地具有不同于所述第一面取向的第二面取向， 所述第二面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。
3.根據(jù)權(quán)利要求2所述的碳化硅半導(dǎo)體器件，其中， 所述碳化硅層的所述表面進(jìn)一步包括第三至第六區(qū)域，所述第三至第六區(qū)域分別至少部分地具有第三至第六面取向，所述第一至第六面取向彼此不同，并且 所述第一至第六面取向中的每一個是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一個。
4.一種碳化娃半導(dǎo)體器件,包括: 絕緣膜，以及 碳化硅層，所述碳化硅層具有被所述絕緣膜覆蓋的表面，所述表面包括第一區(qū)域，所述第一區(qū)域至少部分地具有第一面取向，所述第一面取向相對于{0001}面的偏離取向在相對于〈1-100〉方向±5°的范圍內(nèi)，所述第一面取向在〈1-100〉方向上相對于{03-38}面的偏離角為大于或等于-3°且小于或等于3°，并且所述第一面取向相對于(000-1)面的傾斜度小于90°。
5.根據(jù)權(quán)利要求4所述的碳化硅半導(dǎo)體器件，其中， 所述碳化硅層的所述表面進(jìn)一步包括第二區(qū)域，所述第二區(qū)域至少部分地具有不同于所述第一面取向的第二面取向，所述第二面取向相對于{0001}面的偏離取向在相對于〈1-100〉方向±5°的范圍內(nèi)，所述第二面取向在〈1-100〉方向上相對于{03-38}面的偏離角為大于或等于-3°且小于或等于3°，并且所述第二面取向相對于(000-1)面的傾斜度小于90°。
6.根據(jù)權(quán)利要求5所述的碳化硅半導(dǎo)體器件，其中， 所述碳化硅層的所述表面進(jìn)一步包括第三至第六區(qū)域，所述第三至第六區(qū)域分別至少部分地具有第三至第六面取向，所述第一至第六面取向彼此不同，所述第一至第六面取向中的每個面取向相對于{0001}面的偏離取向在相對于〈1-100〉方向±5°的范圍內(nèi)，所述第一至第六面取向中的每個面取向在〈1-100〉方向上相對于{03-38}面的偏離角大于或等于-3°且小于或等于3°，并且所述第一至第六面取向中的每個面取向相對于(000-1)面的傾斜度小于90°。
7.根據(jù)權(quán)利要求1-6中的任何一項所述的碳化硅半導(dǎo)體器件，進(jìn)一步包括設(shè)置在所述絕緣膜上的柵電極。
8.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體器件，其中，所述柵電極構(gòu)成溝槽柵極結(jié)構(gòu)。
9.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體器件，其中，所述柵電極構(gòu)成平面柵極結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1-9中的任何一項所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅層和所述絕緣膜之間的界面具有小于SXlO11Cnr2eV-1的界面態(tài)密度。
11.根據(jù)權(quán)利要求1-10中的任何一項所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅層在所述表面上具有在室溫下為高于或等于70cm2/Vs的溝道遷移率。
12.根據(jù)權(quán)利要求11所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅層在所述表面上具有大于或等于lX1017cm_3的雜質(zhì)濃度。
13.根據(jù)權(quán)利要求12所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅半導(dǎo)體器件具有大于或等于4V的閾值。
14.根據(jù)權(quán)利要求1-10中的任何一項所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅層在所述表面上具有在室溫下為高于或等于lOOcmVVs的溝道遷移率。
15.根據(jù)權(quán)利要求14所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅層在所述表面上具有大于或等于2X IO16CnT3的雜質(zhì)濃度。
16.根據(jù)權(quán)利要求15所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅半導(dǎo)體器件具有大于或等于2.5V的閾值。
17.根據(jù)權(quán)利要求1-16中的任何一項所述的碳化硅半導(dǎo)體器件，其中，所述碳化硅半導(dǎo)體器件具有小于或 等于200mV/decade的S值。
【文檔編號】H01L29/12GK104025300SQ201280065718
【公開日】2014年9月3日 申請日期:2012年12月14日 優(yōu)先權(quán)日:2012年2月1日
【發(fā)明者】島津充, 日吉透, 和田圭司, 增田健良 申請人:住友電氣工業(yè)株式會社