一種mos器件的制造方法
【專利摘要】本發(fā)明提供一種MOS器件的制造方法，包括步驟：1）于半導(dǎo)體襯底上形成輸入輸出器件及核心器件的柵氧層、多晶硅假柵、SiN側(cè)壁、淺摻雜漏、SiO2側(cè)墻、應(yīng)力SiN側(cè)墻、源極、漏極以及SiO2介質(zhì)層；2）去除部分的應(yīng)力SiN側(cè)墻及SiO2側(cè)墻形成凹陷結(jié)構(gòu)；3）采用化學(xué)氣相沉積法形成至少填滿所述凹陷結(jié)構(gòu)的低蝕刻率SiN保護(hù)層；4）去除所述輸入輸出器件及核心器件的多晶硅假柵；5）于所述輸入輸出器件表面形成光刻膠，去除所述核心器件的柵氧層。本發(fā)明先腐蝕去除部分的應(yīng)力SiN側(cè)墻，然后采用化學(xué)氣相沉積法沉積一層低蝕刻率的SiN以保護(hù)應(yīng)力SiN側(cè)墻不被后續(xù)工藝腐蝕，避免了后續(xù)的高k柵介質(zhì)和金屬在側(cè)墻中的殘留，提高M(jìn)OS器件的穩(wěn)定性和電學(xué)性能。
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體制造工藝領(lǐng)域，特別是涉及一種M0S器件的制造方法。 一種MOS器件的制造方法

【背景技術(shù)】
[0002] 根據(jù)國(guó)際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖（international technology roadmap for semiconductor，ITRS)，CMOS技術(shù)將于2009年進(jìn)入32nm技術(shù)節(jié)點(diǎn)。然而，在CMOS邏輯 器件從45nm向32nm節(jié)點(diǎn)按比例縮小的過(guò)程中卻遇到了很多難題。為了跨越尺寸縮小所 帶來(lái)的這些障礙，要求把最先進(jìn)的工藝技術(shù)整合到產(chǎn)品制造過(guò)程中。根據(jù)現(xiàn)有的發(fā)展趨 勢(shì)，可能被引入到32nm節(jié)點(diǎn)的新的技術(shù)應(yīng)用，涉及如下幾個(gè)方面：浸入式光刻的延伸技 術(shù)、遷移率增強(qiáng)襯底技術(shù)、金屬柵/高介電常數(shù)柵介質(zhì)（metal/high-k，MHK)柵結(jié)構(gòu)、超淺 結(jié)（ultra-shallow junction, USJ)以及其他應(yīng)變?cè)鰪?qiáng)工程的方法，包括應(yīng)力鄰近效應(yīng) (stress proximity effect，SPT)、雙重應(yīng)力襯里技術(shù)（dualstress liner，DSL)、應(yīng)變記憶 技術(shù)（stress memorization technique，SMT)、STI 和 PMD 的高深寬比工藝（high aspect ratio process，HARP)、米用選擇外延生長(zhǎng)（selective epitaxial growth，SEG)的嵌入 SiGe(pFET)和 SiC(nFET)源漏技術(shù)、中端（middle of line，MOL)和后端工藝（back-end of line，BE0L)中的金屬化以及超低k介質(zhì)（ultra low-k，ULK)集成等。
[0003] 隨著半導(dǎo)體器件的特征尺寸進(jìn)入到45nm技術(shù)節(jié)點(diǎn)以后，為了減小柵隧穿電流，降 低器件的功耗，并徹底消除多晶硅耗盡效應(yīng)和P型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管 (PM0SFET)中硼穿透引起的可靠性問題，緩解費(fèi)米能級(jí)釘扎效應(yīng)，采用高介電常數(shù)（K)/金 屬柵材料代替?zhèn)鹘y(tǒng)的Si0 2/多晶硅（poly)結(jié)構(gòu)已經(jīng)成為了必然的選擇。
[0004] 隨著CMOS的縮小，柵介質(zhì)層厚度EOT必須逐漸減小以滿足設(shè)備的性能。對(duì)于20nm 節(jié)點(diǎn)的CMOS工藝，柵介質(zhì)層厚度必須減小到約1. lnm。為了達(dá)到這個(gè)目標(biāo)，把高k介質(zhì)和金 屬柵極工序都放到源、漏形成之后，在工業(yè)生產(chǎn)中制備柵介質(zhì)層的方法從熱氧化法轉(zhuǎn)換為 化學(xué)沉積法。
[0005] 為了進(jìn)一步提高M(jìn)0S器件的性能，對(duì)PM0S或NM0S添加應(yīng)力先得十分必要。對(duì)于 PM0S，一般采用SiGe填充以對(duì)M0S器件添加壓縮應(yīng)力，對(duì)于NM0S則一般采用SiC填充以對(duì) M0S器件添加拉伸應(yīng)力。而對(duì)于柵極結(jié)構(gòu)的應(yīng)力的添加，一般是采用具有應(yīng)力的SiN側(cè)墻實(shí) 現(xiàn)。
[0006] 現(xiàn)有的一種M0S器件的制作方法如圖1?圖4所示：
[0007] 首先進(jìn)行步驟1)，于半導(dǎo)體襯底上形成輸入輸出器件及核心器件的柵氧層、多晶 硅假柵l〇4、SiN側(cè)壁101、淺摻雜漏、310 2側(cè)墻102、應(yīng)力SiN側(cè)墻103、源極、漏極以及Si02 介質(zhì)層；
[0008] 然后進(jìn)行步驟2)，去除多晶硅假柵104 ;
[0009] 接著進(jìn)行步驟3)，于所述輸入輸出器件表面形成光刻膠；
[0010] 最后進(jìn)行步驟4)，濕法腐蝕去除所述核心器件的柵氧層。
[0011] 由于HF濕法腐蝕時(shí)，其對(duì)外延的Si02腐蝕的速率是熱氧化Si02的4倍左右，而對(duì) 應(yīng)力SiN側(cè)墻的腐蝕速率是對(duì)熱氧化Si02的19倍左右。因此，在去除所述核心器件的柵 氧層的同時(shí)，所述Si02側(cè)墻及Si02介質(zhì)層會(huì)被腐蝕掉一部分(一般為30A?40A的深度)， 而應(yīng)力SiN側(cè)墻被腐蝕的速度更快(一般為160A?180A的深度)，造成比較嚴(yán)重的凹陷，如 圖4所示。這種凹陷的深度較大，難以在后續(xù)的高k介質(zhì)柵及金屬電極的制備工藝中，采用 CMP的方法將該深度完全磨平，因此，必定會(huì)有一定量的高k柵介質(zhì)和金屬電極材料會(huì)填充 至該凹陷中，對(duì)最終器件的性能造成很大的影響甚至引起器件失效。


【發(fā)明內(nèi)容】

[0012] 鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種M0S器件的制造方 法，用于解決現(xiàn)有技術(shù)中由于應(yīng)力SiN側(cè)墻被腐蝕，造成高k柵介質(zhì)和金屬電極填充而影響 器件性能等問題。
[0013] 為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種M0S器件的制造方法，至少包 括以下步驟：
[0014] 1)于半導(dǎo)體襯底上形成輸入輸出器件及核心器件的柵氧層、多晶硅假柵、SiN側(cè) 壁、淺摻雜漏、Si0 2側(cè)墻、應(yīng)力SiN側(cè)墻、源極、漏極以及Si02介質(zhì)層；
[0015] 2)去除部分的應(yīng)力SiN側(cè)墻及Si02側(cè)墻形成凹陷結(jié)構(gòu)；
[0016] 3)采用化學(xué)氣相沉積法形成至少填滿所述凹陷結(jié)構(gòu)的低蝕刻率SiN保護(hù)層；
[0017] 4)去除所述輸入輸出器件及核心器件的多晶硅假柵；
[0018] 5)于所述輸入輸出器件表面形成光刻膠，去除所述核心器件的柵氧層。
[0019] 作為本發(fā)明的M0S器件的制造方法一種優(yōu)選方案，步驟1)包括以下步驟：
[0020] 1-1)于半導(dǎo)體襯底表面形成隔離區(qū)，然后制作輸入輸出器件及核心器件的柵氧層 及多晶硅假柵，其中，所述核心器件的柵氧層厚度小于所述輸入輸出器件柵氧層的厚度；
[0021] 1-2)于各該多晶硅假柵兩側(cè)形成SiN側(cè)壁；
[0022] 1-3)通過(guò)離子注入工藝形成輸出器件及核心器件的淺摻雜漏；
[0023] 1-4)至少于所述核心器件的多晶硅假柵兩側(cè)形成溝槽，并填充SiGe或SiC ;
[0024] 1-5)于各該多晶硅假柵兩側(cè)形成Si02側(cè)墻及應(yīng)力SiN側(cè)墻；
[0025] 1-6)通過(guò)離子注入工藝形成輸入輸出器件及核心器件的源極和漏極；
[0026] 1-7)形成覆蓋上述結(jié)構(gòu)表面的Si02介質(zhì)層，并通過(guò)拋光工藝露出所述多晶硅假 柵。
[0027] 進(jìn)一步地，步驟1-2)采用原子層沉積法形成所述SiN側(cè)壁。
[0028] 作為本發(fā)明的M0S器件的制造方法一種優(yōu)選方案，步驟2)采用濕法腐蝕、干法蝕 亥IJ、或濕法腐蝕和干法蝕刻相結(jié)合的方法去除部分的應(yīng)力SiN側(cè)墻及Si0 2側(cè)墻形成凹陷結(jié) 構(gòu)。
[0029] 進(jìn)一步地，步驟2)采用HF溶液濕法腐蝕法去除部分的應(yīng)力SiN側(cè)墻及Si02側(cè)墻 形成凹陷結(jié)構(gòu)。
[0030] 進(jìn)一步地，所述SiN側(cè)墻的腐蝕深度大于所述Si02側(cè)墻的腐蝕深度。
[0031] 作為本發(fā)明的M0S器件的制造方法一種優(yōu)選方案，步驟3)包括以下步驟：
[0032] 3-1)采用化學(xué)氣相沉積法于所述凹陷結(jié)構(gòu)內(nèi)及器件表面沉積低蝕刻率SiN保護(hù) 層；
[0033] 3-2)采用化學(xué)機(jī)械拋光法將所述SiN保護(hù)層拋光至露出所述Si02介質(zhì)層。
[0034] 作為本發(fā)明的M0S器件的制造方法一種優(yōu)選方案，步驟5)采用濕法腐蝕、干法蝕 亥IJ、或濕法腐蝕和干法蝕刻相結(jié)合的方法去除所述核心器件的柵氧層，并保留所述凹陷結(jié) 構(gòu)內(nèi)的SiN保護(hù)層。
[0035] 如上所述，本發(fā)明提供一種M0S器件的制造方法，包括步驟：1)于半導(dǎo)體襯底上形 成輸入輸出器件及核心器件的柵氧層、多晶硅假柵、SiN側(cè)壁、淺摻雜漏、Si0 2側(cè)墻、應(yīng)力SiN 側(cè)墻、源極、漏極以及Si02介質(zhì)層；2)去除部分的應(yīng)力SiN側(cè)墻及Si02側(cè)墻形成凹陷結(jié)構(gòu)； 3)采用化學(xué)氣相沉積法形成至少填滿所述凹陷結(jié)構(gòu)的低蝕刻率SiN保護(hù)層；4)去除所述輸 入輸出器件及核心器件的多晶硅假柵；5)于所述輸入輸出器件表面形成光刻膠，去除所述 核心器件的柵氧層。本發(fā)明先腐蝕去除部分的應(yīng)力SiN側(cè)墻，然后采用化學(xué)氣相沉積法沉 積一層SiN以保護(hù)應(yīng)力SiN側(cè)墻不被后續(xù)工藝腐蝕，避免了后續(xù)的高k柵介質(zhì)和金屬在側(cè) 墻中的殘留，提高M(jìn)0S器件的穩(wěn)定性和電學(xué)性能。

【專利附圖】

【附圖說(shuō)明】
[0036] 圖1?圖4顯示為現(xiàn)有技術(shù)的一種M0S器件的制造方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意 圖。
[0037] 圖5顯示為本發(fā)明的M0S器件的制造方法步驟1)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0038] 圖6顯示為本發(fā)明的M0S器件的制造方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0039] 圖7?圖8顯示為本發(fā)明的M0S器件的制造方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0040] 圖9顯示為本發(fā)明的M0S器件的制造方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0041] 圖10?圖11顯示為本發(fā)明的M0S器件的制造方法步驟5)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0042] 元件標(biāo)號(hào)說(shuō)明
[0043] 201半導(dǎo)體襯底
[0044] 202多晶硅假柵
[0045] 203 SiN 側(cè)壁
[0046] 204 Si02 側(cè)墻
[0047] 205應(yīng)力SiN側(cè)墻
[0048] 206 Si02 介質(zhì)層
[0049] 207 SiN 保護(hù)層
[0050] 208光刻膠

【具體實(shí)施方式】
[0051] 以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書 所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的具體實(shí) 施方式加以實(shí)施或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離 本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0052] 請(qǐng)參閱圖5?圖11。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明 本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù) 目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復(fù)雜。
[0053] 如圖5?圖11所示，本實(shí)施例提供一種M0S器件的制造方法，至少包括以下步驟：
[0054] 如圖5所示，首先進(jìn)行步驟1)，于半導(dǎo)體襯底201上形成輸入輸出器件及核心器 件的柵氧層、多晶硅假柵202、SiN側(cè)壁203、淺摻雜漏、3丨0 2側(cè)墻204、應(yīng)力SiN側(cè)墻205、源 極、漏極以及Si02介質(zhì)層206。
[0055] 作為本發(fā)明的M0S器件的制造方法一種優(yōu)選方案，步驟1)包括以下步驟：
[0056] 步驟1-1)，于半導(dǎo)體襯底201表面形成隔離區(qū)，然后制作輸入輸出器件及核心器 件的柵氧層及多晶硅假柵202,其中，所述核心器件的柵氧層厚度小于所述輸入輸出器件柵 氧層的厚度。
[0057] 作為示例，所述半導(dǎo)體襯底201101為硅襯底。
[0058] 作為示例，還包括于所述核心器件區(qū)域及輸入輸出器件區(qū)域之間制作隔離區(qū)的步 驟，在本實(shí)施例中，所述隔離區(qū)為淺溝道隔離區(qū)STI。
[0059] 作為示例，先采用熱氧化方法或者化學(xué)氣相沉積法于所述半導(dǎo)體襯底201表面形 成一層較厚的柵氧層，然后于輸入輸出器件表面形成光刻膠208，去除所述核心器件表面的 柵氧層后，再沉積一層厚度較薄的柵氧層。
[0060] 步驟1-2)，于各該多晶硅假柵202兩側(cè)形成SiN側(cè)壁203。
[0061] 作為示例，采用原子層沉積法形成所述SiN側(cè)壁203。
[0062] 步驟1-3)，通過(guò)離子注入工藝形成輸出器件及核心器件的淺摻雜漏(未予圖示)。
[0063] 作為示例，分別通過(guò)先后兩次離子注入并進(jìn)行退火，使注入離子擴(kuò)散，以依次形成 輸出器件及核心器件的淺摻雜漏。
[0064] 步驟1-4)，至少于所述核心器件的多晶硅假柵202兩側(cè)形成溝槽，并填充SiGe或 SiC (未予圖示)。
[0065] 作為示例，對(duì)于PM0S器件，于所述溝槽中填充SiGe材料，以引入壓縮應(yīng)力。
[0066] 作為示例，對(duì)于NM0S器件，于所述溝槽中填充SiC材料，以引入拉伸應(yīng)力。
[0067] 步驟1-5)，于各該多晶硅假柵202兩側(cè)形成Si02側(cè)墻204及應(yīng)力SiN側(cè)墻205。
[0068] 步驟1-6)，通過(guò)離子注入工藝形成輸入輸出器件及核心器件的源極和漏極(未予 圖示)。
[0069] 作為示例，通過(guò)先后兩次離子注入分別形成所述輸入輸出器件的源、漏區(qū)以及所 述核心器件的源、漏區(qū)，然后金屬化形成源、漏極。
[0070] 作為示例，本步驟后還包括對(duì)所述輸入輸出器件及核心器件引入應(yīng)力的步驟。
[0071] 需要說(shuō)明的是，所述輸入輸出器件可以根據(jù)需求制作SiGe或SiC填充層，也可以 直接對(duì)硅襯底進(jìn)行離子注入形成源、漏極。
[0072] 步驟1-7)，形成覆蓋上述結(jié)構(gòu)表面的Si02介質(zhì)層206,并通過(guò)拋光工藝露出所述 多晶硅假柵202。
[0073] 如圖6所示，然后進(jìn)行步驟2)，去除部分的應(yīng)力SiN側(cè)墻205及Si02側(cè)墻204形 成凹陷結(jié)構(gòu)。
[0074] 作為示例，采用濕法腐蝕、干法蝕刻、或濕法腐蝕和干法蝕刻相結(jié)合的方法去除部 分的應(yīng)力SiN側(cè)墻205及Si0 2側(cè)墻204形成凹陷結(jié)構(gòu)。
[0075] 在本實(shí)施例中，采用HF溶液進(jìn)行濕法腐蝕去除部分的應(yīng)力SiN側(cè)墻205及Si02側(cè) 墻204形成凹陷結(jié)構(gòu)，由于HF溶液對(duì)應(yīng)力SiN側(cè)墻205的腐蝕速率要比Si02側(cè)墻204及 Si02介質(zhì)層206的腐蝕速率要快很多，所述SiN側(cè)墻的腐蝕深度大于所述Si02側(cè)墻204的 腐蝕深度。
[0076] 如圖7?圖8所示，接著進(jìn)行步驟3 )，采用化學(xué)氣相沉積法形成至少填滿所述凹陷 結(jié)構(gòu)的低蝕刻率SiN保護(hù)層207。
[0077] 作為示例，包括以下步驟：
[0078] 3-1)采用化學(xué)氣相沉積法于所述凹陷結(jié)構(gòu)內(nèi)及器件表面沉積低蝕刻率SiN保護(hù) 層 207 ;
[0079] 3-2)采用化學(xué)機(jī)械拋光法將所述SiN保護(hù)層207拋光至露出所述Si02介質(zhì)層206。
[0080] 如圖9所示，然后進(jìn)行步驟4)，去除所述輸入輸出器件及核心器件的多晶硅假柵 202。
[0081] 作為示例，采用濕法腐蝕或干法刻蝕法去除所述多晶硅假柵202。
[0082] 如圖10?圖11所示，最后進(jìn)行步驟5)，于所述輸入輸出器件表面形成光刻膠 208,去除所述核心器件的柵氧層。
[0083] 作為示例，采用濕法腐蝕（如HF溶液，也可用其他溶液），或采用干法蝕刻，或濕 法腐蝕和干法蝕刻相結(jié)合去除所述核心器件的柵氧層，并保留所述凹陷結(jié)構(gòu)內(nèi)的SiN保護(hù) 層 207。
[0084] 需要說(shuō)明的是，由于采用化學(xué)氣相沉積法形成的SiN保護(hù)層207在HF溶液中的腐 蝕速率遠(yuǎn)遠(yuǎn)低于Si0 2柵氧層和Si02介質(zhì)層206的腐蝕速率，因此，在完全去除所述Si02柵 氧層時(shí)，所述SiN保護(hù)層207可以很完整的保留下來(lái)，并對(duì)其下方的應(yīng)力SiN側(cè)墻205進(jìn)行 隔離保護(hù)，濕法腐蝕后的Si0 2介質(zhì)層206凹陷深度較小，可以在形成高k柵介質(zhì)層及金屬 層后通過(guò)化學(xué)機(jī)械拋光法CMP將其磨平，獲得平整且沒有高k柵介質(zhì)和金屬層填充的側(cè)墻 結(jié)構(gòu)，提高M(jìn)0S器件的穩(wěn)定性和電學(xué)性能。
[0085] 綜上所述，本發(fā)明提供一種M0S器件的制造方法，包括步驟：1)于半導(dǎo)體襯底201 上形成輸入輸出器件及核心器件的柵氧層、多晶硅假柵202、SiN側(cè)壁203、淺摻雜漏、Si0 2 側(cè)墻204、應(yīng)力SiN側(cè)墻205、源極、漏極以及Si02介質(zhì)層206 ;2)去除部分的應(yīng)力SiN側(cè)墻 205及Si02側(cè)墻204形成凹陷結(jié)構(gòu)；3)采用化學(xué)氣相沉積法形成至少填滿所述凹陷結(jié)構(gòu)的 低蝕刻率SiN保護(hù)層207 ;4)去除所述輸入輸出器件及核心器件的多晶硅假柵202 ;5)于所 述輸入輸出器件表面形成光刻膠208,去除所述核心器件的柵氧層。本發(fā)明先腐蝕去除部分 的應(yīng)力SiN側(cè)墻205,然后采用化學(xué)氣相沉積法沉積一層低蝕刻率SiN以保護(hù)應(yīng)力SiN側(cè)墻 205不被后續(xù)工藝腐蝕，避免了后續(xù)的高k柵介質(zhì)和金屬在側(cè)墻中的殘留，提高M(jìn)0S器件的 穩(wěn)定性和電學(xué)性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià) 值。
[〇〇86] 上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟 悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因 此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完 成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1. 一種MOS器件的制造方法，其特征在于，至少包括以下步驟： 1) 于半導(dǎo)體襯底上形成輸入輸出器件及核心器件的柵氧層、多晶硅假柵、SiN側(cè)壁、淺 摻雜漏、Si02側(cè)墻、應(yīng)力SiN側(cè)墻、源極、漏極以及Si0 2介質(zhì)層； 2) 去除部分的應(yīng)力SiN側(cè)墻及Si02側(cè)墻形成凹陷結(jié)構(gòu)； 3) 采用化學(xué)氣相沉積法形成至少填滿所述凹陷結(jié)構(gòu)的低蝕刻率SiN保護(hù)層； 4) 去除所述輸入輸出器件及核心器件的多晶硅假柵； 5) 于所述輸入輸出器件表面形成光刻膠，去除所述核心器件的柵氧層。
2. 根據(jù)權(quán)利要求1所述的M0S器件的制造方法，其特征在于：步驟1)包括以下步驟： 1-1)于半導(dǎo)體襯底表面形成隔離區(qū)，然后制作輸入輸出器件及核心器件的柵氧層及多 晶硅假柵，其中，所述核心器件的柵氧層厚度小于所述輸入輸出器件柵氧層的厚度； 1-2)于各該多晶硅假柵兩側(cè)形成SiN側(cè)壁； 1-3)通過(guò)離子注入工藝形成輸出器件及核心器件的淺摻雜漏； 1-4)至少于所述核心器件的多晶硅假柵兩側(cè)形成溝槽，并填充SiGe或SiC ; 1-5)于各該多晶硅假柵兩側(cè)形成Si02側(cè)墻及應(yīng)力SiN側(cè)墻； 1-6)通過(guò)離子注入工藝形成輸入輸出器件及核心器件的源極和漏極； 1-7)形成覆蓋上述結(jié)構(gòu)表面的Si02介質(zhì)層，并通過(guò)拋光工藝露出所述多晶硅假柵。
3. 根據(jù)權(quán)利要求2所述的M0S器件的制造方法，其特征在于：步驟1-2)采用原子層沉 積法形成所述SiN側(cè)壁。
4. 根據(jù)權(quán)利要求1所述的M0S器件的制造方法，其特征在于：步驟2)采用濕法腐蝕、 干法蝕刻，或濕法腐蝕和干法蝕刻相結(jié)合的方法去除部分的應(yīng)力SiN側(cè)墻及Si0 2側(cè)墻形成 凹陷結(jié)構(gòu)。
5. 根據(jù)權(quán)利要求4所述的M0S器件的制造方法，其特征在于：步驟2)采用HF溶液濕 法腐蝕法去除部分的應(yīng)力SiN側(cè)墻及Si0 2側(cè)墻形成凹陷結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求4所述的M0S器件的制造方法，其特征在于：所述SiN側(cè)墻的腐蝕深 度大于所述Si02側(cè)墻的腐蝕深度。
7. 根據(jù)權(quán)利要求1所述的M0S器件的制造方法，其特征在于：步驟3)包括以下步驟： 3-1)采用化學(xué)氣相沉積法于所述凹陷結(jié)構(gòu)內(nèi)及器件表面沉積低蝕刻率SiN保護(hù)層； 3-2)采用化學(xué)機(jī)械拋光法將所述SiN保護(hù)層拋光至露出所述Si02介質(zhì)層。
8. 根據(jù)權(quán)利要求1所述的M0S器件的制造方法，其特征在于：步驟5)采用濕法腐蝕、 干法蝕刻、或濕法腐蝕和干法蝕刻相結(jié)合的方法去除所述核心器件的柵氧層，并保留所述 凹陷結(jié)構(gòu)內(nèi)的SiN保護(hù)層。
【文檔編號(hào)】H01L21/28GK104112664SQ201310138691
【公開日】2014年10月22日 申請(qǐng)日期:2013年4月18日 優(yōu)先權(quán)日:2013年4月18日
【發(fā)明者】趙杰 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司