用于擊穿電壓改進的功率器件上部分soi的制作方法
【專利摘要】本發(fā)明涉及增加半導體功率器件的擊穿電壓的方法和裝置。通過利用中間氧化物層將器件晶圓接合至操作晶圓來形成接合晶圓。從器件晶圓的原始厚度大幅地減薄器件晶圓。通過半導體制造工藝在器件晶圓內(nèi)形成功率器件。圖案化操作晶圓以去除操作晶圓位于功率器件下方的部分，從而導致功率器件的擊穿電壓改進以及功率器件在反向偏置條件下的均勻靜電勢，其中確定擊穿電壓。也公開了其他方法和結(jié)構(gòu)。公開了用于擊穿電壓改進的功率器件上部分SOI。
【專利說明】用于擊穿電壓改進的功率器件上部分SOI
【技術(shù)領域】
[0001]本發(fā)明涉及增加半導體功率器件的擊穿電壓的方法和裝置。
【背景技術(shù)】
[0002]由于超高壓(UHV)金屬氧化物半導體場效應晶體管(MOSFET)器件相對于諸如絕緣柵極雙極型晶體管和半導體閘流管的其他功率半導體器件的高效率，超高壓(UHV)金屬氧化物半導體場效應晶體管(MOSFET)器件在集成電路中主要用于轉(zhuǎn)換用途。UHV MOSFET器件的擊穿電壓與圍繞UHV MOSFET器件的埋氧層(BOX)厚度和晶圓厚度相關(guān)。增加BOX厚度以增加擊穿電壓可能增加缺陷密度并降低生產(chǎn)量。
【發(fā)明內(nèi)容】
[0003]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一方面，提供了一種功率器件，包括:在器件晶圓的第一表面上設置的晶體管；和通過中間氧化物層接合至所述器件晶圓的第二表面的操作晶圓，所述操作晶圓包括位于所述晶體管附近的凹槽。
[0004]在所述的功率器件中,所述凹槽位于所述晶體管的一部分的上方。在一個實施例中，在上述功率器件中，所述凹槽位于所述晶體管的漏極區(qū)的上方并且橫跨所述晶體管的溝道和所述晶體管的漏極之間的區(qū)域。在另一個實施例中，在上述功率器件中，利用電介質(zhì)溝槽隔離結(jié)構(gòu)和包括中間氧化物層的BOX隔離件，所述功率器件的區(qū)域被橫向隔離開。
[0005]所述的功率器件還包括在大約2 μ m和大約10 μ m之間的器件晶圓厚度。
[0006]在所述的功率器件中，所述晶體管還包括橫向擴散金屬氧化物半導體場效應晶體管或橫向絕緣柵極雙極型晶體管。
[0007]所述的功率器件還包括大于約500V的擊穿電壓。
[0008]根據(jù)本發(fā)明的另一方面，提供了一種在利用中間氧化物層接合至操作晶圓的器件晶圓上設置的半導體器件，包括:在所述半導體器件的源極上方設置的第一場氧化物層；在所述半導體器件的漏極上方設置的第二場氧化物層；在所述半導體器件的溝道上方且在柵極多晶硅下方設置的第三場氧化物層；以及在所述操作晶圓中形成的凹槽，其中，已在所述半導體器件的一部分的下方去除所述操作晶圓的一部分。
[0009]在所述的半導體器件中，所述凹槽位于所述半導體器件的漏極區(qū)并且橫跨所述半導體器件的所述溝道和所述半導體器件的漏極之間的區(qū)域。
[0010]所述的半導體器件還包括:圍繞所述半導體器件的埋氧層；位于所述半導體器件的源極內(nèi)且具有第一類型的第一導電性的第一阱；位于所述第一場氧化物層下方且具有第二類型的第二導電性的第二阱；在所述第一阱內(nèi)鄰近所述第一場氧化物層設置的包括第一過量的第一類型的載流子的第一摻雜區(qū)；在所述第一阱內(nèi)鄰近所述柵極多晶硅設置的包括第二過量的第二類型的載流子的第二摻雜區(qū)；以及在所述漏極內(nèi)設置的包括過量的第一類型的載流子的第三摻雜區(qū)。
[0011]在上述半導體器件中，所述第一類型的導電性包括P型導電性；所述第二類型的導電性包括η型導電性；所述第一類型的載流子包括空穴；以及所述第二類型的載流子包括電子。
[0012]在上述半導體器件中，所述器件晶圓包括厚度在大約2 μ m和大約10 μ m之間的硅外延層。在一個實施例中，上述半導體器件還包括大于約500V的擊穿電壓。在另一個實施例中，上述半導體器件還包括橫向擴散金屬氧化物半導體場效應晶體管。在又一個實施例中，上述半導體器件還包括橫向絕緣柵極雙極型晶體管。
[0013]根據(jù)本發(fā)明的又一方面，提供了一種增加功率器件的擊穿電壓的方法，包括:提供接合晶圓，所述接合晶圓包括利用中間氧化物層接合至操作晶圓的器件晶圓；減薄所述器件晶圓；在所述器件晶圓上制造所述功率器件；以及去除所述操作晶圓的一部分。
[0014]在所述的方法中，去除所述操作晶圓的所述一部分還包括:選擇性地圖案化所述操作晶圓的表面；以及去除所述操作晶圓被選擇性圖案化的部分。
[0015]上述方法還包括在所述功率器件的一部分的上方的區(qū)域中選擇性地圖案化所述操作晶圓。
[0016]上述方法還包括:用光刻膠涂覆所述操作晶圓的表面；使所述操作晶圓的表面與包含圖案的光掩模對準；將所述操作晶圓的表面暴露于光以轉(zhuǎn)印所述圖案至所述光刻膠；以及利用所述中間氧化物層作為蝕刻停止件根據(jù)所述圖案對所述操作晶圓的表面進行蝕刻。
[0017]上述方法還包括去除所述操作晶圓的所述一部分結(jié)合減薄所述器件晶圓以基本上去除從反偏置條件下所述功率器件的柵極發(fā)射的電勢線的橫向分量，其中測量所述擊穿電壓。
【專利附圖】
【附圖說明】
[0018]圖1示出超高壓(UHV)金屬氧化物半導體場效應晶體管(MOSFET)功率器件的一些方面。
[0019]圖2A-圖2L示出為了改進擊穿電壓在接合晶圓上形成功率器件的一些實施例。
[0020]圖3A-圖3B示出制造UHV功率器件的方法的一些實施例。
[0021]圖4A-圖4B不出對功率器件的擊穿電壓測量的一些實施例。
[0022]圖5示出功率器件的電場分布的圖。
[0023]圖6示出對功率器件擊穿電壓作為器件晶圓厚度的函數(shù)的圖。
【具體實施方式】
[0024]結(jié)合附圖作出本文的描述，其中類似的參考數(shù)字通常始終用于表示類似的元件，并且其中各個結(jié)構(gòu)不一定要按照比例繪制。在以下描述中，為了說明的目的，詳盡地解釋許多具體的細節(jié)以幫助理解。然而，對于本領域普通技術(shù)人員來說顯而易見的是本文描述的一個或多個方面可以以比這些具體的細節(jié)低的程度實踐。在其他情況中，以框圖形式示出已知的結(jié)構(gòu)和器件以幫助理解。
[0025]圖1示出在接合晶圓上形成的超高壓(UHV)金屬氧化物半導體場效應晶體管(MOSFET)功率器件100的一些方面。接合晶圓包括通過中間氧化物層104接合的操作晶圓102和器件晶圓106。UHV MOSFET器件100包括橫向擴散金屬氧化物半導體場效應晶體管(LDMOS)功率器件或橫向絕緣柵極雙極型晶體管(LIGBT)，對于給定的集成電路(IC)應用被配置用于支持相關(guān)邏輯器件的升高電壓條件。在本發(fā)明中，LIGBT100用作UHV MOSFET器件100的實例。柵極108在LIGBT功率器件100的有源溝道區(qū)上方形成。鄰近柵極設置源極114，源極114包括進一步具有第一類型的第一導電性(例如P型)的第一阱110和進一步具有第二類型的第二導電性(例如η型)的第二阱112。LIGBT功率器件100還包括漏極116、被配置用于使柵極108、源極114和漏極116與UHV偏置的非預期效應隔離的場氧化物層(FOX) 118。
[0026]LIGBT功率器件100被用于諸如片上系統(tǒng)(SoC) IC的應用。SoC技術(shù)通過集成邏輯和模擬制造工藝實現(xiàn)單個芯片上的系統(tǒng)級功能。高成本效益的SoC技術(shù)要求利用低成本高性能的功率器件來驅(qū)動多個負載支持安全工作區(qū)(SOA)為大約IOV至大約20V的SoC內(nèi)的多電源域。這種類型的驅(qū)動可以通過電荷泵器件實現(xiàn)，電荷泵器件需要額外的工藝復雜性和增加的成本。LIGBT功率器件100還可以實現(xiàn)SoC應用所需的期望電壓但是容易遭受超過LIGBT功率器件100的擊穿電壓的電介質(zhì)擊穿。擊穿電壓(即在不用作導體的情況下LIGBT器件100可以承受的最大電壓，由器件晶圓106的電介質(zhì)擊穿導致的)取決于隔離器件晶圓106內(nèi)的LIGBT功率器件100的隱埋氧化物(BOX)的厚度，和器件晶圓106本身的厚度。增加BOX的厚度可以增加擊穿電壓，但是也可能產(chǎn)生非預期效應(諸如增加LIGBT功率器件100內(nèi)的缺陷密度和降低總生產(chǎn)量)。
[0027]因此，本發(fā)明涉及增加半導體功率器件的擊穿電壓的方法和裝置。通過利用中間氧化物層將器件晶圓接合至操作晶圓來形成接合晶圓。從器件晶圓的原始厚度大幅地減薄器件晶圓。通過半導體制造工藝在器件晶圓內(nèi)形成功率器件。圖案化操作晶圓以去除操作晶圓位于功率器件下方的部分，從而導致功率器件的擊穿電壓改進和功率器件在反向偏置條件下的均勻靜電勢，其中確定擊穿電壓。也公開了其他方法和結(jié)構(gòu)。
[0028]圖2A-圖2L示出為了改進擊穿電壓在接合晶圓上的功率器件形成的一些實施例。圖2A示出通過氧化器件晶圓106的表面以產(chǎn)生中間氧化物層104，倒轉(zhuǎn)器件晶圓106，以及利用中間氧化物層104將器件晶圓106接合至操作晶圓102而形成的接合晶圓200A。減薄器件晶圓106，使其從大約20 μ m的原始厚度減薄至大約5 μ m的厚度。利用電介質(zhì)凹槽隔離結(jié)構(gòu)和包括中間氧化物層104的BOX隔離件橫向隔離功率器件的區(qū)域以防止功率器件的電流泄露。
[0029]圖2B示出具有設置在器件晶圓106的表面區(qū)域中的阱的接合晶圓200B。在一些實施例中，器件晶圓106包括輕摻雜的P型襯底。具有第一類型的第一導電性的第一阱110通過擴散、注入或它們的組合設置在器件晶圓106的源極114內(nèi)。對于圖2A-圖2L的實施例，第一類型的第一導電性包括P型導電性，其中用硼摻雜第一阱110。具有第二類型的第二導電性(例如η型導電性)的第二阱112通過磷摻雜設置在源極114內(nèi)。RESURF (降低表面電場)技術(shù)利用器件晶圓106的近表面區(qū)域的砷摻雜來產(chǎn)生P型環(huán)或“P-環(huán)”202，其降低柵極氧化物下的電勢擁擠現(xiàn)象并且增加擊穿電壓。
[0030]圖2C示出沉積有用于在升高的電壓條件下進行器件終端隔離的場氧化物(FOX)或場板的接合晶圓200C。第一場氧化物層206(例如TE0S)在源極114上方設置并且被配置用于使源極114與施加給源極114的電勢隔離。第二場氧化物層208在位于與第一場氧化物層206的P環(huán)202相對的區(qū)域中的漏極116上方設置，并且被配置用于使漏極116與施加給漏極116的電勢隔離。第三場氧化物層204在P-環(huán)202上方設置并且形成為場板以增加擊穿電壓。
[0031]圖2D示出在接合晶圓200D上形成電源柵極。為了減輕源極114的熱載流子效應，將η型輕摻雜漏極212注入第一阱110中。柵極108在第三場氧化物層204的一部分的上方和第一阱110的一部分的上方沉積，柵極108具有覆蓋η型輕摻雜漏極212的第一間隔件210Α和位于柵極108的相對側(cè)上的第二間隔件210Β。
[0032]圖2Ε示出在接合晶圓上設置的功率器件結(jié)構(gòu)200Ε。通過離子注入摻雜圖2Β中形成的阱和漏極116制造功率器件結(jié)構(gòu)200Ε。用第一過量的第一類型的載流子(例如空穴)摻雜第一阱110以鄰近第一場氧化物層206形成第一摻雜區(qū)。還通過離子注入在第一阱110內(nèi)鄰近柵極108設置包括第二過量的第二類型的載流子(例如電子)的第二摻雜區(qū)216。在漏極116內(nèi)設置包括過量的第一類型的載流子的第三摻雜區(qū)214Β。
[0033]如圖2F所示，在完成功率器件結(jié)構(gòu)200Ε時，形成層間電介質(zhì)(ILD) 218以使器件晶圓106表面和功率器件與周邊環(huán)境隔離。圖2G示出翻轉(zhuǎn)包含制造的功率器件200G的接合晶圓用于選擇性地去除部分操作晶圓102。對于圖2Α-圖2L的實施例，完全去除操作晶圓102位于功率器件200G下方的區(qū)域。在隨后的實施例中，只去除該區(qū)域位于功率器件200G下方的一部分。圖2Η示出用于功率器件的操作晶圓去除200Η的一些實施例。借助旋轉(zhuǎn)涂覆裝置利用光刻膠220 (例如正性光刻膠)涂覆操作晶圓102的表面，操作晶圓102的表面與包含圖案的光掩模對準，該圖案包括開口，該開口位于功率器件222下方的操作晶圓表面的區(qū)域上方。將操作晶圓102的涂覆表面暴露于照明以轉(zhuǎn)印開口至光刻膠220，并且使用中間氧化物層作為蝕刻停止件來根據(jù)圖案對操作晶圓102的表面進行蝕刻，從而在操作晶圓102內(nèi)產(chǎn)生凹槽224，凹槽224包括操作晶圓102的去除部分并且位于功率器件222的附近。對于圖2Α-圖2L的實施例，凹槽224包括操作晶圓102位于功率器件222上方被基本上完全去除的一部分。應該注意到，在正向取向中，操作晶圓102的被基本上完全去除的部分位于功率器件222的下方。為了避免混淆，可以說不管取向如何，操作晶圓102的被基本上完全去除的部分位于功率器件222的上方，正如通過布爾交互布局限制(Booleaninteraction layout restrictions)所強制實施的。如圖21所示去除光刻膠220,并且如圖2J所示將接合晶圓翻轉(zhuǎn)回到其初始取向。
[0034]在選擇性去除操作晶圓之后，通過形成多個金屬化層以連接功率器件和外部刺激(即電壓)來完成后段工序(BEOL)金屬化。圖2K示出具有在凹槽(224)形成之后增加的BEOL層的功率器件200K。功率器件的終端在ILD218內(nèi)被隔離并且與位于金屬間電介質(zhì)(IMD) 228內(nèi)互相隔離的第一金屬化層226A-226C連接。第一金屬化層226A-226C與位于鈍化(PA)層232內(nèi)互相隔離的第二金屬化層230A-230C連接。圖2A-圖2L的實施例示出完全去除操作晶圓102位于功率器件222下方的部分。然而，如圖2L所示，通過部分去除操作晶圓102位于功率器件222下方的部分也可以實現(xiàn)改進的擊穿電壓，其中凹槽224在功率器件222的漏極區(qū)下方形成并且橫跨功率器件222的溝道和漏極116之間的η漂移區(qū)(未示出)。
[0035]圖3Α示出制造UHV功率器件的方法300Α的一些實施例的流程圖。雖然在下文中將方法300Α示出和描述為一系列的動作或事件，但是應該理解不應以限制性意義解釋這些動作或事件所示出的順序。例如，一些動作可以以不同的順序發(fā)生和/或與除了本文中示出和/或描述的動作或事件之外的其他動作或事件同時發(fā)生。另外，并不是所有示出的動作都是實施本說明書的一個或多個方面或?qū)嵤├匦璧?。另外，可以在一個或多個單獨的動作和/或階段中實施本文描述的一個或多個動作。
[0036]在302A，利用在器件晶圓上形成的中間氧化物層將器件晶圓接合至操作晶圓。在一些實施例中，中間氧化物層包括通過濕式或干式化學工藝生長的SiO2，該中間氧化物層將硅操作晶圓接合至輕摻雜的P型器件晶圓。
[0037]在304A，通過濕式化學蝕刻工藝、干式化學蝕刻工藝、化學機械拋光(CMP)、或它們的組合減薄器件晶圓使其從大約20 μ m的原始厚度減薄至小于大約5 μ m的厚度。
[0038]在306A，在器件晶圓的表面區(qū)域內(nèi)設置第一源極阱，第一源極阱包括與器件晶圓的導電類型相反的導電類型(例如，對于輕摻雜的P型器件晶圓，第一源極阱包括NWELL，并且通過磷注入形成)。通過硼注入形成包括PWELL的第二源極阱。還通過器件晶圓的近表面區(qū)域的砷摻雜形成RESURF層或P-環(huán)以降低在隨后的步驟中形成的柵極材料下方的電勢擁擠現(xiàn)象。
[0039]在308A，在器件晶圓的源極、漏極和柵極區(qū)上方形成場氧化物層(FOX)。在一些實施例中，F(xiàn)OX形成包括外延生長原硅酸四乙酯(TEOS)層。
[0040]在310A，在柵極區(qū)中形成的FOX層的一部分上方以及在源極阱的一部分的上方設置柵極材料。在柵極的兩側(cè)上形成間隔件以使柵極與源極和漏極隔離。在一些實施例中，柵極材料包括η+多晶硅。在其他實施例中，柵極材料包括P+多晶硅。
[0041]在312Α，在鄰接源極FOX層的第一區(qū)域中通過離子注入對第二源極阱進行ρ+摻雜。在鄰接柵極的第二區(qū)域中通過離子注入對第二源極阱進行η+摻雜。還在近表面區(qū)域?qū)βO進行P+摻雜。
[0042]在314Α，形成層間電介質(zhì)(ILD)以使器件晶圓表面和功率器件與周邊環(huán)境隔離。ILD還封裝源極、漏極和柵極接觸件，源極、漏極和柵極接觸件將功率器件連接至在隨后的步驟中制造的BEOL金屬化層。
[0043]在316Α，通過形成用于將功率器件連接至外部刺激的多個金屬化層來完成BEOL金屬化。第一金屬化層設置在ILD上方并且通過位于MD內(nèi)互相隔離的接觸件與功率器件終端連接。第一金屬化層與位于PA層內(nèi)互相隔離的第二金屬化層連接。為了連接芯片和外部刺激(例如電源、時鐘、數(shù)據(jù)等)，在PA層內(nèi)形成與金屬化層連接的芯片連接件。
[0044]在318Α，翻轉(zhuǎn)接合晶圓。
[0045]在320Α，參照在前述步驟中形成的UHV功率器件圖案化操作晶圓的表面。利用光刻膠涂覆操作晶圓的表面，操作晶圓的表面與包含圖案的光掩模對準，該圖案包括開口，該開口位于UHV功率器件的一部分上方的操作晶圓表面的一部分(即在正向取向中，位于UHV功率器件下方的操作晶圓表面的一部分)上方。將操作晶圓表面暴露于光以轉(zhuǎn)印掩模圖案至光刻膠。
[0046]在322Α，使用中間氧化物層作為蝕刻停止件來根據(jù)圖案對操作晶圓的表面進行蝕刻以在UHV功率器件上方的操作晶圓內(nèi)形成凹槽。在一些實施例中，去除位于整個UHV功率器件上方的操作晶圓的部分。在一些實施例中，去除位于UHV功率器件的一部分(例如漏極)的上方的操作晶圓的部分。
[0047]在324Α，將接合晶圓翻轉(zhuǎn)回到正向取向，其中凹槽位于UHV功率器件的下方。[0048]圖3B示出制造UHV功率器件的方法300B的一些實施例的流程圖。方法300B包括與方法300A相同的步驟，但是以不同的順序執(zhí)行這些步驟以獲得等效的結(jié)果。302B-314B與302A-314A相同并且以相同的順序執(zhí)行從而使得方法300A和方法300B之間直到ILD沉積步驟(314A/B)無區(qū)別。然而，將方法300B中的剩余BEOL制造移動到相對于方法300A的最后步驟。以與方法300B中的順序相同的順序?qū)嵤┓椒?00A的剩余步驟(即在314B之后并且以與方法300A相同的方式和順序?qū)嵤?16B-322B)。在翻轉(zhuǎn)接合晶圓(316B)，將操作晶圓表面上的圖案化的光刻膠暴露于光(318B)，去除功率器件相應的操作晶圓的部分(320B)，以及翻轉(zhuǎn)回去(322B)之后，在324B完成剩余的BEOL制造。
[0049]圖4A示出對在接合晶圓上形成的功率器件400A的擊穿電壓測量的一些實施例。功率器件400A的柵極108和源極114與接地焊盤402連接。功率器件400A的漏極116與電源焊盤404連接，電源焊盤404為功率器件400A提供電壓，從而形成功率器件400A的反偏壓。在這些偏置條件下，“RESURF效應”在一部分功率器件400A的上方以朝向漏極116的橫向方向分布電勢線406A，并且導致電勢線406A在擊穿時的最佳分布。柵極108下方的高電流密度電勢擁擠現(xiàn)象將導致電勢線406A由于本領域普通技術(shù)人員公知的“柯肯效應(Kirk Effect)”的現(xiàn)象朝向漏極116移動。應該注意到，功率器件400A設置在包括通過中間氧化物層104 (例如SiO2)接合至操作晶圓102的器件晶圓106 (其厚度為大約20微米)的接合晶圓上，其中未去除操作晶圓102的任何部分。操作晶圓102和中間氧化物層104之間的界面處發(fā)生電勢擁擠現(xiàn)象，從而將這次測量的擊穿電壓限制為大約465V。
[0050]圖4B示出對在接合晶圓上形成的功率器件400B的擊穿電壓測量的一些實施例，其中操作晶圓(102)位于功率器件400B下方的部分被去除。另外，器件晶圓106已經(jīng)被減薄至大約5μπι的厚度。功率器件400Β的偏置條件與功率器件400Α的相同。然而，相比于圖4Α的實施例，所得到的從柵極發(fā)射的電勢線406Β在源極114和漏極116之間分布得基本上更均勻。具體地說，未觀察到大量的電勢擁擠現(xiàn)象或大量的柯肯效應。去除操作晶圓(102)結(jié)合減薄器件晶圓使功率器件400Β的擊穿電壓增加至大于約500V的值。另外，圖4Α的電勢線406Α的橫向分量被基本上去除，從而導致基本上垂直的電勢線406Β。該實施例的擊穿電壓經(jīng)測量為大約525V。
[0051]圖5示出圖4Α-圖4Β的實施例的功率器件的電場分布的圖500。對于從圖4Α的實施例測量的第一分布曲線502和從圖4Β的實施例測量的第二分布曲線504，電場強度(即縱坐標，單位為V/cm)被示出為接合晶圓內(nèi)的深度(即橫坐標，單位是ym)的函數(shù)。每個相應的曲線502或504下面積得出相應的功率器件400A或400B的擊穿值。第一分布曲線502下面積得出大約465V的擊穿電壓。第二分布線504下面積得出大約525V的擊穿電壓。
[0052]因此，對于其中對操作晶圓的表面進行選擇性圖案化以去除操作晶圓位于功率器件的一部分下方的部分和其中使器件晶圓從20 μ m的原始厚度減薄的接合晶圓上的功率器件(例如LIGBT)，擊穿電壓改進得以證實。圖6示出對于功率器件，擊穿電壓作為器件晶圓厚度的函數(shù)的圖600。圖600的縱坐標是功率器件的擊穿電壓(單位為V)。圖600的橫坐標是包括硅外延層(即epi)的器件晶圓的器件晶圓厚度(單位為μ m)。數(shù)據(jù)點602-610表示根據(jù)圖4A-圖4B和圖5的實施例的對各個器件晶圓的厚度測量的擊穿電壓。大約為3ym的第一器件晶圓厚度得出大約500V的第一擊穿電壓值602，大約為4μ m的第二器件晶圓厚度得出大約500V的第二擊穿電壓值604，大約為5 μ m的第三器件晶圓厚度得出大約525V的第三擊穿電壓值606，大約為6.5μπι的第四器件晶圓厚度給出大約520V的第四擊穿電壓值608，以及大約為8.75 μ m的第五器件晶圓厚度給出大約385V的第五擊穿電壓值610。因此，圖6的實施例示出對于大約5 μ m的器件晶圓厚度最大擊穿電壓改進至約525V。
[0053]本領域普通技術(shù)人員在閱讀和/或理解本說明書和附圖的基礎上還應該理解可以發(fā)生等效變化和/或改變。本文公開的內(nèi)容包括所有這些改變和變化而且通常不打算受到這些改變和變化的限制。另外，雖然可以僅參照若干實施方式中的一種公開特定的特征或方面，但是可以預期，可以將這種特征或方面與其他實施方式的一個或多個其他特征和/或方面組合。另外，就本文使用的術(shù)語“包括”、“具有...的”、“具有”、“帶有”和/或它們的變形來說；這些術(shù)語意圖包括在類似“包含”的含義中。再者，“示例性”僅僅意味著表示實例，而不是最優(yōu)的。應該理解，為了簡明和便于理解，本文描述的部件、層和/或元件被示出為相對于另一部件、層和/或元件具有特定尺寸和/或方向，以及實際的尺寸和/或方向可以遠遠不同于本文示出的尺寸和/或方向?qū)嵸|(zhì)上。
[0054]因此，本發(fā)明涉及增加半導體功率器件的擊穿電壓的方法和裝置。通過利用中間氧化物層將器件晶圓接合至操作晶圓來形成接合晶圓。從器件晶圓的原始厚度大幅地減薄器件晶圓。通過半導體制造工藝在器件晶圓內(nèi)形成功率器件。圖案化操作晶圓以去除操作晶圓位于功率器件下方的部分，從而導致功率器件的擊穿電壓改進和功率器件的源極和漏極之間的均勻電勢。
[0055]在一些實施例中，本發(fā)明涉及一種增加功率器件的擊穿電壓的方法，包括利用中間氧化物層將器件晶圓接合至操作晶圓，在器件晶圓上制造功率器件，以及去除操作晶圓位于功率器件下面的部分。操作晶圓的去除具有減輕操作晶圓和中間氧化物層之間的界面處的電勢擁擠的效果，從而導致功率器件的溝道區(qū)域中的電勢均勻性增加和擊穿電壓改進。
[0056]在一些實施例中，本發(fā)明涉及一種制造功率器件的方法，包括氧化器件晶圓的表面以產(chǎn)生中間氧化物層和利用中間氧化物層將器件晶圓接合至操作晶圓。將晶圓減薄至大約2 μ m和約10 μ m之間的厚度。在器件晶圓上制造功率器件并且利用ILD層使功率器件與周邊環(huán)境隔離。選擇性圖案化操作晶圓的表面以去除操作晶圓位于功率器件的一部分下方的部分。器件晶圓減薄結(jié)合操作晶圓去除增加擊穿電壓值。
[0057]在一些實施例中，本發(fā)明涉及在利用中間氧化物層接合至操作晶圓的減薄的器件晶圓上設置的半導體器件，該半導體器件包括源極、漏極和柵極終端，以及在操作晶圓中形成的凹槽，其中已去除了位于半導體器件正下方的操作晶圓。
【權(quán)利要求】
1.一種功率器件，包括: 在器件晶圓的第一表面上設置的晶體管；和 通過中間氧化物層接合至所述器件晶圓的第二表面的操作晶圓，所述操作晶圓包括位于所述晶體管附近的凹槽。
2.根據(jù)權(quán)利要求1所述的功率器件，其中，所述凹槽位于所述晶體管的一部分的上方。
3.根據(jù)權(quán)利要求2所述的功率器件，其中，所述凹槽位于所述晶體管的漏極區(qū)的上方并且橫跨所述晶體管的溝道和所述晶體管的漏極之間的區(qū)域。
4.根據(jù)權(quán)利要求2所述的功率器件，其中，利用電介質(zhì)溝槽隔離結(jié)構(gòu)和包括中間氧化物層的BOX隔離件，所述功率器件的區(qū)域被橫向隔離開。
5.根據(jù)權(quán)利要求1所述的功率器件，還包括在大約2μ m和大約10 μ m之間的器件晶圓厚度。
6.根據(jù)權(quán)利要求1所述的功率器件，其中，所述晶體管還包括橫向擴散金屬氧化物半導體場效應晶體管或橫向絕緣柵極雙極型晶體管。
7.一種在利用中間氧化物層接合至操作晶圓的器件晶圓上設置的半導體器件，包括: 在所述半導體器件的源極上方設置的第一場氧化物層； 在所述半導體器件的漏極上方設置的第二場氧化物層； 在所述半導體器件的溝道上方且在柵極多晶硅下方設置的第三場氧化物層；以及在所述操作晶圓中形成的凹槽，其中，已在所述半導體器件的一部分的下方去除所述操作晶圓的一部分。
8.根據(jù)權(quán)利要求7所述的半導體器件，還包括: 圍繞所述半導體器件的埋氧層； 位于所述半導體器件的源極內(nèi)且具有第一類型的第一導電性的第一阱； 位于所述第一場氧化物層下方且具有第二類型的第二導電性的第二阱； 在所述第一阱內(nèi)鄰近所述第一場氧化物層設置的包括第一過量的第一類型的載流子的第一摻雜區(qū)； 在所述第一阱內(nèi)鄰近所述柵極多晶硅設置的包括第二過量的第二類型的載流子的第二摻雜區(qū)；以及 在所述漏極內(nèi)設置的包括過量的第一類型的載流子的第三摻雜區(qū)。
9.根據(jù)權(quán)利要求8所述的半導體器件，其中: 所述第一類型的導電性包括P型導電性； 所述第二類型的導電性包括η型導電性； 所述第一類型的載流子包括空穴；以及 所述第二類型的載流子包括電子。
10.一種增加功率器件的擊穿電壓的方法，包括: 提供接合晶圓，所述接合晶圓包括利用中間氧化物層接合至操作晶圓的器件晶圓； 減薄所述器件晶圓； 在所述器件晶圓上制造所述功率器件；以及 去除所述操作晶圓的一部分。
【文檔編號】H01L25/07GK103855140SQ201310173217
【公開日】2014年6月11日 申請日期:2013年5月10日 優(yōu)先權(quán)日:2012年12月6日
【發(fā)明者】林隆世, 楊富雄, 黃坤銘, 林明毅, 褚伯韜 申請人:臺灣積體電路制造股份有限公司