本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體的說是涉及一種橫向絕緣柵雙極型晶體管。

背景技術(shù)：

絕緣柵雙極型晶體管(igbt)是一種mos場效應(yīng)和雙極型晶體管復(fù)合的新型電力電子器件，它既有mosfet易于驅(qū)動，控制簡單的優(yōu)點，又有功率晶體管導(dǎo)通壓降低，通態(tài)電流大，損耗小的優(yōu)點，已成為中高功率電力電子領(lǐng)域的主流功率開關(guān)器件，廣泛應(yīng)用在諸如通信、能源、交通、工業(yè)、醫(yī)學(xué)、家用電器及航空航天等國民經(jīng)濟(jì)的各個領(lǐng)域。國際知名半導(dǎo)體公司，如abb，infineon(ir)，st，renesas，mitsubishi，fuji等相繼投入到igbt的研發(fā)和制造中。近年來，作為功率電子學(xué)的熱點領(lǐng)域，igbt更是獲得了美國、日本和歐洲等發(fā)達(dá)國家和地區(qū)的高度重視。

igbt在導(dǎo)通過程中，電子經(jīng)過mos溝道進(jìn)入n型漂移區(qū)中，從而引起p型集電區(qū)向漂移區(qū)注入大量的空穴。因此，處于開態(tài)的igbt漂移區(qū)中存儲有大量的過剩電子-空穴對，這些電子-空穴對形成電導(dǎo)調(diào)制效應(yīng)，極大地降低了漂移區(qū)電阻，從而降低正向?qū)▔航祐ce。實際應(yīng)用中，為減小開態(tài)損耗，總是希望vce越低越好。但vce越低意味著電導(dǎo)調(diào)制效應(yīng)越強(qiáng)烈，漂移區(qū)中過剩的電子-空穴對越多，這些大量的電子-空穴對在igbt關(guān)斷過程中需要被全部抽取和復(fù)合，從而導(dǎo)致關(guān)斷損耗eoff增加。vce與eoff是igbt的一組重要的折中關(guān)系，它直接關(guān)系到開態(tài)損耗與關(guān)斷損耗的大小。igbt每一代產(chǎn)品的更迭，其中都包含對該折中關(guān)系的優(yōu)化。

目前，橫向功率器件廣泛采用絕緣層上硅(soi)技術(shù)，以減小寄生電容、抑制襯底電流、消除襯底引起的閂鎖效應(yīng)等。其典型的制備工藝包括注氧隔離simox技術(shù)、鍵合技術(shù)以及smart-cut技術(shù)等。橫向igbt(ligbt)由于柵驅(qū)動功率小、電流處理能力強(qiáng)、易于集成的優(yōu)點，廣泛應(yīng)用于功率集成ic(pics)以及智能功率ic中，其基本結(jié)構(gòu)如圖1所示。由于關(guān)斷過程需要抽取漂移區(qū)中的過剩載流子，導(dǎo)致其關(guān)斷時間較長，關(guān)斷損耗較大，限制了ligbt在高頻領(lǐng)域的應(yīng)用。為改善ligbt的vce-eoff折中關(guān)系，最有效的方法是在關(guān)斷過程中增加電子抽取通路，以減小電流的下降時間，典型結(jié)構(gòu)為陽極短路(sa-ligbt)結(jié)構(gòu)，如圖2所示。然而，該結(jié)構(gòu)在正向?qū)〞r，電子通過n+發(fā)射區(qū)5、p型體區(qū)4的表面溝道、低摻雜n型漂移區(qū)3、集電極n+區(qū)8到達(dá)集電極，形成寄生mos結(jié)構(gòu)，產(chǎn)生電子電流通路，會導(dǎo)致導(dǎo)通曲線呈現(xiàn)負(fù)阻現(xiàn)象，并減弱漂移區(qū)的電導(dǎo)調(diào)制效應(yīng)，增大正向?qū)▔航?，不利于器件的實際應(yīng)用。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種高速低損耗的橫向絕緣柵雙極型晶體管。本發(fā)明結(jié)構(gòu)通過在傳統(tǒng)橫向絕緣柵雙極型晶體管的基礎(chǔ)上，在器件表面沿溝道長度方向刻蝕溝槽形成三維結(jié)構(gòu)，形成具有三維結(jié)構(gòu)的橫向絕緣柵雙極型晶體管；在器件三維漂移區(qū)表面形成多晶二極管并在集電極附近集成三維pmos和齊納二極管。在阻斷狀態(tài)下，通過器件表面三維多晶二極管反偏狀態(tài)下漂移區(qū)耗盡提供的電荷和三維場板作用，在提高ligbt器件漂移區(qū)摻雜濃度的同時可獲得比傳統(tǒng)ligbt結(jié)構(gòu)更高的耐壓；在器件關(guān)斷過程中，隨著集電極電壓的增加，利用集電極電壓的變化以及表面多晶二極管和齊納二極管形成的自偏置效應(yīng)使集電極附近的pmos自動開啟并導(dǎo)通，在集電極端形成電子電流通路，加快ligbt內(nèi)部的載流子抽取，同時三維多晶二極管漂移區(qū)耗盡提供的電荷和三維場板作用加快器件漂移區(qū)耗盡層在垂直于溝道長度方向的擴(kuò)展，進(jìn)一步加快ligbt器件內(nèi)部的載流子抽取，從而提高器件的關(guān)斷速度，進(jìn)一步降低器件的關(guān)斷損耗；在導(dǎo)通狀態(tài)下，集電極電壓較低，表面多晶二極管和齊納二極管(或二極管串)形成的自偏置效應(yīng)使集電極附近的pmos處于關(guān)斷狀態(tài)，電子電流通路被截斷，附加結(jié)構(gòu)的存在不會影響器件的正向?qū)ㄌ匦?，在?dǎo)通過程中不存在負(fù)阻現(xiàn)象，同時三維三柵結(jié)構(gòu)增加了柵結(jié)構(gòu)的等效寬度，進(jìn)一步減小了器件的正向?qū)▔航?。因此，本發(fā)明結(jié)構(gòu)具有比傳統(tǒng)ligbt更低的正向?qū)▔航挡⒃趯?dǎo)通過程中不存在負(fù)阻現(xiàn)象，同時具有更高的器件擊穿電壓，更快的關(guān)斷速度和更低的關(guān)斷損耗。本發(fā)明結(jié)構(gòu)不僅適用于n型ligbt器件，也適用于p型ligbt器件，僅需將結(jié)構(gòu)中材料的摻雜類型進(jìn)行n和p的互換。為了描述方便以下僅以n型ligbt器件為例來說明。

本發(fā)明的技術(shù)方案是：如圖3所示，一種橫向絕緣柵雙極型晶體管，其半元胞結(jié)構(gòu)包括從下至上依次層疊設(shè)置的襯底1、絕緣層2和第一n型低摻雜區(qū)3；其特征在于，沿器件縱向方向，所述第一n型低摻雜區(qū)3為二級階梯狀，定義第二級階梯的垂直高度大于第一級階梯，所述第一n型低摻雜區(qū)3上層兩側(cè)分別具有p型體區(qū)4和n型緩沖區(qū)7，沿器件縱向方向，所述p型體區(qū)4和n型緩沖區(qū)7均為二級階梯狀；在第一n型低摻雜區(qū)3第二級階梯和p型體區(qū)4及n型緩沖區(qū)7第二級階梯之間具有第二n型低摻雜區(qū)150；所述p型體區(qū)4上層具有相互并列設(shè)置的p+接觸區(qū)6和n+發(fā)射區(qū)5，其中n+發(fā)射區(qū)5位于靠近n型緩沖區(qū)7的一側(cè)，所述p+接觸區(qū)6和n+發(fā)射區(qū)5均為二級階梯狀；所述p+接觸區(qū)6和部分n+發(fā)射區(qū)5上表面具有發(fā)射極金屬電極130，所述發(fā)射極金屬電極130為二級階梯狀；所述p型體區(qū)4上表面具有第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)由第一柵介質(zhì)層110和位于第一柵介質(zhì)層110上表面的第一多晶硅柵電極120構(gòu)成，沿器件縱向方向，所述第一柵介質(zhì)層110的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面和側(cè)面接觸，第一柵介質(zhì)層110的下表面還與部分n+發(fā)射區(qū)5的上表面接觸，第一多晶硅柵電極120的上表面是水平面或二級階梯狀；所述n型緩沖區(qū)7中具有p型集電區(qū)8、高摻雜n+區(qū)9和高摻雜p+區(qū)10，高摻雜n+區(qū)9和高摻雜p+區(qū)10相互接觸且高摻雜n+區(qū)9位于靠近p型體區(qū)4的一側(cè)；所述p型集電區(qū)8、高摻雜n+區(qū)9和高摻雜p+區(qū)10均為二級階梯狀；所述p型集電區(qū)8上表面遠(yuǎn)離p型體區(qū)4一側(cè)具有集電極金屬電極131，所述集電極金屬電極131為二級階梯狀；所述高摻雜n+區(qū)9和高摻雜p+區(qū)10的上表面具有金屬電極132，所述金屬電極132為二級階梯狀；所述n型緩沖區(qū)7的上表面具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)由第二柵介質(zhì)層111和位于第二柵介質(zhì)層111上表面的第二多晶硅電極124構(gòu)成，沿器件縱向方向，所述第二柵介質(zhì)層111的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面和側(cè)面接觸，第二柵介質(zhì)層111的下表面還與部分p型集電區(qū)8和高摻雜p+區(qū)10的上表面接觸，第二多晶硅電極124的上表面是水平面或二級階梯狀；在所述p型體區(qū)4和n型緩沖區(qū)7之間的器件上表面具有介質(zhì)層112，沿器件縱向方向，所述介質(zhì)層112的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面接觸，所述介質(zhì)層112的下表面還與部分n型緩沖區(qū)7的上表面接觸；所述介質(zhì)層112上表面具有多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123，其中p型區(qū)122位于多晶硅p+區(qū)121和n+區(qū)123之間并相互連接形成多晶硅二極管，p+區(qū)121位于靠近p型體區(qū)4的一側(cè)，n+區(qū)123位于靠近n型緩沖區(qū)7一側(cè)，沿器件縱向方向，多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123的上表面是水平面或二級階梯狀；所述發(fā)射極金屬電極130與多晶硅p+區(qū)121之間電氣連接，所述多晶硅n+區(qū)123與第二多晶硅電極124之間電氣連接并且所述多晶硅n+區(qū)123與第二多晶硅電極124通過齊納二極管140與集電極金屬131之間電氣連接，其中齊納二極管140的陰極接集電極金屬131，齊納二極管140的陽極接多晶硅n+區(qū)123與第二多晶硅電極124。

上述方案為本發(fā)明總的技術(shù)方案，上述方案中所述的器件縱向方向?qū)?yīng)如圖中所示三維直角坐標(biāo)系中的y軸方向，器件橫向方向?qū)?yīng)x軸方向，在器件俯視圖中，x軸和y軸在同一水平面且相互垂直，器件垂直方向?qū)?yīng)z軸方向。

進(jìn)一步的，所述第二n型低摻雜區(qū)150的摻雜濃度等于或大于第一n型低摻雜區(qū)3的摻雜濃度。

進(jìn)一步的，所述齊納二極管集成在介質(zhì)層112上方靠近集電極金屬電極131一側(cè)，相應(yīng)的集電極金屬電極131延伸至與介質(zhì)層112側(cè)面接觸并覆蓋部分齊納二極管上表面。

進(jìn)一步的，所述齊納二極管由多個串聯(lián)的二極管所取代，二極管串的陽極接集電極金屬131，陰極接多晶硅高摻雜n+區(qū)123與多晶硅電極124，并且二極管串的開啟電壓值大于pmos的閾值電壓絕對值。

進(jìn)一步的，上述方案中，如圖11所示，所述多晶硅p+區(qū)121和多晶硅n+區(qū)123之間還具有電容151。所述電容可以通過表面布線時由多晶硅電極124和發(fā)射極金屬電極130之間形成的寄生電容形成，也可通過在n型低摻雜漂移區(qū)3中或表面布線的多晶硅層和或金屬層中通過集成電容形成。

在本發(fā)明的方案中，多晶硅p型區(qū)122還可以采用n型材料；柵介質(zhì)層110，介質(zhì)層111和介質(zhì)層112的厚度和材料可以相同也可以不同，所用的材料可以是二氧化硅(sio2)，也可以是三氧化二鋁(al2o3)，二氧化鉿(hfo2)或者氮化硅(si3n4)等高k材料；器件所用半導(dǎo)體材料可采用硅(si)、碳化硅(sic)、砷化鎵(gaas)或者氮化鎵(gan)等予以實現(xiàn)。

本發(fā)明的有益效果是：在導(dǎo)通狀態(tài)下，本發(fā)明結(jié)構(gòu)具有比傳統(tǒng)ligbt更低的導(dǎo)通壓降并且在導(dǎo)通過程中不存在負(fù)阻現(xiàn)象；在阻斷狀態(tài)下，具有更高的擊穿電壓；同時在關(guān)斷過程中，具有更快的關(guān)斷速度和更低的關(guān)斷損耗。

附圖說明

圖1是傳統(tǒng)的橫向絕緣柵雙極型晶體管示意圖；

圖2是傳統(tǒng)的陽極短路橫向絕緣柵雙極型晶體管示意圖；

圖3是實施例1的晶體管半元胞三維結(jié)構(gòu)示意圖；

圖4是圖3結(jié)構(gòu)沿aa’線的剖面示意圖；

圖5是圖3結(jié)構(gòu)沿bb’線的剖面示意圖；

圖6是圖3結(jié)構(gòu)沿cc’線的剖面示意圖；

圖7是圖3結(jié)構(gòu)沿dd’線的剖面示意；。

圖8是圖3結(jié)構(gòu)沿ee’線的剖面示意圖；

圖9是實施例2晶體管半元胞三維結(jié)構(gòu)示意圖；

圖10是實施例3晶體管半元胞三維結(jié)構(gòu)示意圖；

圖11是實施例4晶體管半元胞三維結(jié)構(gòu)示意圖；

圖12是實施例5晶體管制作方法基本工藝流程圖；

圖13是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法外延生長形成n型低摻雜區(qū)150層后的結(jié)構(gòu)示意圖；

圖14是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法通過刻蝕工藝在器件表面形成沿x方向的溝槽后的結(jié)構(gòu)示意圖；

圖15是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法形成具有折疊結(jié)構(gòu)的n型緩沖層7后的結(jié)構(gòu)示意圖；

圖16是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法形成介質(zhì)層和多晶硅層后的結(jié)構(gòu)示意圖；

圖17是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法完成各區(qū)離子注入和退火后的結(jié)構(gòu)示意圖；

圖18是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制作方法完成金屬互聯(lián)后的結(jié)構(gòu)示意圖；

圖1-圖17中：1為p型襯底、2為埋氧化層、3為低摻雜n型區(qū)、4為p型體區(qū)、5為n+發(fā)射區(qū)、6為高摻雜p+區(qū)、7為n型緩沖層、8為p型集電區(qū)、9為高摻雜n+區(qū)、10為p型區(qū)、110為柵介質(zhì)層、111為第一介質(zhì)層、112為第二介質(zhì)層、120為柵電極、121為多晶硅p+區(qū)、122為多晶硅p型區(qū)、123為多晶硅n+區(qū)、124為多晶硅電極、125多晶硅p+區(qū)、126為多晶硅n+區(qū)、130為發(fā)射極金屬電極、131為集電極金屬電極、132為第一金屬電極，140為齊納二極管，150為低摻雜n型區(qū)，151為電容。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明進(jìn)行詳細(xì)的描述。

實施例1

如圖3所示，為本例的結(jié)構(gòu)示意圖，其半元胞結(jié)構(gòu)包括從下至上依次層疊設(shè)置的襯底1、絕緣層2和第一n型低摻雜區(qū)3；其特征在于，沿器件縱向方向，所述第一n型低摻雜區(qū)3為二級階梯狀，定義第二級階梯的垂直高度大于第一級階梯，所述第一n型低摻雜區(qū)3上層兩側(cè)分別具有p型體區(qū)4和n型緩沖區(qū)7，沿器件縱向方向，所述p型體區(qū)4和n型緩沖區(qū)7均為二級階梯狀；在第一n型低摻雜區(qū)3第二級階梯和p型體區(qū)4及n型緩沖區(qū)7第二級階梯之間具有第二n型低摻雜區(qū)150；所述p型體區(qū)4上層具有相互并列設(shè)置的p+接觸區(qū)6和n+發(fā)射區(qū)5，其中n+發(fā)射區(qū)5位于靠近n型緩沖區(qū)7的一側(cè)，所述p+接觸區(qū)6和n+發(fā)射區(qū)5均為二級階梯狀；所述p+接觸區(qū)6和部分n+發(fā)射區(qū)5上表面具有發(fā)射極金屬電極130，所述發(fā)射極金屬電極130為二級階梯狀；所述p型體區(qū)4上表面具有第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)由第一柵介質(zhì)層110和位于第一柵介質(zhì)層110上表面的第一多晶硅柵電極120構(gòu)成，沿器件縱向方向，所述第一柵介質(zhì)層110的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面接觸，第一柵介質(zhì)層110的下表面還與部分n+發(fā)射區(qū)5的上表面接觸，第一多晶硅柵電極120的上表面是水平面；所述n型緩沖區(qū)7中具有p型集電區(qū)8、高摻雜n+區(qū)9和高摻雜p+區(qū)10，高摻雜n+區(qū)9和高摻雜p+區(qū)10相互接觸且高摻雜n+區(qū)9位于靠近p型體區(qū)4的一側(cè)；所述p型集電區(qū)8、高摻雜n+區(qū)9和高摻雜p+區(qū)10均為二級階梯狀；所述p型集電區(qū)8上表面遠(yuǎn)離p型體區(qū)4一側(cè)具有集電極金屬電極131，所述集電極金屬電極131為二級階梯狀；所述高摻雜n+區(qū)9和高摻雜p+區(qū)10的上表面具有金屬電極132，所述金屬電極132為二級階梯狀；所述n型緩沖區(qū)7的上表面具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)由第二柵介質(zhì)層111和位于第二柵介質(zhì)層111上表面的第二多晶硅電極124構(gòu)成，沿器件縱向方向，所述第二柵介質(zhì)層111的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面接觸，第二柵介質(zhì)層111的下表面還與部分p型集電區(qū)8和高摻雜p+區(qū)10的上表面接觸，第二多晶硅電極124的上表面是水平面；在所述p型體區(qū)4和n型緩沖區(qū)7之間的器件上表面具有介質(zhì)層112，沿器件縱向方向，所述介質(zhì)層112的下表面依次與第一n型低摻雜區(qū)3第一階梯的上表面和第二n型低摻雜區(qū)150的上表面接觸，所述介質(zhì)層112的下表面還與部分n型緩沖區(qū)7的上表面接觸；所述介質(zhì)層112上表面具有多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123，其中p型區(qū)122位于多晶硅p+區(qū)121和n+區(qū)123之間并相互連接形成多晶硅二極管，p+區(qū)121位于靠近p型體區(qū)4的一側(cè)，n+區(qū)123位于靠近n型緩沖區(qū)7一側(cè)，沿器件縱向方向，多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123的上表面是水平面；所述發(fā)射極金屬電極130與多晶硅p+區(qū)121之間電氣連接，所述多晶硅n+區(qū)123與第二多晶硅電極124之間電氣連接并且所述多晶硅n+區(qū)123與第二多晶硅電極124通過齊納二極管140與集電極金屬131之間電氣連接，其中齊納二極管140的陰極接集電極金屬131，齊納二極管140的陽極接多晶硅n+區(qū)123與第二多晶硅電極124。

本例中，所述n型低摻雜區(qū)150的摻雜濃度等于或大于n型低摻雜區(qū)3的摻雜濃度；形成的所述溝槽的深度大于所述溝槽的寬度；形成的所述溝槽的深度大于所述溝槽之間的器件表面寬度；所述n型低摻雜漂移區(qū)3/150和多晶硅p型區(qū)122在器件擊穿之前全耗盡；所述多晶硅柵電極120與多晶硅p+區(qū)121的間距小于1微米，所述多晶硅p+區(qū)121和n+區(qū)123的寬度小于1微米，所述多晶硅n+區(qū)123與金屬電極132的間距小于1微米；通過調(diào)節(jié)介質(zhì)層111的厚度和材料，以及介質(zhì)層111下n型緩沖層7表面的濃度，使由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos器件的閾值電壓為-2v-0v；所述齊納二極管140與本發(fā)明結(jié)構(gòu)的其它部分集成在同一芯片上，通過調(diào)節(jié)齊納二極管140的參數(shù)使齊納二極管的穩(wěn)壓值為2v-5v。

本例的工作原理為：

在阻斷狀態(tài)下，本例中發(fā)射極金屬電極130和柵電極120接地，集電極金屬電極131接高電壓vc。此時，在器件三維折疊表面通過齊納二極管140和由p+區(qū)121、p型區(qū)122和n+區(qū)123組成的多晶二極管形成的集電極到發(fā)射極支路上，齊納二極管擊穿處于穩(wěn)壓狀態(tài)，齊納二極管陽極側(cè)電壓保持vc-vz不變(vz是齊納二極管穩(wěn)壓值)。由于齊納二極管的穩(wěn)壓值vz較低，因此集電極電壓主要由多晶二極管承擔(dān)，多晶二極管的低摻雜p區(qū)122耗盡后為負(fù)電荷；同時，在具有折疊結(jié)構(gòu)的多晶二極管下n型低摻雜區(qū)3/150中，由于低摻雜n區(qū)3/150和p型體區(qū)4形成的pn結(jié)反偏，并且由于p型體區(qū)4和n型緩沖層7濃度遠(yuǎn)高于低摻雜n區(qū)3/150，因此耐壓主要由低摻雜n區(qū)3/150承擔(dān)，低摻雜n區(qū)3/150耗盡后為正電荷；此時，低摻雜p區(qū)122耗盡后的負(fù)電荷對低摻雜n區(qū)3/150耗盡后的正電荷形成電荷補(bǔ)償，因此具有折疊結(jié)構(gòu)的低摻雜p區(qū)122為低摻雜n區(qū)3/150提供附加電荷、三維多重場板和降低表面電場的作用。通過使多晶硅p型區(qū)122、低摻雜n區(qū)3和低摻雜n區(qū)150在器件擊穿之前全耗盡，可大幅提高本發(fā)明ligbt的擊穿電壓并提高低摻雜n區(qū)3和低摻雜n區(qū)150的摻雜濃度。此外，由于多晶硅電極124與齊納二極管140相連，由n+區(qū)9、p型區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos的柵源電壓保持vz值，通過調(diào)節(jié)pmos的閾值電壓使齊納二極管的穩(wěn)壓值大于pmos的閾值電壓絕對值，此時pmos開啟，重?fù)诫sn+區(qū)9通過金屬電極132和pmos與p型集電區(qū)8相連，通過金屬電極132在n+區(qū)9和p型區(qū)10之間電子電流和空穴電流的轉(zhuǎn)換，形成陽極短路結(jié)構(gòu)，降低了p型集電區(qū)8/低摻雜n型漂移區(qū)3和150/p型體區(qū)4形成的三極管的增益，從而進(jìn)一步提高了器件的擊穿電壓；

在導(dǎo)通狀態(tài)下，本例中發(fā)射極金屬電極130接地，柵電極120和集電極金屬電極131接高電平，此時p型體區(qū)4表面反型mos溝道開啟，n+發(fā)射區(qū)5向低摻雜漂移區(qū)3中注入電子，同時p型集電區(qū)8向低摻雜漂移區(qū)3中注入空穴，絕緣柵雙極型晶體管導(dǎo)通。此時，在器件表面通過齊納二極管140和多晶二極管形成的集電極到發(fā)射極支路上，多晶二極管和齊納二極管均形成反偏，同時由于集電極電壓較低，齊納二極管140不能擊穿，多晶硅電極124和集電極金屬電極131之間形成的pmos柵源電壓低于pmos閾值電壓，pmos處于關(guān)斷狀態(tài)，n+區(qū)9和p型集電區(qū)8處于斷開狀態(tài)，附加結(jié)構(gòu)的存在不會影響器件的正向?qū)ㄌ匦?，即與傳統(tǒng)橫向絕緣柵雙極型晶體管一樣不存在負(fù)阻現(xiàn)象。同時三維三柵結(jié)構(gòu)的引入增加了柵結(jié)構(gòu)的等效寬度，進(jìn)一步減小了器件的正向?qū)▔航?。因此，本發(fā)明結(jié)構(gòu)具有比傳統(tǒng)ligbt更低的正向?qū)▔航挡⒃趯?dǎo)通過程中不存在負(fù)阻現(xiàn)象。

在關(guān)斷過程中，本例中發(fā)射極金屬電極130接地，柵電極120電壓由高電平逐漸降低，p型體區(qū)4表面mos溝道截止，集電極金屬電極131電壓逐漸增加。隨著集電極金屬電極131電壓的增加，當(dāng)集電極電壓低于齊納二極管擊穿電壓vz時，在器件表面通過齊納二極管140和多晶二極管形成的集電極到發(fā)射極支路上，齊納二極管未擊穿，此時，pmos柵源電壓低于其閾值電壓，pmos處于關(guān)斷狀態(tài)。當(dāng)集電極電壓高于齊納二極管擊穿電壓vz后，齊納二極管擊穿，多晶二極管開始承擔(dān)電壓，此時pmos柵源電壓即穩(wěn)定為vz不變，通過調(diào)節(jié)pmos的閾值電壓使齊納二極管的穩(wěn)壓值大于pmos的閾值電壓絕對值，此時pmos開啟并導(dǎo)通，重?fù)诫sn+區(qū)9通過金屬電極132和pmos與p型集電區(qū)8相連，通過金屬電極132在n+區(qū)9和p型區(qū)10之間電子電流和空穴電流的轉(zhuǎn)換，形成陽極短路結(jié)構(gòu)，此時，漂移區(qū)中的電子由高摻雜n+區(qū)9抽取并經(jīng)過金屬電極132轉(zhuǎn)換為空穴電流經(jīng)pmos漏極p型區(qū)10、柵介質(zhì)層111下方的反型層、pmos源極p+區(qū)8，最后到達(dá)集電極金屬131。該過程完成了低摻雜n型漂移區(qū)3/150中電子的抽取，從而大大提高了ligbt的關(guān)斷速度，降低了關(guān)斷損耗。同時，在關(guān)斷過程中，當(dāng)集電極電壓高于齊納二極管擊穿電壓vz后，齊納二極管擊穿，多晶二極管開始承擔(dān)電壓，多晶二極管漂移區(qū)122開始耗盡，多晶二極管漂移區(qū)耗盡提供的電荷和場板作用加快了器件漂移區(qū)耗盡層沿x軸在yz平面的縱向擴(kuò)展，進(jìn)一步加快ligbt器件內(nèi)部的載流子抽取，從而提高器件的關(guān)斷速度，進(jìn)一步降低器件的關(guān)斷損耗。此外，高的低摻雜漂移區(qū)3/150摻雜濃度的采用進(jìn)一步減小了需抽取的過剩載流子的濃度，進(jìn)一步提高了器件的關(guān)斷速度，降低了器件的關(guān)斷損耗。

實施例2

如圖9所示，與實施例1中不同的是，

在介質(zhì)層112上方的多晶硅層中直接形成齊納二極管，所述齊納二極管形成在溝槽之間的器件表面上，p+區(qū)125為齊納二極管的陽極，n+區(qū)126為齊納二極管的陰極。所述齊納二極管的類型、位置和形狀可根據(jù)需要進(jìn)行調(diào)整。

實施例3

如圖10所示，與實施例1中不同的是，在介質(zhì)層111上方的多晶硅層中直接形成齊納二極管，所述齊納二極管形成在溝槽之間的器件表面上，p+區(qū)125為齊納二極管的陽極，n+區(qū)126為齊納二極管的陰極。所述齊納二極管的類型、位置和形狀可根據(jù)需要進(jìn)行調(diào)整。

實施例4

在上述實施例的基礎(chǔ)上，齊納二極管由多個串聯(lián)的二極管所取代，二極管串的陽極接集電極金屬131，陰極接多晶硅高摻雜n+區(qū)123與多晶硅電極124，并且二極管串的開啟電壓值大于pmos的閾值電壓絕對值。

實施例5

如圖11所示，與實施例3不同的是，本例中在所述多晶硅p+區(qū)121和多晶硅n+區(qū)123之間還具有電容151；所述電容151的電容值小于由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos的柵極電容值。所述電容可以通過表面布線時由多晶硅電極124和發(fā)射極金屬電極130之間形成的寄生電容形成，也可通過在n型低摻雜漂移區(qū)3中或表面布線的金屬層和或多晶層中通過集成電容形成。與實施例3相比提高了對多晶硅電極124電壓的控制，進(jìn)一步提高了器件的性能。

本發(fā)明還提供的一種橫向絕緣柵雙極型晶體管制作方法，基本工藝流程如圖12所示，以200vn型橫向絕緣柵雙極型晶體管結(jié)構(gòu)為例，說明其具體工藝步驟。其特征在于，主要包括以下步驟：

第一步：選取合適的soi材料，材料包括厚度為300～500微米，濃度為10～100ω·cm的p型半導(dǎo)體材料襯底1，厚度為0.5～1微米的埋氧化層2，厚度為5～10um、電阻率為5～10ω·cm的n型低摻雜硅層3；

第二步：通過外延生長形成厚度5～10微米、電阻率為3～10ω·cm的n型低摻雜區(qū)150層，如圖13所示；

第三步：通過刻蝕工藝在器件表面沿x方向形成溝槽，溝槽的深度為5～10微米，寬度為1～2微米，溝槽之間的寬度為1～2微米，溝槽的下表面在xy平面和n型低摻雜區(qū)3接觸，溝槽的側(cè)面在xz平面與n型低摻雜漂移區(qū)3和n型低摻雜區(qū)150接觸，如圖14所示；

第四步：通過光刻、離子注入和退火工藝在器件表面一側(cè)形成具有折疊結(jié)構(gòu)的n型緩沖層7，n型緩沖層7的厚度為1～3um，如圖15所示；

第五步：生長柵氧化層、進(jìn)行多晶硅淀積并光刻、刻蝕形成器件的柵氧化層110、柵電極120、介質(zhì)層111、多晶硅電極124、介質(zhì)層112以及介質(zhì)層112上的多晶層，多晶硅淀積過程中采用原位p型摻雜(用于獲得多晶硅p型區(qū)122的摻雜)，氧化層的厚度為50～100納米，多晶層的厚度為0.5～1um，多晶層為p型摻雜，摻雜濃度為10¹⁵～10¹⁶cm^-3，如圖16所示；

第六步：進(jìn)行p型體區(qū)光刻和p型離子注入、退火，形成p型體區(qū)4，p型體區(qū)4的厚度為1～3um；

第七步：進(jìn)行n+光刻和n型離子注入形成n+發(fā)射區(qū)5、重?fù)诫sn+區(qū)9、多晶硅二極管n+區(qū)123；

第八步：進(jìn)行p+光刻和p型離子注入，形成高摻雜p+區(qū)6、p型區(qū)10、多晶硅二極管p+區(qū)121；

第九步：進(jìn)行p型集電區(qū)光刻和離子注入，形成p型集電區(qū)8,如圖17所示；

第十步：進(jìn)行bpsg淀積，孔光刻，金屬淀積并光刻、刻蝕形成金屬互聯(lián)，即制備獲得如圖18所示的橫向絕緣柵雙極型晶體管。

進(jìn)一步地，在介質(zhì)層的制備工藝中可分兩步或三步形成不同厚度和材料的柵介質(zhì)層110、介質(zhì)層111和介質(zhì)層112；

進(jìn)一步地，多晶硅二極管p型區(qū)122的摻雜可不采用原位摻雜，而是在p型集電區(qū)光刻和離子注入步驟中通過調(diào)整光刻版圖形比例獲得。