專利名稱：具有深槽結(jié)構(gòu)的圖形化應(yīng)變pmos器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及應(yīng)變P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PM0SFET)。
背景技術(shù)：
在半導(dǎo)體集成電路發(fā)展到超深亞微米的時(shí)代，通過采用應(yīng)變硅技術(shù)可以提高半導(dǎo)體器件載流子遷移率和電流驅(qū)動(dòng)能力。應(yīng)變技術(shù)憑借其與傳統(tǒng)工藝的兼容性與對性能大幅度的提升而備受關(guān)注。在P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PM0SFET)的溝道中引入沿溝道長度方向的單軸壓應(yīng)力可以使器件性能獲得提升；在平行于溝道平面內(nèi)弓I入較大雙軸張應(yīng)力也可以使器件性能獲得提升，且器件驅(qū)動(dòng)能力隨應(yīng)力的增大而增大。目前的應(yīng)變硅技術(shù)主要分為全局應(yīng)變技術(shù)和局部應(yīng)變技術(shù)。局部應(yīng)變技術(shù)通常只在半導(dǎo)體器件的局部區(qū)域引入應(yīng)力。局部應(yīng)變技術(shù)主要有鍺硅源漏(SiGe S/D)或碳硅源漏(SiC S/D)，雙應(yīng)力層(應(yīng)變氮化硅蓋帽技術(shù)CESL)，應(yīng)力記憶技術(shù)(Stress MemorizationTechnique, SMT)和淺槽隔離(Shallow Trench Isolation, STI)等,現(xiàn)有局部應(yīng)變 MOS 器件截面結(jié)構(gòu)示意圖如圖1，其包半導(dǎo)體襯底1、淺槽隔離區(qū)2、柵氧化層3、柵極4、源極擴(kuò)展區(qū)
5、漏極擴(kuò)展區(qū)6、側(cè)墻7、鍺硅或碳硅源漏8、源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10、應(yīng)變氮化硅蓋帽層11、源極與漏極。其中應(yīng)變淡化硅蓋帽層11與鍺硅或碳硅源漏8可同時(shí)也可單獨(dú)運(yùn)用于一個(gè)器件中。所述源極擴(kuò)展區(qū)5及源極重?fù)诫s區(qū)9并列設(shè)置在襯底I上表面靠近源極的位置，所述漏極擴(kuò)展區(qū)6與漏極重?fù)诫s區(qū)10并列設(shè)置在襯底I上表面靠近漏極的位置，若該器件設(shè)置有鍺硅或碳硅源漏8則一個(gè)鍺硅或碳硅源漏8設(shè)置在源極重?fù)诫s區(qū)9的上表面，并與源極擴(kuò)展區(qū)5相接觸，另一個(gè)鍺硅或碳硅源漏8設(shè)置在漏極重?fù)诫s區(qū)10的上表面，并與漏極擴(kuò)展區(qū)6相接觸，源極擴(kuò)展區(qū)5及漏極擴(kuò)展區(qū)6之間的襯底I上表面設(shè)置有柵氧化層3，柵極4設(shè)置在柵氧化層3上方，柵極4靠近源極和漏極的兩側(cè)各設(shè)置有一個(gè)側(cè)墻7，淺槽隔離區(qū)2位于有源區(qū)外側(cè)，即將溝道區(qū)、源極和漏極包圍，淺槽隔離區(qū)2、鍺硅或碳硅源漏8、側(cè)墻7及柵極4的上表面覆蓋有應(yīng)變氮化硅蓋帽層11。其中，溝道區(qū)既是指源極擴(kuò)展區(qū)5及漏極擴(kuò)展區(qū)6之間的區(qū)域。局部應(yīng)變技術(shù)通常向溝道中引入單軸應(yīng)力，其中單軸壓應(yīng)力能夠在提升PMOS器件驅(qū)動(dòng)能力的同時(shí)不帶來其他性能的降低，如器件穩(wěn)定性降低，閾值電壓波動(dòng)等；另外局部應(yīng)變技術(shù)由于與CMOS技術(shù)具有良好的工藝制造兼容性以及制作方法簡單，在提高半導(dǎo)體器件性能時(shí)只需要增加少量成本，因此受到業(yè)界廣泛的青睞。但局部應(yīng)變技術(shù)是間接的將應(yīng)力轉(zhuǎn)移到溝道區(qū)中，這個(gè)轉(zhuǎn)移的過程必定存在一定程度的應(yīng)力的衰減或釋放，從而限制其主要應(yīng)用于溝道長度小于130nm的小尺寸器件，且溝道平均應(yīng)力較小，通常小于IGPa ;對溝道長度大于130nm的器件，局部應(yīng)變技術(shù)帶來的器件性能提升并不明顯。全局應(yīng)變技 術(shù)包括鍺硅虛擬襯底，絕緣體上應(yīng)變硅(SSOI )，絕緣體上鍺硅(SGOI)等，現(xiàn)有采用虛擬襯底全局應(yīng)變MOS器件截面結(jié)構(gòu)示意圖如圖2，其包括源極、漏極、襯底1、鍺硅虛擬襯底12、應(yīng)變硅層27、淺槽隔離區(qū)2、柵氧化層3、柵極4、源極擴(kuò)展區(qū)5、漏極擴(kuò)展區(qū)6、側(cè)墻7、源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10，所述鍺硅虛擬襯底12設(shè)置在襯底I上表面，應(yīng)變硅層27設(shè)置在鍺硅虛擬襯底12上表面，源極擴(kuò)展區(qū)5及源極重?fù)诫s區(qū)9并列設(shè)置在應(yīng)變硅層3上表面靠近源極的位置，所述漏極擴(kuò)展區(qū)6與漏極重?fù)诫s區(qū)10并列設(shè)置在應(yīng)變硅層3上表面靠近漏極的位置，源極擴(kuò)展區(qū)5及漏極擴(kuò)展區(qū)6之間的應(yīng)變硅層上表面設(shè)置有柵氧化層3，柵極4設(shè)置在柵氧化層3上方，柵極4靠近源極和漏極的兩側(cè)各設(shè)置有一個(gè)側(cè)墻7，兩個(gè)側(cè)墻7分別設(shè)置在源極擴(kuò)展區(qū)8或漏極擴(kuò)展區(qū)10上方，淺槽隔離區(qū)2位于有源區(qū)外側(cè)，即將溝道區(qū)、源極和漏極包圍。全局應(yīng)變技術(shù)可向溝道區(qū)引入較大的雙軸應(yīng)力，通常大于lGPa，且其應(yīng)力不受器件尺寸的限制。但襯底材料的制備工藝復(fù)雜，制造成本較高。通常在一個(gè)硅片上只能產(chǎn)生一種類型的應(yīng)變，不能滿足不同器件對不同應(yīng)變的需求，器件設(shè)計(jì)靈活性較低。對于鍺硅虛擬襯底，應(yīng)變硅層27應(yīng)力隨弛豫鍺硅層鍺含量的增大而增大，而要制作高鍺含量的弛豫鍺硅層，鍺硅層的厚度不能太??；另外頂層應(yīng)變硅層27的臨界厚度隨弛豫鍺硅層鍺含量的增加而減小。若能將全局應(yīng)變技術(shù)與局部應(yīng)變技術(shù)結(jié)合，將全局應(yīng)變技術(shù)應(yīng)用于局部區(qū)域，向局部區(qū)域引入較大的應(yīng)力，則可在有效提升器件性能的同時(shí)不降低器件設(shè)計(jì)的靈活性。

發(fā)明內(nèi)容
本發(fā)明的目的是為克服目前應(yīng)變PM0SFET采用局部應(yīng)變技術(shù)溝道應(yīng)力分布不均勻，而采用全局應(yīng)變技術(shù)器件設(shè)計(jì)靈活性較低的缺點(diǎn)，提供一種具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件及其制作方法。本發(fā)明解決其技術(shù)問題，采用的技術(shù)方案是，具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，包括源極、漏極、半導(dǎo)體襯底、柵氧化層、源極擴(kuò)展區(qū)、源極重?fù)诫s區(qū)、漏極擴(kuò)展區(qū)、漏極重?fù)诫s區(qū)、柵極及側(cè)墻，其特征在于，還包括位于有源區(qū)外側(cè)的深隔離槽，僅位于溝道區(qū)下方的頂層應(yīng)變硅及僅位于頂層應(yīng)變硅下方的介質(zhì)層，所述深隔離槽、源極重?fù)诫s區(qū)、漏極重?fù)诫s區(qū)、柵極及側(cè)墻的上表面覆蓋有一層本征壓應(yīng)力氮化硅薄膜。具體的，所述深隔離 槽的上表面到下表面的垂直距離至少為0.4μ m。進(jìn)一步的，所述深隔離槽為矩形。具體的，所述深隔離槽為梯形或階梯型，所述梯形或階梯形的長邊位于深隔離槽的上表面。再進(jìn)一步的，所述介質(zhì)層為二氧化硅。具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，包括以下步驟:步驟01、在半導(dǎo)體襯底將制作器件的有源區(qū)外側(cè)制作深隔離槽，其中深隔離槽深度不低于0.4um，采用干法刻蝕，深隔離槽刻蝕后先通過熱氧化生長一層二氧化硅層，再淀積二氧化硅或者其他絕緣介質(zhì)；步驟02、對深隔離槽之間的半導(dǎo)體襯底區(qū)域進(jìn)行濕法刻蝕形成有源區(qū)，刻蝕深度大于0.2um，小于深隔離槽深度；步驟03、對有源區(qū)進(jìn)行弛豫鍺硅層淀積，淀積弛豫鍺硅層的厚度不小于0.2um,而小于并接近有源區(qū)厚度；步驟04、在弛豫鍺娃層上外延娃層形成頂層應(yīng)變娃,其厚度大于15nm小于50nm ；步驟05、在頂層應(yīng)變硅中預(yù)計(jì)的溝道區(qū)位置上方淀積氮化硅刻蝕阻擋層，并在非有源區(qū)淀積氮化硅刻蝕阻擋層；步驟06、以氮化硅為刻蝕阻擋層，對頂層應(yīng)變硅層與弛豫鍺硅層進(jìn)行干法刻蝕，刻蝕總深度大于頂層應(yīng)變硅厚度，小于頂層應(yīng)變硅與弛豫鍺硅層厚度之和；步驟07、采用濕法選擇性刻蝕去除弛豫鍺硅層，形成空洞區(qū)；步驟08、通過干法氧化在空洞區(qū)內(nèi)硅界面上生長一定厚度的二氧化硅層，再向空洞區(qū)中填充二氧化硅層作為介質(zhì)層；步驟09、去除氮化硅刻蝕阻擋層；步驟10、在頂層應(yīng)變硅上熱生長柵氧化層，在柵氧化層上淀積多晶硅，在多晶硅上淀積柵極氮化硅刻蝕阻擋層并進(jìn)行柵刻蝕形成多晶硅柵電極，即柵極，再在柵氧化層、柵極及柵極氮化硅刻蝕阻擋層靠近源極及漏極的兩側(cè)制作氮化硅側(cè)墻，再在非有源區(qū)淀積第二氮化硅刻蝕阻擋層；步驟11、通過淀積的氮化硅刻蝕阻擋層為掩膜下，對源漏區(qū)二氧化硅進(jìn)行干法刻蝕去除，刻蝕深度大于等于源漏區(qū)二氧化硅層的最大厚度，形成源漏被刻蝕區(qū)域；步驟12、在源漏被刻蝕區(qū)域進(jìn)行單晶硅外延；步驟13、去除第二氮化硅刻蝕阻擋層及柵極氮化硅刻蝕阻擋層掩膜，進(jìn)行源極擴(kuò)展區(qū)及漏極擴(kuò)展區(qū)的摻雜，制作側(cè)墻，對源漏區(qū)重?fù)诫s，形成源極重?fù)诫s區(qū)及漏極重?fù)诫s區(qū)，再在源極重?fù)诫s區(qū)、漏極重?fù)诫s區(qū)、柵極及側(cè)墻的上表面淀積本征壓應(yīng)力氮化硅薄膜。具體的，步驟01中，所述深隔離槽刻蝕后先通過熱氧化生長一層二氧化硅層，該二氧化硅層的厚度不低于5nm。進(jìn)一步的,步驟0 8中，所述一定厚度為2nm到5nm。具體的，步驟10中，所述氮化硅側(cè)墻的厚度大于IOnm小于40nm。再進(jìn)一步的，步驟13中，所述側(cè)墻由步驟10中淀積的氮化硅側(cè)墻與源極擴(kuò)展區(qū)和漏極擴(kuò)展區(qū)摻雜后淀積的側(cè)墻共同組成。本發(fā)明的有益效果是，通過上述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件及其制作方法，可以看出，該器件與普通全局應(yīng)變器件和局部應(yīng)變器件不同，其虛擬襯底鍺硅層，即弛豫鍺硅層僅在有源區(qū)生長，且其應(yīng)力僅作用在器件的溝道區(qū)，由于溝道邊緣區(qū)域在源漏刻蝕后應(yīng)力被部分弛豫，通過后續(xù)壓應(yīng)力氮化硅蓋帽層可重新向該區(qū)域引入較大應(yīng)力。局部應(yīng)變技術(shù)中溝道區(qū)應(yīng)力隨著溝道長度的增大而迅速減小，且溝道區(qū)應(yīng)力隨著離源漏距離的增大而迅速減小，溝道應(yīng)力分布不均勻；本發(fā)明中溝道應(yīng)力更大更均勻，且其應(yīng)力基本不受器件尺寸的影響。


圖1為現(xiàn)有的局部應(yīng)變MOS器件剖視圖；圖2為現(xiàn)有的全局應(yīng)變MOS器件剖視圖；圖3為本實(shí)施例中在半導(dǎo)體襯底上制作深隔離槽的剖視圖；圖4為本實(shí)施例中在PMOS有源區(qū)硅進(jìn)行濕法刻蝕后器件的剖視圖；圖5為本實(shí)施例中在刻蝕區(qū)域外延弛豫鍺硅層的剖視圖；圖6為本實(shí)施例中在有源區(qū)弛豫鍺硅層上外延單晶硅后器件的剖視圖；圖7為本實(shí)施例中淀積氮化硅刻蝕阻擋層后器件的剖視圖8為本實(shí)施例中源漏區(qū)頂層應(yīng)變硅刻蝕后器件的剖視圖；圖9為本實(shí)施例中選擇性刻蝕弛豫鍺硅層后形成空洞區(qū)時(shí)器件的剖視圖；圖10為本實(shí)施例中空洞區(qū)填充二氧化硅后器件的剖視圖；圖11為本實(shí)施例中去除氮化硅刻蝕阻擋層后器件的剖視圖；圖12為本實(shí)施例中進(jìn)行柵制作與第二氮化硅刻蝕阻擋掩膜淀積后器件的剖視圖；圖13為本實(shí)施例中對源漏區(qū)二氧化硅進(jìn)行干法刻蝕后器件的剖視圖；圖14為本實(shí)施例中源漏區(qū)外延單晶硅后器件的剖視圖；圖15為本發(fā)明具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的剖視圖；其中，I為半導(dǎo)體襯底，2為淺槽隔離區(qū)，3為柵氧，4為多晶柵，5為源極擴(kuò)展區(qū)，6為漏極擴(kuò)展區(qū)，7為側(cè)墻,8為鍺娃或碳娃源漏,9為源極重?fù)诫s區(qū)，10為漏極重?fù)诫s區(qū)，11為應(yīng)變氮化硅蓋帽層，12為鍺硅虛擬襯底，13為深隔離槽，14為有源區(qū)，15為弛豫鍺硅層，16為頂層應(yīng)變硅層(或頂層硅層)，17為柵極氮化硅刻蝕阻擋層，18為保護(hù)柵極用的氮化硅側(cè)墻，19為第二氮化硅刻蝕阻擋層，20為刻蝕區(qū)域，21為空洞區(qū)，22為介質(zhì)層，23為源漏刻蝕區(qū)域，24為通過兩次成型的氮化硅側(cè)墻，25為本征壓應(yīng)力氮化硅蓋帽層，26為氮化硅刻蝕阻擋層，27為全局應(yīng)變頂層硅層(或全局應(yīng)變硅層)，110為弛豫鍺硅層刻蝕后頂層應(yīng)變硅應(yīng)力弛豫分界線，120為刻蝕阻擋氮化硅層26去除后應(yīng)力弛豫分界線。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施 例，詳細(xì)描述本發(fā)明的技術(shù)方案。本發(fā)明具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的剖視圖如圖15所示，其包括源極、漏極、半導(dǎo)體襯底1、柵氧化層3、源極擴(kuò)展區(qū)5、源極重?fù)诫s區(qū)9、漏極擴(kuò)展區(qū)6、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24，還包括設(shè)置在有源區(qū)外側(cè)的深隔離槽13、僅位于溝道區(qū)下方的頂層應(yīng)變硅16及僅位于頂層應(yīng)變硅16下方的介質(zhì)層22，深隔離槽13、源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24的上表面覆蓋有一層本征壓應(yīng)力氮化硅薄膜25。本發(fā)明所述的具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法為:首先在半導(dǎo)體襯底I的將制作器件的有源區(qū)14外側(cè)制作深隔離槽13，其中深隔離槽13深度不低于0.4um，采用干法刻蝕，深隔離槽13刻蝕后先通過熱氧化生長一層二氧化硅層，再淀積二氧化硅或者其他絕緣介質(zhì)，然后對深隔離槽13之間的半導(dǎo)體襯底區(qū)域進(jìn)行濕法刻蝕形成有源區(qū)14，刻蝕深度大于0.2um,小于深隔離槽13深度，再對有源區(qū)14進(jìn)行弛豫鍺硅層15淀積，淀積弛豫鍺硅層15的厚度不小于0.2um，而小于并接近有源區(qū)14厚度，再在弛豫鍺硅層15上外延硅層形成頂層應(yīng)變娃16 (或頂層娃)并對其摻雜,其厚度大于15nm小于50nm,再在頂層應(yīng)變娃16中預(yù)計(jì)的溝道區(qū)位置上方淀積氮化硅刻蝕阻擋層26，并在非有源區(qū)淀積氮化硅刻蝕阻擋層26，然后以氮化硅為刻蝕阻擋層，對頂層應(yīng)變硅16與弛豫鍺硅層15進(jìn)行干法刻蝕，刻蝕總深度大于頂層應(yīng)變硅16厚度，小于頂層應(yīng)變硅16與弛豫鍺硅層15厚度之和，再采用濕法選擇性刻蝕去除弛豫鍺硅層15，形成空洞區(qū)21，然后通過干法氧化在空洞區(qū)21內(nèi)硅界面上生長一定厚度的二氧化硅層，再向空洞區(qū)21中填充二氧化硅層作為介質(zhì)層22，完成后去除氮化硅刻蝕阻擋層26，再在頂層應(yīng)變硅16上熱生長柵氧化層3，在柵氧化層3上淀積多晶硅，在多晶硅上淀積柵極氮化硅刻蝕阻擋層17并進(jìn)行柵刻蝕形成多晶硅柵電極，即柵極4，再在柵氧化層3、柵極4及柵極氮化硅刻蝕阻擋層17靠近源極及漏極的兩側(cè)制作氮化硅側(cè)墻18，再在非有源區(qū)淀積第二氮化硅刻蝕阻擋層19，通過淀積的氮化硅刻蝕阻擋層(包括柵極氮化硅刻蝕阻擋層17和第二氮化硅刻蝕阻擋層19)為掩膜下，對源漏區(qū)二氧化硅進(jìn)行干法刻蝕去除，刻蝕深度大于等于源漏區(qū)二氧化硅層的最大厚度，形成源漏被刻蝕區(qū)域23，在源漏被刻蝕區(qū)域23進(jìn)行單晶硅外延，最后去除氮化硅刻蝕阻擋層19及柵極氮化硅刻蝕阻擋層17掩膜，進(jìn)行源極擴(kuò)展區(qū)5及漏極擴(kuò)展區(qū)6的摻雜，制作側(cè)墻24，對源漏區(qū)重?fù)诫s，形成源極重?fù)诫s區(qū)9及漏極重?fù)诫s區(qū)10,再在源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24的上表面淀積本征壓應(yīng)力氮化硅薄膜25。實(shí)施例本例中具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的剖視圖如圖15所示，深隔離槽13可以為矩形、梯形或階梯型。本例的具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，包括源極、漏極、半導(dǎo)體襯底1、柵氧化層3、源極擴(kuò)展區(qū)5、源極重?fù)诫s區(qū)9、漏極擴(kuò)展區(qū)6、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24，其位置與現(xiàn)有技術(shù)中源極 、漏極、半導(dǎo)體襯底1、柵氧化層3、源極擴(kuò)展區(qū)5、源極重?fù)诫s區(qū)9、漏極擴(kuò)展區(qū)6、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻7相對應(yīng)(參見圖1或圖2)，與現(xiàn)有技術(shù)相比，還包括設(shè)置在有源區(qū)14外側(cè)的深隔離槽13，深隔離槽13即將溝道區(qū)、源極和漏極包圍，僅位于溝道區(qū)下方的頂層應(yīng)變硅16及僅位于頂層應(yīng)變硅16下方的介質(zhì)層22，深隔離槽13、源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24的上表面覆蓋有一層本征壓應(yīng)力氮化硅薄膜25。這里，深隔離槽13的上表面到下表面的垂直距離至少為0.4 μ m，可以為矩形、梯形或階梯型，當(dāng)深隔離槽13為梯形或階梯型時(shí)，該梯形或階梯形的長邊位于深隔離槽13的上表面。介質(zhì)層22為二氧化硅。本例的具有深槽結(jié)構(gòu)的圖形化應(yīng)變NMOS器件的制作方法中，包括以下步驟:步驟1、在半導(dǎo)體襯底I的將制作器件的有源區(qū)14外側(cè)制作深隔離槽13，參見圖3，其中深隔離槽13深度不低于0.4um，采用干法刻蝕，深隔離槽13刻蝕后先通過熱氧化生長厚度不低于5nm的二氧化硅層，再通過CVD或LPCVD等方法淀積二氧化硅或者其他絕緣介質(zhì)，該深隔離槽13主要用于器件隔離和后續(xù)工藝中對柵極4的支撐作用。步驟2、對深隔離槽13之間的半導(dǎo)體襯底區(qū)域進(jìn)行濕法刻蝕形成有源區(qū)14，參見圖4，該刻蝕為同性刻蝕，其四周邊界通過二氧化硅自停止限制，刻蝕深度大于0.2um，小于深隔離槽13的深度。步驟03、對有源區(qū)14進(jìn)行弛豫鍺硅層15淀積，淀積弛豫鍺硅層15的厚度不小于0.2um,而小于并接近有源區(qū)14厚度，參見圖5。步驟04、在弛豫鍺硅層15上外延硅層形成頂層應(yīng)變硅16，參見圖6，其厚度大于15nm 小于 50nmo步驟05、在頂層應(yīng)變硅16中預(yù)計(jì)的溝道區(qū)位置上方淀積氮化硅刻蝕阻擋層26，并在非有源區(qū)淀積氮化硅刻蝕阻擋層26，參見圖7。步驟06、以氮化硅為刻蝕阻擋層(即氮化硅刻蝕阻擋層26)，對頂層應(yīng)變硅16與弛豫鍺硅層15進(jìn)行干法刻蝕，刻蝕總深度大于頂層應(yīng)變硅16厚度，小于頂層應(yīng)變硅16與弛豫鍺硅層15厚度之和，刻蝕后器件如圖8所示，其中20即指代此次刻蝕區(qū)域。
步驟07、采用濕法選擇性刻蝕去除弛豫鍺硅層15，形成空洞區(qū)21，參見圖9，其中柵(包括柵氧3、多晶柵4、側(cè)墻18)在寬度方向(溝道平面內(nèi)垂直于圖中切面方向)與隔離槽13相連。在寬度方向上，雙軸張應(yīng)力的應(yīng)變硅層16由于受到柵的限制，其寬度方向的應(yīng)力不能弛豫；而在溝道長度方向(從源極到漏極的方向)，應(yīng)變硅層16由于下方與溝道兩端均自由，在應(yīng)力弛豫線110下方區(qū)域的硅中應(yīng)力被弛豫，而應(yīng)力弛豫線110上方區(qū)域應(yīng)變由于受柵的約束，應(yīng)變不能弛豫，依然保持為張應(yīng)變狀態(tài)。步驟08、通過干法氧化在空洞區(qū)21內(nèi)硅界面上生長2nm到5nm厚的二氧化硅層，再向空洞區(qū)21中填充二氧化硅層作為介質(zhì)層22，參見圖10 ;其中干法生長的二氧化硅層的目的在與防止由于填充的二氧化硅與溝道區(qū)硅界面缺陷導(dǎo)致界面漏電；填充的二氧化硅和熱生長的二氧化硅與SOI器件中埋氧層的功能相同，因此將填充的二氧化硅與熱生長的二氧化娃作為介質(zhì)層22。步驟09、去除氮化硅刻蝕阻擋層26，參見圖11 ;當(dāng)去除氮化硅刻蝕阻擋層26后，頂層應(yīng)變硅16在溝道長度方向?qū)l(fā)生應(yīng)力弛豫，第二應(yīng)力弛豫線120上方區(qū)域應(yīng)變被弛豫，而溝道寬度方向由于有深隔離槽13和溝道區(qū)下方介質(zhì)層22的限制，應(yīng)力得以保持。步驟10、在頂層應(yīng)變硅16上熱生長柵氧化層3，在柵氧化層3上淀積多晶硅，在多晶硅上淀積柵極氮化硅刻蝕阻擋層17并進(jìn)行柵刻蝕形成多晶硅柵電極，即柵極4，再在柵氧化層3、柵極4及柵極氮化硅刻蝕阻擋層17靠近源極及漏極的兩側(cè)制作氮化硅側(cè)墻18，該氮化硅側(cè)墻18的厚度大于IOnm小于40nm，主要用于后續(xù)工藝中對源漏區(qū)刻蝕時(shí)對柵極進(jìn)行保護(hù)，再在非有源區(qū)淀積第二氮化硅刻蝕阻擋層19，參見圖12。

步驟11、通過淀積的氮化硅刻蝕阻擋層(包括柵極氮化硅刻蝕阻擋層17和第二氮化硅刻蝕阻擋層19)為掩膜下，對源漏區(qū)二氧化硅進(jìn)行干法刻蝕去除，刻蝕深度大于等于源漏區(qū)二氧化硅層的最大厚度，以將源漏區(qū)二氧化硅全部去除，形成源漏被刻蝕區(qū)域23，參見圖13。步驟12、在源漏被刻蝕區(qū)域23進(jìn)行單晶硅外延，參見圖14 ；步驟13、去除第二氮化硅刻蝕阻擋層19及柵極氮化硅刻蝕阻擋層17掩膜，進(jìn)行源極擴(kuò)展區(qū)5及漏極擴(kuò)展區(qū)6的摻雜，制作側(cè)墻24，該側(cè)墻24由氮化硅側(cè)墻18與源極擴(kuò)展區(qū)5和漏極擴(kuò)展區(qū)6摻雜后淀積的側(cè)墻共同組成，對源漏區(qū)重?fù)诫s，形成源極重?fù)诫s區(qū)9及漏極重?fù)诫s區(qū)10，再在源極重?fù)诫s區(qū)9、漏極重?fù)诫s區(qū)10、柵極4及側(cè)墻24的上表面淀積本征壓應(yīng)力氮化硅薄膜25，形成的器件的剖視圖參見圖15。通過淀積本征壓應(yīng)力氮化硅薄膜25，可向溝道區(qū)引入沿溝道方向更大的沿溝道長度方向的單軸壓應(yīng)力，由于介質(zhì)層22對頂層應(yīng)變硅16具有應(yīng)力集中的作用，使得頂層應(yīng)變硅16應(yīng)力更大更均勻，從而使得最終溝道區(qū)材料應(yīng)力為雙軸張弛豫鍺硅層15引入的沿溝道長度方向應(yīng)力被弛豫的雙軸張應(yīng)力與本征壓應(yīng)力氮化硅薄膜25引入的單軸壓應(yīng)力的復(fù)合應(yīng)力，需要說明的是，本征張應(yīng)力氮化硅薄膜25的厚度在幾十到幾百納米之間,其本征應(yīng)力值最大可達(dá)2GPa。與普通應(yīng)變SOI器件不同之處在于介質(zhì)層22僅在溝道區(qū)下方，頂層應(yīng)變硅16為PMOS器件溝道區(qū)，其應(yīng)力為弛豫鍺硅層15引入的在溝道長度方向應(yīng)變弛豫后的雙軸張應(yīng)力與本征壓應(yīng)力氮化硅薄膜25引入的單軸壓應(yīng)力共同組成的復(fù)合應(yīng)力。源漏區(qū)應(yīng)力與溝道區(qū)應(yīng)力類型不同，溝道區(qū)為復(fù)合應(yīng)力，而源漏區(qū)為直接淀積其上的本征壓應(yīng)力氮化硅薄膜25引入的張應(yīng)力。
該器件深隔離槽13深度大于0.4um，遠(yuǎn)大于普通隔離槽深度。其作用為一方面與普通隔離槽相同，用于器件隔離，另一方面用于弛豫鍺硅層15外延前的硅刻蝕自停止邊界.該器件側(cè)墻24分兩次制作而成，第一次制作的氮化硅側(cè)墻18厚度較薄，其厚度為IOnm到40nm之間，主要用于在刻蝕源漏區(qū)頂層應(yīng)變硅16與弛豫鍺硅層15區(qū)域時(shí)用于保護(hù)柵極4在外延單晶硅時(shí)柵與源漏區(qū)隔離用，其厚度較薄的目的是為了使介質(zhì)層22限制在溝道區(qū)下方，讓源極擴(kuò)展區(qū)5和漏極擴(kuò)展區(qū)6的厚度較大，從而可減小源極擴(kuò)展區(qū)5和漏極擴(kuò)展區(qū)6的電阻；同時(shí)由于源漏區(qū)下方直接與襯底I相連，可增強(qiáng)器件的散熱，降低浮體效應(yīng)。該器件溝道區(qū)的頂層應(yīng)變硅16為通過外延工藝制作，其生長質(zhì)量較好，厚度可控制在納米級(jí)，可使頂層應(yīng)變硅16較薄，讓器件工作在全耗盡狀態(tài)，從而可克服SOI器件存在的浮體效應(yīng)等問題。該器件與普通全局應(yīng)變器件和局部應(yīng)變器件不同，其弛豫鍺硅層15僅在有源區(qū)生長，且其應(yīng)力僅作用在器件的溝道區(qū)，頂層應(yīng)變硅16在溝道長度方向的應(yīng)力由于在弛豫鍺硅層15被刻蝕后，溝道區(qū)頂層應(yīng)變硅16下方區(qū)域應(yīng)變弛豫，應(yīng)變弛豫線110上方區(qū)域由于有氮化硅刻蝕阻擋層26的約束，暫時(shí)應(yīng)力未弛豫，溝道寬度方向張應(yīng)力由于有深隔離槽13與氮化硅刻蝕阻擋層20的約束，應(yīng)變不能被弛豫，當(dāng)空洞區(qū)21內(nèi)填充二氧化硅后，再去除氮化硅刻蝕阻擋層20，則溝道區(qū)頂層應(yīng)變硅16由于靠介質(zhì)層22區(qū)域應(yīng)變已被弛豫，而去除氮化硅刻蝕阻擋層20后，上邊界自由，頂層應(yīng)變硅16在溝道長度方向應(yīng)變將發(fā)生進(jìn)一步弛豫，第二應(yīng)變弛豫線120上方區(qū)域沿溝道長度方向應(yīng)變被弛豫，而沿溝道寬度方向由于有深隔離槽13與介質(zhì)層22的約束，張應(yīng)力未被弛豫，在本征壓應(yīng)力氮化硅薄膜25淀積之前，弛豫鍺硅層15向溝道區(qū)引入的應(yīng)力表現(xiàn)為沿溝道寬度方向的張應(yīng)力，沿溝道長度方向的張應(yīng)力被弛豫，當(dāng)?shù)矸e本征壓應(yīng)力氮化硅薄膜25后，在溝道長度方向引入單軸壓應(yīng)力，由于介質(zhì)層22對頂層應(yīng)變硅16有應(yīng)力集中的作用，使得溝道長度方向具有較大的比較均勻的壓應(yīng)力。局部應(yīng)變技術(shù)中溝道區(qū)應(yīng)力隨著溝道長度的增大而迅速減小,且溝道區(qū)應(yīng)力隨著離源漏距離的增大而迅速減小，溝道應(yīng)力分布不均勻；本發(fā)明中溝道應(yīng)力更大更均勻，且其應(yīng)力基本不受器件尺寸的影響。該器件與普通SON ( 或S0A)器件不同，本發(fā)明中弛豫鍺硅層15厚度遠(yuǎn)大于SON器件中鍺硅層厚度；S0N器件鍺硅層厚度通常小于0.lum，而本發(fā)明中弛豫鍺硅層15厚度通常大于0.2um ;S0N器件中鍺硅層是為了在溝道下方刻蝕空洞區(qū)，而本發(fā)明中弛豫鍺硅層15 —?jiǎng)t為了在溝道下方形成空洞區(qū)21以填充二氧化硅形成局部SOI器件，二則利用弛豫鍺硅層15向溝道區(qū)引入應(yīng)力；本發(fā)明中器件性能的提升主要由應(yīng)力引起。該器件中介質(zhì)層22只制作在溝道區(qū)下方，類似于超薄SOI中的BOX層僅限定在溝道下方，因此該器件也可稱為圖形化應(yīng)變SOI器件。但其制作工藝與頂層硅應(yīng)力和超薄應(yīng)變SOI器件不同。
權(quán)利要求
1.具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，包括源極、漏極、半導(dǎo)體襯底(I)、柵氧化層(3)、源極擴(kuò)展區(qū)(5)、源極重?fù)诫s區(qū)(9)、漏極擴(kuò)展區(qū)(6)、漏極重?fù)诫s區(qū)(10)、柵極(4)及側(cè)墻(24)，其特征在于，還包括分別設(shè)置在有源區(qū)(14)外側(cè)的深隔離槽(13)、僅位于溝道區(qū)下方的頂層應(yīng)變硅(16)及僅位于頂層應(yīng)變硅(16)下方的介質(zhì)層(22)，所述深隔離槽(13)、源極重?fù)诫s區(qū)(9)、漏極重?fù)诫s區(qū)(10)、柵極(4)及側(cè)墻(24)的上表面覆蓋有一層本征壓應(yīng)力氮化硅薄膜(25)。
2.根據(jù)權(quán)利要求1所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，其特征在于，所述深隔離槽(13)的上表面到下表面的垂直距離至少為0.4μπι。
3.根據(jù)權(quán)利要求1所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，其特征在于，所述深隔離槽(13)為矩形。
4.根據(jù)權(quán)利要求1所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，其特征在于，所述深隔離槽(13)為梯形或階梯形，所述梯形或階梯形的長邊位于槽型結(jié)構(gòu)的上表面。
5.根據(jù)權(quán)利要求1或2或3或4所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，其特征在于，所述介質(zhì)層(22)為二氧化硅。
6.具有深槽 結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，包括以下步驟: 步驟01、在半導(dǎo)體襯底(I)上將制作器件的有源區(qū)(14)外側(cè)制作深隔離槽(13)，其中深隔離槽(13)深度不低于0.4um，采用干法刻蝕，深隔離槽(13)刻蝕后先通過熱氧化生長一層二氧化硅層，再淀積二氧化硅或者其他絕緣介質(zhì)； 步驟02、對深隔離槽(13)之間的半導(dǎo)體襯底(I)區(qū)域進(jìn)行濕法刻蝕形成有源區(qū)(14)，刻蝕深度大于0.2um，小于深隔離槽(13)深度； 步驟03、對有源區(qū)(14)進(jìn)行弛豫鍺硅層(15)淀積，淀積弛豫鍺硅層(15)的厚度不小于0.2um，而小于并接近有源區(qū)(14)厚度； 步驟04、在弛豫鍺硅層(15)上外延硅層形成頂層應(yīng)變硅(16)并進(jìn)行摻雜，其厚度大于15nm 小于 50nm ； 步驟05、在頂層應(yīng)變硅(16)中預(yù)計(jì)的溝道區(qū)位置上方淀積氮化硅刻蝕阻擋層(26)，并在非有源區(qū)淀積氮化硅刻蝕阻擋層(26 ) 步驟06、以氮化硅為刻蝕阻擋層，對頂層應(yīng)變硅(16)與弛豫鍺硅層(15)進(jìn)行干法刻蝕，刻蝕總深度大于頂層應(yīng)變硅(16)厚度，小于頂層應(yīng)變硅(16)與弛豫鍺硅層(15)厚度之和； 步驟07、采用濕法選擇性刻蝕去除弛豫鍺硅層(15)，形成空洞區(qū)(21)； 步驟08、通過干法氧化在空洞區(qū)(21)內(nèi)硅界面上生長一定厚度的二氧化硅層，再向空洞區(qū)(21)中填充二氧化硅層作為介質(zhì)層(22)； 步驟09、去除氮化硅刻蝕阻擋層(26)； 步驟10、在頂層應(yīng)變硅(16)上熱生長柵氧化層(3)，在柵氧化層(3)上淀積多晶硅，在多晶硅上淀積柵極氮化硅刻蝕阻擋層(17)并進(jìn)行柵刻蝕形成多晶硅柵電極，即柵極(4)，再在柵氧化層(3)、柵極(4)及柵極氮化硅刻蝕阻擋層(17)靠近源極及漏極的兩側(cè)制作氮化硅側(cè)墻(18)，再在非有源區(qū)淀積第二氮化硅刻蝕阻擋層(19); 步驟11、通過淀積的氮化硅刻蝕阻擋層為掩膜下，對源漏區(qū)二氧化硅進(jìn)行干法刻蝕去除，刻蝕深度大于等于源漏區(qū)二氧化硅層的最大厚度，形成源漏被刻蝕區(qū)域(23);步驟12、在源漏被刻蝕區(qū)域(23)進(jìn)行單晶硅外延； 步驟13、去除第二氮化硅刻蝕阻擋層(19)及柵極氮化硅刻蝕阻擋層(17)掩膜，進(jìn)行源極擴(kuò)展區(qū)(5)及漏極擴(kuò)展區(qū)(6)的摻雜，制作側(cè)墻(24)，對源漏區(qū)重?fù)诫s，形成源極重?fù)诫s區(qū)(9)及漏極重?fù)诫s區(qū)(10)，再在源極重?fù)诫s區(qū)(9)、漏極重?fù)诫s區(qū)(10)、柵極(4)及側(cè)墻(24)的上表面淀積本征壓應(yīng)力氮化硅薄膜(25)。
7.根據(jù)權(quán)利要求6所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，步驟01中，所述深隔離槽(13)刻蝕后先通過熱氧化生長一層二氧化硅層，該二氧化硅層的厚度不低于5nm。
8.根據(jù)權(quán)利要求6所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，步驟08中，所述一定厚度為2nm到5nm。
9.根據(jù)權(quán)利要求6所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，步驟5中，所述氮化硅側(cè)墻(18)的厚度大于IOnm小于40nm。
10.根據(jù)權(quán)利要求6或7或8或9所述具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件的制作方法，其特征在于，步驟11中，所述側(cè)墻(24)由氮化硅側(cè)墻(18)與源極擴(kuò)展區(qū)(8)和漏極擴(kuò)展區(qū)(10)摻雜后淀積的 側(cè)墻共同組成。
全文摘要
本發(fā)明涉及半導(dǎo)體技術(shù)。本發(fā)明解決了現(xiàn)有應(yīng)變PMOSFET采用局部應(yīng)變技術(shù)溝道應(yīng)力分布不均勻，而采用全局應(yīng)變技術(shù)器件設(shè)計(jì)靈活性較低的問題，提供了一種具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件及其制作方法，其技術(shù)方案可概括為具有深槽結(jié)構(gòu)的圖形化應(yīng)變PMOS器件，包括源極、漏極、半導(dǎo)體襯底、柵氧化層、源極擴(kuò)展區(qū)、源極重?fù)诫s區(qū)、漏極擴(kuò)展區(qū)、漏極重?fù)诫s區(qū)、柵極及側(cè)墻，還包括位于有源區(qū)外側(cè)的深隔離槽，僅位于溝道區(qū)下方的頂層應(yīng)變硅及僅位于頂層應(yīng)變硅下方的介質(zhì)層，在深隔離槽、源極重?fù)诫s區(qū)、漏極重?fù)诫s區(qū)、柵極及側(cè)墻的上表面覆蓋有本征壓應(yīng)力氮化硅薄膜。本發(fā)明的有益效果是，溝道應(yīng)力更大更均勻，適用于應(yīng)變PMOS器件。
文檔編號(hào)H01L29/06GK103227205SQ20131018499
公開日2013年7月31日 申請日期2013年5月17日 優(yōu)先權(quán)日2013年5月17日
發(fā)明者王向展, 曾慶平, 鄒淅, 甘程, 劉斌 申請人:電子科技大學(xué)