靜電放電保護(hù)結(jié)構(gòu)的制作方法
【專利摘要】一種靜電放電保護(hù)結(jié)構(gòu)，包括：位于襯底內(nèi)的阱區(qū)，阱區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，阱區(qū)與接地端電連接；位于襯底內(nèi)的第二摻雜區(qū)，第二摻雜區(qū)位于阱區(qū)表面，第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子，第二摻雜區(qū)的摻雜濃度高于阱區(qū)的摻雜濃度；位于襯底內(nèi)的第一摻雜區(qū)，第一摻雜區(qū)位于第二摻雜區(qū)表面，且第一摻雜區(qū)的表面與襯底表面齊平，第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，第一摻雜區(qū)與靜電放電輸入端電連接，第一摻雜區(qū)的摻雜濃度高于第二摻雜區(qū)的摻雜濃度，且第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差。該靜電放電保護(hù)結(jié)構(gòu)的擊穿電壓低，保護(hù)能力提高。
【專利說(shuō)明】靜電放電保護(hù)結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種靜電放電保護(hù)結(jié)構(gòu)。

【背景技術(shù)】
[0002]隨著半導(dǎo)體芯片的運(yùn)用越來(lái)越廣泛，導(dǎo)致半導(dǎo)體芯片受到靜電損傷的因素也越來(lái)越多。在現(xiàn)有的芯片設(shè)計(jì)中，常采用靜電放電(ESD, Electrostatic Discharge)保護(hù)電路以減少芯片損傷。現(xiàn)有的靜電放電保護(hù)電路的設(shè)計(jì)和應(yīng)用包括:柵接地的N型場(chǎng)效應(yīng)晶體管(Gate Grounded NMOS, GGNM0S)保護(hù)電路、可控娃(Silicon Controlled Rectifier, SCR)保護(hù)電路、橫向擴(kuò)散場(chǎng)效應(yīng)晶體管(Laterally Diffused MOS, LDM0S)保護(hù)電路等。
[0003]圖1是現(xiàn)有的柵接地的N型場(chǎng)效應(yīng)晶體管保護(hù)結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，包括:襯底10 ;位于襯底10內(nèi)的P型阱區(qū)11 ;位于P型阱區(qū)11表面的柵極結(jié)構(gòu)12 ;位于柵極結(jié)構(gòu)12兩側(cè)的P型阱區(qū)11內(nèi)的N型的源極13和N型的漏極14。所述N型源極13、P型阱區(qū)11和N型漏極14構(gòu)成一寄生NPN三極管；其中，所述源極13為寄生三極管的發(fā)射極，所述漏極14為寄生三極管的集電極，所述阱區(qū)11為寄生三極管的基區(qū)；所述源極13、阱區(qū)11和柵極結(jié)構(gòu)12的柵極接地，外部電路的靜電電壓輸入漏極14，所述外部電路與芯片內(nèi)部電路電連接，用于驅(qū)動(dòng)芯片內(nèi)部電路工作。
[0004]請(qǐng)參考圖1和圖2，圖2是現(xiàn)有技術(shù)中的柵接地的N型場(chǎng)效應(yīng)晶體管的漏極電流和漏極電壓的I/V特性圖。所述N型漏極14、P型阱區(qū)11和N型源極13構(gòu)成的NPN三極管，當(dāng)漏極14輸入的漏極電壓(即靜電電壓)持續(xù)升高，直至達(dá)到所述NPN三極管的擊穿電壓Vt (trigger voltage)時(shí)，由所述N型漏極14、P型講區(qū)11和N型源極13構(gòu)成的NPN三極管導(dǎo)通，在N型漏極14產(chǎn)生擊穿電流It，使積累于N型漏極14的靜電電荷能夠自N型源極13流走，即靜電電流通過(guò)柵接地的N型場(chǎng)效應(yīng)晶體管進(jìn)行放電；當(dāng)漏極電壓下降至保持電壓Vh (holding voltage)時(shí),漏極電流達(dá)到Ih ;之后,所述柵接地的N型場(chǎng)效應(yīng)晶體管的溝道區(qū)進(jìn)入低阻狀態(tài)，直至靜電電荷完全釋放，從而保護(hù)芯片內(nèi)部電路不會(huì)受到靜電損傷。
[0005]然而，隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體器件的尺寸不斷縮小，使芯片的能耗不斷降低，其工作電壓不斷下降，而現(xiàn)有的柵接地的N型場(chǎng)效應(yīng)晶體管的擊穿電壓過(guò)高，已無(wú)法保護(hù)低工作電壓的芯片或半導(dǎo)體器件免受靜電損傷。


【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提供一種靜電放電保護(hù)結(jié)構(gòu)，所述靜電放電保護(hù)結(jié)構(gòu)的擊穿電壓降低，提高所述靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種靜電放電保護(hù)結(jié)構(gòu)，包括:襯底；位于襯底內(nèi)的阱區(qū)，所述阱區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述阱區(qū)與接地端電連接；位于襯底內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)位于阱區(qū)表面，所述第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子，所述第二摻雜區(qū)的摻雜濃度高于阱區(qū)的摻雜濃度；位于襯底內(nèi)的第一摻雜區(qū)，所述第一摻雜區(qū)位于第二摻雜區(qū)表面，且第一摻雜區(qū)的表面與襯底表面齊平，所述第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第一摻雜區(qū)與靜電放電輸入端電連接，所述第一摻雜區(qū)的摻雜濃度高于第二摻雜區(qū)的摻雜濃度，且第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差；位于襯底內(nèi)的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包圍所述第一摻雜區(qū)和第二摻雜區(qū)，且所述隔離結(jié)構(gòu)的底部低于第二摻雜區(qū)底部、或與第二摻雜區(qū)底部齊平。
[0008]可選的，所述第二摻雜區(qū)內(nèi)摻雜離子的濃度為6E13原子/平方厘米?6E14原子/平方厘米，所述第一摻雜區(qū)內(nèi)摻雜離子的濃度為1E15原子/平方厘米?1E16原子/平方厘米，所述阱區(qū)內(nèi)摻雜離子的濃度為1E12原子/平方厘米?1E13原子/平方厘米。
[0009]可選的，所述第一摻雜區(qū)的深度約為80納米?120納米，所述第二摻雜區(qū)底部到第一摻雜區(qū)底部的距離為20納米?50納米。
[0010]可選的，還包括:位于襯底內(nèi)的第三摻雜區(qū)，所述第三摻雜區(qū)位于阱區(qū)表面，所述第三摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第三摻雜區(qū)通過(guò)隔離結(jié)構(gòu)與第一摻雜區(qū)和第二摻雜區(qū)電隔離，所述第三摻雜區(qū)的摻雜濃度大于阱區(qū)的摻雜濃度。
[0011]可選的，所述第三摻雜區(qū)與第一摻雜區(qū)相鄰，并通過(guò)隔離結(jié)構(gòu)相互電隔離，所述接地端與第三摻雜區(qū)電連接。
[0012]可選的，所述第三摻雜區(qū)的表面與襯底表面齊平，所述第三摻雜區(qū)的摻雜濃度和第一摻雜區(qū)的摻雜濃度相同，所述第三摻雜區(qū)的深度和第一摻雜區(qū)的深度相同。
[0013]可選的，所述第一摻雜區(qū)和第三摻雜區(qū)位于襯底表面的圖形為形狀相同的兩個(gè)矩形，所述兩個(gè)矩形平行排列。
[0014]可選的，所述第一摻雜區(qū)投影于襯底表面的圖形位于所述第二摻雜區(qū)投影于襯底表面的圖形范圍內(nèi)。
[0015]可選的，所述阱區(qū)與所述第二摻雜區(qū)整個(gè)底部相接觸。
[0016]可選的，所述第二摻雜區(qū)的一部分底部與阱區(qū)相接觸、另一部分底部與襯底相接觸。
[0017]可選的，所述第一摻雜區(qū)的導(dǎo)電類(lèi)型為N型，所述第二摻雜區(qū)的導(dǎo)電類(lèi)型為P型，所述阱區(qū)的導(dǎo)電類(lèi)型為N型，所述第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成垂直于襯底表面方向的NPN雙極結(jié)型晶體管。
[0018]可選的，所述第二摻雜區(qū)內(nèi)的摻雜離子包括硼離子或銦離子，所述第一摻雜區(qū)的摻雜離子包括磷離子或砷離子，所述阱區(qū)的摻雜離子包括磷離子或砷離子。
[0019]可選的，所述第一摻雜區(qū)的導(dǎo)電類(lèi)型為P型，所述第二摻雜區(qū)的導(dǎo)電類(lèi)型為N型，所述阱區(qū)的導(dǎo)電類(lèi)型為P型，所述第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成垂直于襯底表面方向的PNP雙極結(jié)型晶體管。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0021]襯底內(nèi)具有阱區(qū)，第二摻雜區(qū)位于阱區(qū)表面，第一摻雜區(qū)位于第二摻雜區(qū)表面，阱區(qū)和第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子。所述第一摻雜區(qū)與靜電放電輸入端電連接，所述阱區(qū)與接地端電連接，則所述靜電放電輸入端與接地端之間的第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成與襯底表面垂直的雙極結(jié)型晶體管。其中，所述第二摻雜區(qū)的摻雜濃度低于第一摻雜區(qū)的摻雜濃度，且第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差，第一摻雜區(qū)和第二摻雜區(qū)之間擊穿電壓較小，能夠使所述雙極結(jié)型晶體管的擊穿電壓也相應(yīng)較小，從而滿足保護(hù)低工作電壓的芯片或半導(dǎo)體器件的技術(shù)需求。此外，由靜電放電輸入端流入、并從接地端流出的靜電電流方向與襯底表面垂直，并流向阱區(qū)底部，由于襯底的散熱能力好，能夠消除因電荷積聚引起的熱量聚集，避免了所述靜電放電結(jié)構(gòu)因?yàn)檫^(guò)熱而燒毀，提高了保護(hù)能力和安全性。
[0022]進(jìn)一步，所述第一摻雜區(qū)的摻雜濃度大于第二摻雜區(qū)的摻雜濃度，電荷自第一摻雜區(qū)向第二摻雜區(qū)遷移，直至第一摻雜區(qū)和第二摻雜區(qū)擊穿，因此，所述第一摻雜區(qū)和第二摻雜區(qū)之間的擊穿電壓主要由第二摻雜區(qū)的摻雜濃度決定；由于第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差較小，因此所述第一摻雜區(qū)和第二摻雜區(qū)之間的擊穿電壓較小，使第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成的雙極結(jié)型晶體管擊穿電壓較??；尤其是當(dāng)所述第一摻雜區(qū)內(nèi)摻雜離子的濃度為1E15原子/平方厘米?1E16原子/平方厘米，第二摻雜區(qū)內(nèi)摻雜離子的濃度為6E13原子/平方厘米?6E14原子/平方厘米時(shí)，能夠使所述雙極結(jié)型晶體管擊穿電壓降低至4.0伏?4.5伏，能夠滿足保護(hù)低工作電壓芯片或半導(dǎo)體器件的要求。
[0023]進(jìn)一步，所述第一摻雜區(qū)投影于襯底表面的圖形位于所述第二摻雜區(qū)投影于襯底表面的圖形范圍內(nèi)，則自第一摻雜區(qū)向第二摻雜區(qū)遷移的靜電電荷能夠完全進(jìn)入第二摻雜區(qū)內(nèi)，避免靜電電荷向阱區(qū)或半導(dǎo)體襯底內(nèi)擴(kuò)散而形成漏電流，因此所述靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力更佳。

【專利附圖】

【附圖說(shuō)明】
[0024]圖1是現(xiàn)有的柵接地的N型場(chǎng)效應(yīng)晶體管保護(hù)結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0025]圖2是現(xiàn)有技術(shù)中的柵接地的N型場(chǎng)效應(yīng)晶體管的漏極電流和漏極電壓的I/V特性圖；
[0026]圖3至圖7是本發(fā)明的實(shí)施例的靜電放電保護(hù)結(jié)構(gòu)的示意圖；
[0027]圖8是現(xiàn)有晶體管的柵極電流和柵極電壓的I/V特性圖。

【具體實(shí)施方式】
[0028]如【背景技術(shù)】所述，現(xiàn)有的靜電放電保護(hù)結(jié)構(gòu)的擊穿電壓過(guò)高，無(wú)法滿足保護(hù)低工作電壓芯片或器件的技術(shù)需求。
[0029]現(xiàn)有的柵接地的N型場(chǎng)效應(yīng)晶體管擊穿電壓Vt通常為5.8V。隨著芯片或半導(dǎo)體器件的尺寸減小，其工作電壓也相應(yīng)降低，能夠?qū)π酒虬雽?dǎo)體器件造成損傷的電壓也相應(yīng)降低。以工作電壓降低至1.2V的晶體管為例，請(qǐng)參考圖8，為所述工作電壓為1.2V的晶體管柵極電流和柵極電壓的I/V特性圖，由于所述晶體管的尺寸縮小，晶體管中的柵氧化層的厚度也相應(yīng)降低，導(dǎo)致所述晶體管中的柵氧化層的擊穿電壓Vb (breakdown voltage)降低至5.9V，當(dāng)柵極電壓持續(xù)升高時(shí)，載流子隧穿柵氧化層產(chǎn)生的柵極電流也相應(yīng)升高，當(dāng)柵極電壓升高至5.9V時(shí)，晶體管的柵氧化層被擊穿，則柵極和襯底之間呈負(fù)阻狀態(tài)，使柵極電流持續(xù)增大，而柵極電壓相應(yīng)降低。由于所述柵氧化層的擊穿電壓與柵接地的N型場(chǎng)效應(yīng)晶體管的擊穿電壓Vt接近，當(dāng)靜電電壓能夠擊穿柵接地的N型場(chǎng)效應(yīng)晶體管時(shí)，容易造成所述晶體管的柵氧化層也同時(shí)被擊穿，則所述晶體管失效，所述靜電放電保護(hù)結(jié)構(gòu)失去保護(hù)能力。因此，隨著芯片與半導(dǎo)體器件的尺寸減小、集成度提高，現(xiàn)有的靜電放電保護(hù)結(jié)構(gòu)已不滿足技術(shù)發(fā)展的需求。
[0030]而且，請(qǐng)繼續(xù)參考圖1和圖2，開(kāi)啟柵接地的N型場(chǎng)效應(yīng)晶體管的擊穿電壓Vt由漏區(qū)14與阱區(qū)11之間的擊穿電壓決定；所述漏區(qū)14與阱區(qū)11之間的擊穿電壓由漏區(qū)14與阱區(qū)11的摻雜濃度差決定，當(dāng)漏區(qū)14與阱區(qū)11的摻雜濃度差越大，漏區(qū)14與阱區(qū)11之間的擊穿電壓越大。然而，由于場(chǎng)效應(yīng)晶體管的源區(qū)13、漏區(qū)14為重?fù)诫s區(qū)，而阱區(qū)11為輕摻雜區(qū)，因此源區(qū)13和阱區(qū)11之間、或漏區(qū)14和阱區(qū)11之間的摻雜濃度差較大，導(dǎo)致所述柵接地的N型場(chǎng)效應(yīng)晶體管的擊穿電壓無(wú)法降低；因此柵接地的N型場(chǎng)效應(yīng)晶體管的靜電放電保護(hù)能力不能滿足技術(shù)發(fā)展的需求。
[0031]此外，請(qǐng)繼續(xù)參考圖1和圖2，當(dāng)靜電電壓升高至開(kāi)啟所述柵接地的N型場(chǎng)效應(yīng)晶體管的溝道區(qū)并進(jìn)行放電時(shí)，受到漏極電流驅(qū)動(dòng)的靜電電荷容易積聚在溝道區(qū)內(nèi)，造成溝道區(qū)發(fā)生熱量聚集，容易導(dǎo)致所述柵接地的N型場(chǎng)效應(yīng)晶體管被燒毀，使所述靜電放電結(jié)構(gòu)失效，其保護(hù)能力有限。
[0032]本發(fā)明的發(fā)明人提出了一種由垂直雙極結(jié)型晶體管(Vertical BipolarJunct1n Transistor)構(gòu)成的靜電放電保護(hù)結(jié)構(gòu):襯底內(nèi)具有講區(qū),第二摻雜區(qū)位于講區(qū)表面，第一摻雜區(qū)位于第二摻雜區(qū)表面，阱區(qū)和第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子。所述第一摻雜區(qū)與靜電放電輸入端電連接，所述阱區(qū)與接地端電連接，則所述靜電放電輸入端與接地端之間的第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成與襯底表面垂直的雙極結(jié)型晶體管(BJT)。其中，由于第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差，第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差較小，第一摻雜區(qū)和第二摻雜區(qū)之間擊穿電壓較小，因此所述雙極結(jié)型晶體管的擊穿電壓也相應(yīng)較小，能夠滿足保護(hù)低工作電壓的芯片或半導(dǎo)體器件的技術(shù)需求。此外，由靜電放電輸入端流入、并從接地端流出的靜電電流方向與襯底表面垂直，并流向阱區(qū)底部的襯底，由于襯底的散熱能力好，能夠消除因此電荷積聚而熱量聚集，避免了所述靜電放電結(jié)構(gòu)因?yàn)檫^(guò)熱而燒毀，提高了保護(hù)能力和安全性。
[0033]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0034]圖3至圖7是本發(fā)明的實(shí)施例的靜電放電保護(hù)結(jié)構(gòu)的示意圖。
[0035]請(qǐng)參考圖3，圖3是本實(shí)施例的靜電放電保護(hù)結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，包括:
[0036]襯底200 ；
[0037]位于襯底200內(nèi)的阱區(qū)204，所述阱區(qū)204內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述阱區(qū)204與接地端電連接；
[0038]位于襯底200內(nèi)的第二摻雜區(qū)203，所述第二摻雜區(qū)203位于阱區(qū)204表面，所述第二摻雜區(qū)203內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子，所述第二摻雜區(qū)203的摻雜濃度高于阱區(qū)200的摻雜濃度；
[0039]位于襯底內(nèi)的第一摻雜區(qū)202,所述第一摻雜區(qū)202位于第二摻雜區(qū)202表面，且第一摻雜區(qū)202的表面與襯底200表面齊平，所述第一摻雜區(qū)202內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第一摻雜區(qū)202與靜電放電輸入端電連接，所述第一摻雜區(qū)202的摻雜濃度高于第二摻雜區(qū)203的摻雜濃度，且第一摻雜區(qū)202和第二摻雜區(qū)203之間的摻雜濃度差小于第二摻雜區(qū)203和阱區(qū)204之間的摻雜濃度差；
[0040]位于襯底200內(nèi)的隔離結(jié)構(gòu)201，所述隔離結(jié)構(gòu)201包圍所述第一摻雜區(qū)202和第二摻雜區(qū)203，且所述隔離結(jié)構(gòu)201的底部低于第二摻雜區(qū)203底部、或與第二摻雜區(qū)203底部齊平。
[0041]所述襯底200為硅襯底、鍺襯底、絕緣體上硅襯底、硅鍺襯底或碳化硅襯底，所述襯底200內(nèi)具有輕摻雜的N型或P型離子。在本實(shí)施例中，所述襯底200為P型硅襯底，SP硅襯底內(nèi)輕摻雜有硼(B)離子或銦(In)離子。
[0042]所述隔離結(jié)構(gòu)201用于將第一摻雜區(qū)202和第二摻雜區(qū)203與襯底200內(nèi)除第一摻雜區(qū)202和第二摻雜區(qū)203以外的區(qū)域相互隔離。在本實(shí)施例中，所述隔離結(jié)構(gòu)201為淺溝槽隔離結(jié)構(gòu)(STI)，材料為氧化硅，所述隔離結(jié)構(gòu)201的深度大于或等于第一摻雜區(qū)202和第二摻雜區(qū)203的總深度，以保證第一摻雜區(qū)202和第二摻雜區(qū)203與襯底200其他區(qū)域電隔離，阱區(qū)204僅能夠與第二摻雜區(qū)203底部接觸，使靜電放電輸入端積累的靜電電荷能夠以垂直于襯底200表面的方向進(jìn)入阱區(qū)204，保證靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力；在本實(shí)施例中，所述阱區(qū)204與所述第二摻雜區(qū)203整個(gè)底部相接觸，則靜電電荷完全進(jìn)入阱區(qū)204并自接地端流走。在其他實(shí)施例中，所述第二摻雜區(qū)的一部分底部與阱區(qū)相接觸、另一部分底部與襯底相接觸。此外，本實(shí)施例中，所述第一摻雜區(qū)204表面與襯底200表面齊平，與第一摻雜區(qū)202重疊設(shè)置的第二摻雜區(qū)203僅與第一摻雜區(qū)204的底部相接觸，則所述隔離結(jié)構(gòu)201將第一摻雜區(qū)202和第二摻雜區(qū)203與襯底200的其他區(qū)域電隔離。
[0043]本實(shí)施例中，所述第一摻雜區(qū)202的導(dǎo)電類(lèi)型為N型，所述第二摻雜區(qū)203的導(dǎo)電類(lèi)型為P型，所述阱區(qū)204的導(dǎo)電類(lèi)型為N型；所述第一摻雜區(qū)204、第二摻雜區(qū)203和阱區(qū)204構(gòu)成垂直于襯底200表面方向的NPN雙極結(jié)型晶體管；所述第二摻雜區(qū)203內(nèi)的摻雜離子包括硼離子或銦離子，所述第一摻雜區(qū)的摻雜離子包括磷離子或砷離子，所述阱區(qū)的摻雜離子包括磷離子或砷離子；所述第一摻雜區(qū)202內(nèi)摻雜離子的濃度為1E15原子/平方厘米?1E16原子/平方厘米，所述第二摻雜區(qū)203內(nèi)摻雜離子的濃度為6E13原子/平方厘米?6E14原子/平方厘米，所述阱區(qū)204內(nèi)摻雜離子的濃度為1E12原子/平方厘米?1E13原子/平方厘米。
[0044]首先，由于第一摻雜區(qū)202和第二摻雜區(qū)203的導(dǎo)電類(lèi)型相反，則所述第一摻雜區(qū)202和第二摻雜區(qū)203構(gòu)成PN結(jié)，且所述PN結(jié)的擊穿電壓由第一摻雜區(qū)202和第二摻雜區(qū)203的摻雜離子濃度差決定。由于第一摻雜區(qū)202和第二摻雜區(qū)203皆為重?fù)诫s區(qū)，則所述第一摻雜區(qū)202和第二摻雜區(qū)203之間的摻雜離子濃度差較小，使第一摻雜區(qū)202和第二摻雜區(qū)203之間的擊穿電壓較?。幌鄳?yīng)的，所述第一摻雜區(qū)204、第二摻雜區(qū)203和阱區(qū)204構(gòu)成的NPN雙極結(jié)型晶體管的擊穿電壓較小。在本實(shí)施例中，所述NPN雙極結(jié)型晶體管的擊穿電壓為4.0伏?4.5伏。
[0045]其次，所述第一摻雜區(qū)202的深度為80納米?120納米，所述第二摻雜區(qū)203底部到第一摻雜區(qū)202底部的距離為20納米?50納米，即第一摻雜區(qū)202和第二摻雜區(qū)203的總深度為120納米?170納米；所述隔離結(jié)構(gòu)201的深度為300納米?400納米，所述隔離結(jié)構(gòu)201的深度大于第一摻雜區(qū)202和第二摻雜區(qū)203的總深度，所述隔離結(jié)構(gòu)201能夠使第一摻雜區(qū)202和第二摻雜區(qū)203與襯底200的其他區(qū)域電隔離。
[0046]所述第一摻雜區(qū)202位于第二摻雜區(qū)203表面，則靜電電壓擊穿第一摻雜區(qū)202和第二摻雜區(qū)203之間的PN結(jié)所產(chǎn)生的擊穿電流方向與襯底200表面垂直；而所述第一摻雜區(qū)202和第二摻雜區(qū)203通過(guò)隔離結(jié)構(gòu)201與襯底200的其他區(qū)域隔離，且所述隔離結(jié)構(gòu)201的深度大于第一摻雜區(qū)202和第二摻雜區(qū)203的總深度，使所述阱區(qū)204僅能夠與第二摻雜區(qū)203的底部相接處，則所述第二摻雜區(qū)203和阱區(qū)204之間所產(chǎn)生的電流也與襯底200表面垂直。因此，由靜電電壓擊穿所述雙極結(jié)型晶體管所產(chǎn)生的擊穿電流相對(duì)于襯底200表面垂直，且自靜電放電輸入端流向接地端，即擊穿電流的方向自第一摻雜區(qū)202向阱區(qū)204流動(dòng)；由于阱區(qū)204與襯底200相接觸，而襯底200具有優(yōu)良的散熱特性，當(dāng)靜電電荷受到擊穿電流驅(qū)動(dòng)而發(fā)生遷移時(shí)，靜電電荷自第一摻雜區(qū)202向阱區(qū)204移動(dòng)，電荷較易積聚于阱區(qū)204，即使由于電荷積聚而產(chǎn)生熱效應(yīng)，與阱區(qū)204相接處的襯底200也能夠及時(shí)地進(jìn)行散熱；因此，所述垂直于襯底200表面的雙極結(jié)型晶體管能夠防止因電荷積聚而過(guò)熱燒毀，提高了靜電放電保護(hù)結(jié)構(gòu)的耐用性和安全性。
[0047]再次，所述第一摻雜區(qū)202投影于襯底200表面的圖形與所述第二摻雜區(qū)203投影于襯底200表面的圖形重疊。在其他實(shí)施例中，所述第一摻雜區(qū)投影于襯底表面的圖形位于所述第二摻雜區(qū)投影于襯底表面的圖形范圍內(nèi)，從而保證受到擊穿電流驅(qū)動(dòng)的靜電電荷能夠完全由第一摻雜區(qū)202進(jìn)入第二摻雜區(qū)203內(nèi)，避免漏電流的產(chǎn)生，提高了靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力和精確度。在本實(shí)施例中，所述第一摻雜區(qū)202投影于襯底200表面的圖形與所述第二摻雜區(qū)203投影于襯底200表面的圖形重疊。
[0048]在其他實(shí)施例中，所述第一摻雜區(qū)202的導(dǎo)電類(lèi)型為P型，所述第二摻雜區(qū)203的導(dǎo)電類(lèi)型為N型，所述阱區(qū)204的導(dǎo)電類(lèi)型為P型，襯底為N型襯底；所述第一摻雜區(qū)204、第二摻雜區(qū)203和阱區(qū)204構(gòu)成垂直于襯底200表面方向的PNP雙極結(jié)型晶體管。
[0049]在另一實(shí)施例中，所述襯底內(nèi)還具有第三摻雜區(qū)，所述第三摻雜區(qū)與阱區(qū)204相接觸，所述第三摻雜區(qū)為重?fù)诫s區(qū)，用于使阱區(qū)與接地端電連接，所述重?fù)诫s的第三摻雜區(qū)能夠降低接地端與阱區(qū)之間的接觸電阻，提高電連接性能。以下將結(jié)合附圖進(jìn)行詳細(xì)說(shuō)明。
[0050]請(qǐng)參考圖4和圖5，圖5是本實(shí)施例的靜電放電保護(hù)結(jié)構(gòu)的俯視圖，圖4是圖5沿AA’方向的剖面結(jié)構(gòu)示意圖。
[0051]相較于圖3所示的靜電放電保護(hù)結(jié)構(gòu)，圖4和圖5的靜電放電結(jié)構(gòu)還包括:位于襯底200內(nèi)的第三摻雜區(qū)205，所述第三摻雜區(qū)205位于阱區(qū)204表面，所述第三摻雜區(qū)205內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第三摻雜區(qū)205通過(guò)隔離結(jié)構(gòu)201與第一摻雜區(qū)202和第二摻雜區(qū)203電隔離，所述第三摻雜區(qū)205的摻雜濃度大于阱區(qū)204的摻雜濃度，所述接地端與第三摻雜區(qū)205電連接。而且，所述第一摻雜區(qū)202投影于襯底200表面的圖形位于所述第二摻雜區(qū)203投影于襯底200表面的圖形范圍內(nèi)。
[0052]本實(shí)施例中，所述第三摻雜區(qū)205內(nèi)的摻雜離子類(lèi)型為N型，所述第三摻雜區(qū)205的導(dǎo)電類(lèi)型與阱區(qū)204相同，且所述第三摻雜區(qū)205為重?fù)诫s區(qū)，使所述第三摻雜區(qū)205用于將阱區(qū)204與接地端電連接，以降低阱區(qū)204與接地端之間的接觸電阻和接觸電容；所述第三摻雜區(qū)205的深度為80納米?120納米，所述第三摻雜區(qū)205的摻雜離子濃度為1E15原子/平方厘米?1E16原子/平方厘米。
[0053]所述第三摻雜區(qū)205的表面與襯底200表面齊平，所述第三摻雜區(qū)205與第一摻雜區(qū)202相鄰，并通過(guò)隔離結(jié)構(gòu)201相互電隔離。由于所述第一摻雜區(qū)202和第三摻雜區(qū)205的表面均與襯底200表面齊平，所述第三摻雜區(qū)205的摻雜濃度和第一摻雜區(qū)202的摻雜濃度相同，所述第三摻雜區(qū)205的深度和第一摻雜區(qū)202的深度相同，因此，所述第三摻雜區(qū)205和第一摻雜區(qū)202在形成所述靜電放電保護(hù)結(jié)構(gòu)的過(guò)程中，能夠在同一離子注入工藝過(guò)程中形成，其形成工藝得到簡(jiǎn)化。
[0054]在本實(shí)施例中，所述第一摻雜區(qū)202和第三摻雜區(qū)205投影于襯底200表面的圖形為形狀相同的兩個(gè)矩形，所述兩個(gè)矩形平行排列，且兩個(gè)矩形的長(zhǎng)度邊界相對(duì)設(shè)置。
[0055]其中，相鄰兩個(gè)矩形之間的距離為b，兩個(gè)矩形相對(duì)平行的長(zhǎng)度邊界邊長(zhǎng)為w，兩個(gè)矩形與長(zhǎng)度邊界垂直的寬度邊界長(zhǎng)度均為a ;通過(guò)調(diào)整所述第一摻雜區(qū)202和第三摻雜區(qū)205投影于襯底200表面的兩個(gè)矩形的圖形、以及相對(duì)位置，能夠?qū)Ρ緦?shí)施例的靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力進(jìn)行調(diào)整；具體的，當(dāng)提高相鄰兩個(gè)矩形之間的距離為b時(shí)，能夠提高靜電放電保護(hù)結(jié)構(gòu)的保持電壓\ (如圖2所示)，以此滿足更廣泛的芯片電路設(shè)計(jì)需求；當(dāng)提高長(zhǎng)度邊界長(zhǎng)度w，或提高寬度邊界長(zhǎng)度a，即增大第一摻雜區(qū)202和第三摻雜區(qū)205位于襯底200表面的圖形面積，使允許靜電電荷通過(guò)的橫截面積增大，從而使雙極結(jié)型晶體管的擊穿電流增大，能夠使所述靜電放電保護(hù)結(jié)構(gòu)的放電能力提高，其保護(hù)效果更好。
[0056]在其他實(shí)施例中，所述第一摻雜區(qū)和第三摻雜區(qū)投影于襯底表面的圖形為形狀不相同，所述第一摻雜區(qū)和第三摻雜區(qū)投影于襯底表面的圖形能夠根據(jù)具體的技術(shù)需求進(jìn)行調(diào)整，不做過(guò)多限制。
[0057]需要說(shuō)明的是，在另一實(shí)施例中，請(qǐng)參考圖6，與圖4所示的靜電放電保護(hù)結(jié)構(gòu)不同，所述第二摻雜區(qū)203的一部分底部與阱區(qū)204相接處、另一部分底部與襯底200相接觸；由于襯底200為P型硅襯底，所述第二摻雜區(qū)203也為P型，當(dāng)對(duì)襯底200施加偏壓時(shí)，能夠使所述第二摻雜區(qū)203具有偏壓；由于所述第一摻雜區(qū)202、第二摻雜區(qū)203和阱區(qū)204構(gòu)成垂直于襯底200表面方向的NPN雙極結(jié)型晶體管，其中，第一摻雜區(qū)202為集電極，所述第二摻雜區(qū)203為基極，所述阱區(qū)204為發(fā)射極，因此對(duì)所述第二摻雜區(qū)203施加偏壓即對(duì)基極施加偏壓，使所述雙極結(jié)型晶體管的靜電放電結(jié)構(gòu)能夠針對(duì)具體的芯片電路的設(shè)計(jì)需求。
[0058]請(qǐng)參考圖7，為采用如圖4所述的靜電放電保護(hù)結(jié)構(gòu)對(duì)晶體管器件進(jìn)行保護(hù)的示意圖，在圖4的基礎(chǔ)上，還包括:襯底200還具有器件區(qū)II，所述器件區(qū)II通過(guò)隔離結(jié)構(gòu)201與第一摻雜區(qū)202和第二摻雜區(qū)203電隔離，且所述阱區(qū)204還位于器件區(qū)II內(nèi)；位于所述器件區(qū)II的襯底表面的晶體管，所述晶體管包括:位于襯底200表面的柵介質(zhì)層(未標(biāo)示)，位于柵介質(zhì)層表面的柵極210，位于柵介質(zhì)層和柵極210兩側(cè)的側(cè)墻(未標(biāo)示)，位于柵極210和側(cè)墻兩側(cè)的阱區(qū)204內(nèi)的源區(qū)211和漏區(qū)212 ;所述靜電放電輸入端ESD與第一摻雜區(qū)202和柵極210電連接。其中，所述晶體管的工作電壓為1.2V，所述柵介質(zhì)層的擊穿電壓為5.9V。
[0059]所述靜電放電輸入端用于輸入外部電路的電信號(hào)，當(dāng)所述靜電放電輸入端具有靜電電荷累積，且所形成的靜電電壓足以擊穿第一摻雜區(qū)202、第二摻雜區(qū)203和阱區(qū)204構(gòu)成的雙極結(jié)型晶體管時(shí)，所述靜電電荷受到雙極結(jié)型晶體管內(nèi)產(chǎn)生的擊穿電流的驅(qū)動(dòng)，從與第三摻雜區(qū)205電連接的接地端流出；由于本實(shí)施例的雙極結(jié)型晶體管的擊穿電壓為4.0伏?4.5伏，小于柵介質(zhì)層的擊穿電壓，從而避免了晶體管受到靜電電壓的破壞，保護(hù)了芯片或半導(dǎo)體器件。
[0060]綜上所述，襯底內(nèi)具有阱區(qū)，第二摻雜區(qū)位于阱區(qū)表面，第一摻雜區(qū)位于第二摻雜區(qū)表面，阱區(qū)和第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子。所述第一摻雜區(qū)與靜電放電輸入端電連接，所述阱區(qū)與接地端電連接，則所述靜電放電輸入端與接地端之間的第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成與襯底表面垂直的雙極結(jié)型晶體管。其中，所述第二摻雜區(qū)的摻雜濃度低于第一摻雜區(qū)的摻雜濃度，且第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差，第一摻雜區(qū)和第二摻雜區(qū)之間擊穿電壓較小，能夠使所述雙極結(jié)型晶體管的擊穿電壓也相應(yīng)較小，從而滿足保護(hù)低工作電壓的芯片或半導(dǎo)體器件的技術(shù)需求。此外，由靜電放電輸入端流入、并從接地端流出的靜電電流方向與襯底表面垂直，并流向阱區(qū)底部，由于襯底的散熱能力好，能夠消除因電荷積聚引起的熱量聚集，避免了所述靜電放電結(jié)構(gòu)因?yàn)檫^(guò)熱而燒毀，提高了保護(hù)能力和安全性。
[0061]進(jìn)一步，所述第一摻雜區(qū)的摻雜濃度大于第二摻雜區(qū)的摻雜濃度，電荷自第一摻雜區(qū)向第二摻雜區(qū)遷移，直至第一摻雜區(qū)和第二摻雜區(qū)擊穿，因此，所述第一摻雜區(qū)和第二摻雜區(qū)之間的擊穿電壓主要由第二摻雜區(qū)的摻雜濃度決定；由于第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差較小，因此所述第一摻雜區(qū)和第二摻雜區(qū)之間的擊穿電壓較小，使第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成的雙極結(jié)型晶體管擊穿電壓較小；尤其是當(dāng)所述第一摻雜區(qū)內(nèi)摻雜離子的濃度為1E15原子/平方厘米?1E16原子/平方厘米，第二摻雜區(qū)內(nèi)摻雜離子的濃度為6E13原子/平方厘米?6E14原子/平方厘米時(shí)，能夠使所述雙極結(jié)型晶體管擊穿電壓降低至4.0伏?4.5伏，能夠滿足保護(hù)低工作電壓芯片或半導(dǎo)體器件的要求。
[0062]進(jìn)一步，所述第一摻雜區(qū)投影于襯底表面的圖形位于所述第二摻雜區(qū)投影于襯底表面的圖形范圍內(nèi)，則自第一摻雜區(qū)向第二摻雜區(qū)遷移的靜電電荷能夠完全進(jìn)入第二摻雜區(qū)內(nèi)，避免靜電電荷向阱區(qū)或半導(dǎo)體襯底內(nèi)擴(kuò)散而形成漏電流，因此所述靜電放電保護(hù)結(jié)構(gòu)的保護(hù)能力更佳。
[0063]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種靜電放電保護(hù)結(jié)構(gòu)，其特征在于，包括: 襯底； 位于襯底內(nèi)的阱區(qū)，所述阱區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述阱區(qū)與接地端電連接； 位于襯底內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)位于阱區(qū)表面，所述第二摻雜區(qū)內(nèi)具有第二導(dǎo)電類(lèi)型的摻雜離子，所述第二摻雜區(qū)的摻雜濃度高于阱區(qū)的摻雜濃度； 位于襯底內(nèi)的第一摻雜區(qū)，所述第一摻雜區(qū)位于第二摻雜區(qū)表面，且第一摻雜區(qū)的表面與襯底表面齊平，所述第一摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第一摻雜區(qū)與靜電放電輸入端電連接，所述第一摻雜區(qū)的摻雜濃度高于第二摻雜區(qū)的摻雜濃度，且第一摻雜區(qū)和第二摻雜區(qū)之間的摻雜濃度差小于第二摻雜區(qū)和阱區(qū)之間的摻雜濃度差； 位于襯底內(nèi)的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包圍所述第一摻雜區(qū)和第二摻雜區(qū)，且所述隔離結(jié)構(gòu)的底部低于第二摻雜區(qū)底部、或與第二摻雜區(qū)底部齊平。
2.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第二摻雜區(qū)內(nèi)摻雜離子的濃度為6E13原子/平方厘米?6E14原子/平方厘米，所述第一摻雜區(qū)內(nèi)摻雜離子的濃度為1E15原子/平方厘米?1E16原子/平方厘米，所述阱區(qū)內(nèi)摻雜離子的濃度為1E12原子/平方厘米?1E13原子/平方厘米。
3.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)的深度為80納米?120納米，所述第二摻雜區(qū)底部到第一摻雜區(qū)底部的距離為20納米?50納米。
4.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，還包括:位于襯底內(nèi)的第三摻雜區(qū)，所述第三摻雜區(qū)位于阱區(qū)表面，所述第三摻雜區(qū)內(nèi)具有第一導(dǎo)電類(lèi)型的摻雜離子，所述第三摻雜區(qū)通過(guò)隔離結(jié)構(gòu)與第一摻雜區(qū)和第二摻雜區(qū)電隔離，所述第三摻雜區(qū)的摻雜濃度大于阱區(qū)的摻雜濃度。
5.如權(quán)利要求4所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第三摻雜區(qū)與第一摻雜區(qū)相鄰，并通過(guò)隔離結(jié)構(gòu)相互電隔離，所述接地端與第三摻雜區(qū)電連接。
6.如權(quán)利要求4所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第三摻雜區(qū)的表面與襯底表面齊平，所述第三摻雜區(qū)的摻雜濃度和第一摻雜區(qū)的摻雜濃度相同，所述第三摻雜區(qū)的深度和第一摻雜區(qū)的深度相同。
7.如權(quán)利要求6所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)和第三摻雜區(qū)位于襯底表面的圖形為形狀相同的兩個(gè)矩形，所述兩個(gè)矩形平行排列。
8.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)投影于襯底表面的圖形位于所述第二摻雜區(qū)投影于襯底表面的圖形范圍內(nèi)。
9.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述阱區(qū)與所述第二摻雜區(qū)整個(gè)底部相接觸。
10.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第二摻雜區(qū)的一部分底部與阱區(qū)相接觸、另一部分底部與襯底相接觸。
11.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)的導(dǎo)電類(lèi)型為N型，所述第二摻雜區(qū)的導(dǎo)電類(lèi)型為P型，所述阱區(qū)的導(dǎo)電類(lèi)型為N型，所述第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成垂直于襯底表面方向的NPN雙極結(jié)型晶體管。
12.如權(quán)利要求11所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第二摻雜區(qū)內(nèi)的摻雜離子包括硼離子或銦離子，所述第一摻雜區(qū)的摻雜離子包括磷離子或砷離子，所述阱區(qū)的摻雜離子包括磷離子或砷離子。
13.如權(quán)利要求1所述的靜電放電保護(hù)結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)的導(dǎo)電類(lèi)型為P型，所述第二摻雜區(qū)的導(dǎo)電類(lèi)型為N型，所述阱區(qū)的導(dǎo)電類(lèi)型為P型，所述第一摻雜區(qū)、第二摻雜區(qū)和阱區(qū)構(gòu)成垂直于襯底表面方向的PNP雙極結(jié)型晶體管。
【文檔編號(hào)】H01L27/02GK104253123SQ201310259916
【公開(kāi)日】2014年12月31日 申請(qǐng)日期:2013年6月26日 優(yōu)先權(quán)日:2013年6月26日
【發(fā)明者】霍曉, 張莉菲, 甘正浩, 代萌, 俞少峰, 嚴(yán)北平 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司