芯片封裝和用于制造芯片封裝的方法
【專利摘要】本發(fā)明涉及芯片封裝和用于制造芯片封裝的方法。本發(fā)明提供了一種用于制造芯片封裝的方法。該方法包括：在芯片側(cè)上形成電絕緣材料；選擇性地移除所述電絕緣材料的至少一部分，由此在所述電絕緣材料中形成溝槽；將導電材料沉積在所述溝槽中，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤；在所述電絕緣材料上形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)。
【專利說明】芯片封裝和用于制造芯片封裝的方法
【技術(shù)領(lǐng)域】
[0001]各種實施例總體上涉及芯片封裝和用于制造芯片封裝的方法。
【背景技術(shù)】
[0002]在芯片封裝技術(shù)中，例如在制造芯片102的封裝中，可以將流電沉積的銅用于銅線(例如銅導線104、或銅焊盤106)的處理，如圖1A中示出的那樣。如在圖1B中進一步示出的那樣，可以沉積通?？梢詾镃u的薄種子層108。另外，可以用作例如粘附力促進劑、用作例如擴散勢壘層、用作金屬離子勢壘的粘附層112可以被布置在薄Cu種子層108下面。用于粘附層和/或勢壘層112的典型材料可以是TiW、TiN、TaN。后續(xù)的光刻工藝可以被實施，該光刻工藝可以包括經(jīng)過圖案化的抗蝕劑114的形成，如圖1C中示出的那樣。如在圖1D中示出的那樣，通過光刻工藝，諸如通過抗蝕劑114以及下面沉積的金屬種子層108的使用，可以沉積凸塊下金屬化(UBM, under-bump metallization)銅。UBM銅可以包括可被流電沉積在掩模層級上的銅材料的第一部分116，以及，可以在第一部分116上以及在介電層上形成銅材料118的另一部分。如圖1E中所示的那樣，抗蝕劑114可以被移除。另外，如圖1F中所示的那樣，在形成UBM銅118、116之后，該UBM銅118、116可以被用于連接到金屬球122，例如焊料球，其可以被用作芯片部件(例如芯片102)和印刷電路板(PCB)之間的電互連。UBM銅118、116不僅可以增加總體提供的銅厚度，因為銅可能被消耗，例如通過經(jīng)由金屬間相形成而進行銅消耗，例如通過后續(xù)的焊接工藝，例如通過溫度暴露。此外，UBM銅118、116還可以改變球122到芯片102之間的連接的結(jié)構(gòu)構(gòu)造。具有UBM銅118、116的機械構(gòu)造的這些改變可能導致較高的循環(huán)穩(wěn)定性。例如，對于顯著多于1000個循環(huán)，板上溫度循環(huán)(TCOB)可以是穩(wěn)定的，從_40°C到125°C。
[0003]與已經(jīng)被用于制造銅線104 (例如焊盤106)的那些工藝步驟相類似的工藝步驟可以被用于生產(chǎn)UBM銅118，包括銅材料116。在沉積銅焊盤106和焊接停止部124 (例如電介質(zhì)2、粘附層112和種子層108)之后，UBM銅118、116通?？梢员恍纬伞４送?，在光刻之后，可以實施用于形成UBM銅118、116的UBM銅鍍。
【發(fā)明內(nèi)容】
[0004]各種實施例提供了一種用于制造芯片封裝的方法，該方法包括:在芯片側(cè)上形成電絕緣材料；選擇性地移除所述電絕緣材料的至少一部分，由此在所述電絕緣材料中形成溝槽；將導電材料沉積在所述溝槽中，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤；在所述電絕緣材料上形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)。
【專利附圖】
【附圖說明】
[0005]在附圖中，遍及不同視圖，相似的附圖標記通常指代相同部分。附圖不必按照比例來繪制，而是通常將重點放在圖示本發(fā)明的原理上。在下面的描述中，參考下面的附圖來描述本發(fā)明的各種實施例，在附圖中:
圖1A到IF示出用于制造芯片封裝的方法；
圖2A示出電介質(zhì)材料上的UBM翼(wing)的分層；
圖2B示出重分布層RDL銅上的UBM翼的分層；
圖2C和2D示出UBM銅的整個分層；
圖3A示出根據(jù)一個實施例的具有和不具有UBM的板上溫度循環(huán)的Weibull曲線圖； 圖3B示出不具有UBM的板上溫度循環(huán)之后的銅撕裂；
圖4示出根據(jù)一個實施例的用于制造芯片封裝的方法；
圖5A到5G示出根據(jù)一個實施例的用于制造芯片封裝的方法；
圖6示出根據(jù)一個實施例的用于制造芯片封裝的方法；
圖7A到7D示出根據(jù)一個實施例的用于制造芯片封裝的方法；
圖8示出根據(jù)一個實施例的用于制造芯片封裝的方法。
【具體實施方式】
[0006]下面的詳細描述參考通過圖示的方式示出可以在其中施行本發(fā)明的實施例和具體細節(jié)的附圖。
[0007]詞“示例性”在本文中用來意指“用作示例、實例或圖示”。本文中被描述為“示例性”的任何實施例或設(shè)計不必被理解為`與其他實施例或設(shè)計相比優(yōu)選或有利。
[0008]在本文中用于描述“在”側(cè)或表面“之上”形成特征(例如層)的詞“在……之上”可以被用來意指該特征(例如層)可以“直接”形成“在”所暗指的側(cè)或表面“上”，例如與其直接接觸。在本文中用于描述“在”側(cè)或表面“之上”形成特征(例如層)的詞“在……之上”可以被用來意指該特征(例如層)可以“間接”形成“在”所暗指的側(cè)或表面“上”，其中在所暗指的側(cè)或表面與所形成的層之間布置一個或多個附加層。
[0009]如在圖1B到IF中示出的那樣，通過使用粘附層112 (例如TiW粘附層)，可以存在朝向在介電層124 (例如電介質(zhì)2)上的更好粘附的趨勢。然而，如已經(jīng)發(fā)現(xiàn)的那樣，UBM銅118和介電層124 (例如電介質(zhì)2)之間的粘附在溫度循環(huán)之后可能不再存在，或者可能不再如之前那么好地被粘附。如圖2A中示出的那樣，發(fā)生UBM銅118從介電層124 (例如電介質(zhì)2)的分層(沿由箭頭指示的方向)，即UBM翼升起。
[0010]此外，可以觀察到，在溫度循環(huán)之后，在UBM銅118和底部焊盤或重分布層(RDL)銅104之間存在非常小的粘附。UBM銅118抬起離開(heave off )，并且可以發(fā)生RDL銅104上的UBM銅118的分層，如圖2B、2C和2D所示。圖2C和2D特別示出UBM銅118的整個分層。換言之，TiW界面層112可以導致UBM銅118和RDL銅104之間的較低粘附(例如較差的粘附)。
[0011]各種實施例提供了一種構(gòu)造，其中可以避免諸如UBM翼升起之類的現(xiàn)象，并且此外，其可以改進UBM銅118和RDL Cu 104之間的粘附。根據(jù)各種其他實施例，UBM翼升起可以被用來創(chuàng)建柔性的UBM結(jié)構(gòu)118。
[0012]通過省略UBM (例如諸如UBM銅118)，UBM翼升起問題以及UBM與RDL之間(例如UBM Cu與RDl Cu之間)的粘附問題都不會發(fā)生。然而，如在圖3A中的具有UBM和不具有UBM的TCOB的Weibull曲線圖中示出的那樣，UBM的省略進一步與較低循環(huán)強度TCOB相關(guān)聯(lián)。如累積故障率326相對于循環(huán)的數(shù)目328的曲線圖中示出的那樣，與對于具有UBM的封裝334、336相比，對于具有沒有UBM (No UBM)的封裝332，在較低的循環(huán)數(shù)目處出現(xiàn)較高的故障率。此外，如在圖3B中示出的那樣，不具有UBM的芯片封裝可能具有在TCOB之后遭受銅撕裂338的較高風險。
[0013]各種實施例提供了一種用于制造芯片封裝的方法和一種芯片封裝，其中通過在UBM工藝期間省略勢壘層(例如TiW)，可能在UBM和RDL之間(例如在UBM Cu和RDL Cu之間)不存在界面層。
[0014]各種實施例提供了一種用于制造芯片封裝的方法和一種芯片封裝，其中在沒有界面層的情況下兩種材料(即UBM和RDL，例如UBM Cu和RDL Cu)的均質(zhì)結(jié)構(gòu)是可能的。因此，相同材料的較高可能的粘附可以是可能的。
[0015]圖4示出根據(jù)一個實施例的用于制造芯片封裝的方法400。
[0016]方法400可以包括:
在芯片側(cè)上形成電絕緣材料(在410中)；
選擇性地移除所述電絕緣材料的至少一部分，由此在所述電絕緣材料中形成溝槽(在420 中)；
將導電材料沉積在所述溝槽中，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤(在430中)；
在所述電絕緣材料上形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接(在440中)；以及
在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)(在450中)。
[0017]圖5A到5F示出根據(jù)一個實施例的用于制造芯片封裝的方法500。
[0018]方法500可以包括在第一芯片側(cè)544上形成第一電絕緣層542。
[0019]芯片502可以包括第一芯片側(cè)544和第二芯片側(cè)546。
[0020]第一芯片側(cè)544可以包括芯片頂側(cè)，其還可以被稱為芯片的“第一側(cè)”、“正側(cè)”或“上側(cè)”。在下文中，術(shù)語“頂側(cè)”、“第一側(cè)”、“正側(cè)”或“上側(cè)”可以被可互換地使用。第二芯片側(cè)546可以包括芯片底側(cè)，其還可以被稱為芯片的“第二側(cè)”或“背側(cè)”。在下文中，術(shù)語“第二側(cè)”、“背側(cè)”或“底側(cè)”可以被可互換地使用?？梢岳斫?，通常，至少一個接觸焊盤506可以被形成在第一芯片側(cè)544上,例如直接被形成在第一芯片側(cè)上的芯片表面上。
[0021]芯片502可以至少部分被模具復合物548包圍。例如，模具復合物548可以被形成在芯片502的第二芯片側(cè)546和一個或多個側(cè)壁552上。一般而言,第一芯片側(cè)544可以基本上脫離模具復合物，因為它可以是芯片502的承載至少一個接觸焊盤506的側(cè)。一般地，在前端處理期間，薄鈍化材料(未示出)和至少一個接觸焊盤506可能已經(jīng)被形成在第一芯片側(cè)544上。薄鈍化材料可以包括例如聚酰亞胺、或例如氮化硅、或例如二氧化硅，其可以被布置在所述至少一個接觸焊盤506之間。
[0022]至少一個接觸焊盤506可以包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鋁、銀、錫、金、鈀、鋅、鎳、鐵、鈦、釩。至少一個接觸焊盤506可以包括一個或多個貴金屬。
[0023]工藝510示出第一電絕緣層542可以被形成在第一芯片側(cè)544上。第一電絕緣層542可以被稱為電介質(zhì)I。第一電絕緣層542可以被形成在第一芯片側(cè)544以及模具復合物548的側(cè)554上。側(cè)554可以面向與第一芯片側(cè)544所面向的方向相同的方向，并且側(cè)554可以基本上與544齊平。這可以是由于與嵌入式晶片級封裝有關(guān)的工藝，其中多個芯片可以被布置在共同的臨時襯底上，例如其中，第一芯片管芯向下面朝共同的襯底上，并共同被鑄模有模具復合物548，模具復合物548可以將多個芯片保持在一起。保持多個芯片的模具復合物548的該布置可以被稱為重組晶片。因此，可以理解，芯片502可以是由模具復合物548類似地保持的多個芯片中的一個芯片。
[0024]第一電絕緣層542可以基本上覆蓋模具復合物548的側(cè)554和第一芯片側(cè)544。第一電絕緣層542可以包括電介質(zhì)材料。第一電絕緣層542可以包括來自下面的材料組的至少一種材料，該材料組由下述各項構(gòu)成:光敏電介質(zhì)(例如WPR);聚酰亞胺(例如光敏型聚酰亞胺(Durimide) 7320或低溫固化光敏型聚酰亞胺7320);聚合物(例如苯并環(huán)丁烯(BCB));環(huán)氧樹脂。第一電絕緣層542可以具有范圍從約I μ m到約50 μ m (例如約Ιμπι到約20 μ m，例如約Ιμπι到約10 μ m)的厚度。第一電絕緣層542可以具有約6μπι的厚度。
[0025]隨后，可以在第一電絕緣層542中形成溝槽或孔。溝槽556的側(cè)壁561可以由第一電絕緣層542的側(cè)限定。溝槽556可以被形成在至少一個接觸焊盤506上，以使得至少一個接觸焊盤506可以被從第一電絕緣層542釋放；換言之，以使得至少一個接觸焊盤506可以被暴露。
[0026]第一中間導電層558可以被沉積(例如直接沉積)在第一電絕緣層542上；被沉積(例如直接沉積)在溝槽556的側(cè)壁561上；以及被沉積(例如直接沉積)在至少一個接觸焊盤506上。第一中間導電層558可以包括粘附層和/或是粘附層，例如類似于粘附層112，并可以用作例如粘附力促進劑，用作例如擴散勢壘層和/或金屬離子勢壘。第一中間導電層558可以包括過渡金屬的氮化物、硼化物或碳化物中的至少一個。第一中間導電層558可以包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:鈦(Ti )、鈦-鎢(TiW)、氮化鈦(TiN)、氮化鉭(TaN)。第一中間導電層558可以具有范圍從約15nm到約500nm (例如從約30nm到約IOOnm,例如約45nm到約55nm)的厚度。第一中間導電層558可以具有約50nm的厚度。第一中間導電層558的至少一部分可以與形成在第一芯片側(cè)544上的至少一個接觸焊盤506直接物理和電接觸。
[0027]隨后，第一導電層504可以被形成在第一中間導電層542上。第一導電層504可以經(jīng)由第一中間導電層558電連接到至少一個接觸焊盤506。第一導電層504可以被稱為重分布層(RDL)，例如RDL Cu。第一導電層504可以包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鋁、銀、錫、金、鈀、鋅、鎳、鐵。第一導電層504可以具有范圍從約I μ m到約50 μ m (例如約I μ m到約20 μ m,例如約I μ m到約10 μ m)的厚度。第一導電層504可以具有約6μπι的厚度。第一導電層504可以被形成(例如直接形成)在第一中間導電層542上,并進一步被形成在溝槽556中。例如,第一導電層504可以基本上填充溝槽556并因此與至少一個接觸焊盤506電連接。第一導電層504可以被沉積并可選地被進一步處理，以使得第一導電層504可以被基本上齊平地形成在第一中間導電層558上。
[0028]隨后，電絕緣材料524 (例如電介質(zhì)2)可以進一步被形成在第一芯片側(cè)544上。例如，電絕緣材料524可以被形成(例如直接形成)在第一導電層504上。電絕緣材料524可以被形成在形成于第一芯片側(cè)544上的至少一個接觸焊盤506上。電絕緣材料524可以被形成在第一芯片側(cè)544上,其中電絕緣材料524可以包括形成在第一芯片側(cè)544上的最上面的電絕緣層和/或可以是所述最上面的電絕緣層。電絕緣材料524可以被形成在一個或多個導電層(例如558、例如504)上,所述一個或多個導電層電連接到形成在第一芯片側(cè)544上的至少一個接觸焊盤506。
[0029]電絕緣材料524可以類似于第一電絕緣層542。電絕緣材料524可以包括電介質(zhì)材料。電絕緣材料524可以包括來自下面的材料組的至少一種材料，該材料組由下述各項構(gòu)成:光敏電介質(zhì)(例如WPR);聚酰亞胺(例如光敏型聚酰亞胺7320或低溫固化光敏型聚酰亞胺7320);聚合物(例如苯并環(huán)丁烯(BCB));環(huán)氧樹脂。電絕緣材料524可以具有范圍從約I μ m到約50 μ m (例如約I μ m到約20 μ m,例如約I μ m到約10 μ m)的厚度。電絕緣材料524可以具有約6 μ m的厚度。
[0030]隨后，電絕緣材料524的至少一部分可以被選擇性地移除，由此在電絕緣材料524中形成溝槽562。一個或多個導電層(例如504)的一個或多個部分可以被從電絕緣材料524釋放。例如，第一導電層504的部分564可能因電絕緣材料524的一部分的選擇性移除而被暴露。該電絕緣材料524的至少一部分可以通過來自下面的方法組的至少一種方法而被選擇性地移除，該方法組由下述各項構(gòu)成:鉆孔、激光鉆孔、蝕刻、離子銑削、顯影。顯影可以被用來移除電絕緣材料524的至少一部分，其中電絕緣材料包括光敏電介質(zhì)材料。
[0031]如圖5B中所示的那樣，在工藝520中，可選種子層566可以被形成在電絕緣材料524上。種子層566可以另外被連續(xù)形成在第一導電層504的暴露部分564以及溝槽562的一個或多個側(cè)壁568上。種子層566可以被用作導電材料的生長種子層，所述導電材料可以經(jīng)由種子層566電接觸到第一導電層504。種子層566可以是導電的，并可以由與第一導電層504相同的材料形成。這可以允許將種子層566用作具有與第一導電層504的材料相同的材料的種子生長層的任何后續(xù)材料沉積。種子層566可以特別被用作用于流電沉積導電材料516和導電結(jié)構(gòu)518的種子層。種子層566可以具有范圍從約15nm到約500nm(例如從約30nm到約IOOnm,例如約45nm到約55nm)的厚度。種子層566可以具有約50nm的厚度。
[0032]為了在芯片封裝的所選區(qū)域中選擇性地沉積導電材料，可以使用光刻來限定這些選擇性區(qū)域。
[0033]如圖5C中所示的那樣，在工藝530中，抗蝕劑514可以被沉積在電絕緣材料524上并被選擇性地圖案化。在沒有種子層566的情況下，使得第一導電層504的部分564可以被暴露和/或電絕緣材料524的至少一部分(例如電絕緣材料524的頂表面的一部分574和電絕緣材料524的側(cè)壁576)也可以可選地被從抗蝕劑514釋放。在種子層566被用作生長層的情況下，種子層566的被形成在部分564上的部分和/或種子層566的被形成在電絕緣材料524的頂表面的部分574以及電絕緣材料524的側(cè)壁576上的部分可以被從抗蝕劑514釋放。
[0034]圖7、8和9示出各種其他實施例，其中頂表面574未被從抗蝕劑514釋放。
[0035]如圖中所示的那樣，在工藝540中，將選擇性地圖案化的抗蝕劑514用作沉積掩模，導電材料516可以被沉積在溝槽572中。例如，溝槽572可以至少部分填充有導電材料516。導電材料516可以電連接到形成在芯片側(cè)上的至少一個接觸焊盤。此外，導電材料516可以被沉積以使得導電材料進一步被形成在電絕緣材料524的側(cè)壁576和表面574上。溝槽572中的以及電絕緣材料524的側(cè)壁576和表面574上的導電材料516可以被稱為導電結(jié)構(gòu)518。導電材料516可以被沉積在從電絕緣材料524選擇性地釋放的一個或多個導電層(例如第一導電層504)的一個或多個部分564上。
[0036]導電結(jié)構(gòu)518可以被形成在電絕緣材料524上，其中導電結(jié)構(gòu)518的至少一部分可以與導電材料516直接物理和電連接。
[0037]可以理解,包括導電材料516的導電結(jié)構(gòu)518可以可選地從種子層566生長。換言之，包括可以可選地從種子層556 (例如從流電沉積)生長的導電材料516的導電結(jié)構(gòu)518可以與導電材料504直接物理和電連接。即使流電沉積未被選擇為沉積方法，包括導電材料516的所沉積的導電結(jié)構(gòu)518也可以被形成以使得它可以與導電材料504直接物理和電連接。
[0038]包括導電材料516的導電結(jié)構(gòu)518可以包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鎳、鎳摻雜的銅、鈦、碳化鈦、鎢、碳化鎢、氧化鉿、氧化銥。導電結(jié)構(gòu)518通?？梢园▽щ娊饘?、或?qū)щ娞蓟?、或?qū)щ娧趸铩Ｆ渌牧弦部梢员挥糜趯щ娊Y(jié)構(gòu)518，例如UBM，然而，可以在復雜度和附加成本方面考慮它們，該附加成本可能由例如與通過化學氣相沉積(CVD)或原子層沉積(ALD)的勢壘沉積相關(guān)聯(lián)的成本引起。
[0039]導電結(jié)構(gòu)518可以包括形成在電絕緣材料524上的凸塊下金屬化(UBM)結(jié)構(gòu)，其中導電結(jié)構(gòu)518的至少一部分可以與導電材料504直接物理和電連接。包括導電材料516的導電結(jié)構(gòu)518可以包括相同的材料。此外，包括導電材料516的導電結(jié)構(gòu)518可以包括與導電材料504相同的材料。
[0040]如圖5E中所示的那樣，在工藝550中，可以移除經(jīng)過圖案化的抗蝕劑514。此外，可以移除抗蝕劑514下面的種子層566的其他部分。
[0041]如圖5F中所示的那樣，在工藝560中，可以將接合結(jié)構(gòu)578沉積在導電結(jié)構(gòu)518上。接合結(jié)構(gòu)578可以包括焊接結(jié)構(gòu)。接合結(jié)構(gòu)578可以包括來自下面的接合結(jié)構(gòu)組的至少一個接合結(jié)構(gòu)，該接合結(jié)構(gòu)組由下述各項構(gòu)成:焊料球、焊料凸塊。
[0042]導電結(jié)構(gòu)518可以包括與導電材料516相同的材料,并且接合結(jié)構(gòu)578可以與導電結(jié)構(gòu)518直接物理和電接觸。導電結(jié)構(gòu)518可以包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳(NiP)、磷化鎳-1E -金(NiP-Pd-Au)。
[0043]接合結(jié)構(gòu)578可以包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銀、鋅、錫、銦、銅、金、鈕、鉛。
[0044]根據(jù)方法500的各種實施例，可以制造芯片封裝(諸如芯片封裝570)。芯片封裝570可以包括:形成在芯片側(cè)544上的電絕緣材料524 ;形成在電絕緣材料524中的溝槽562 ;沉積在溝槽562中的導電材料516，其中導電材料516可以電連接到形成在芯片側(cè)544上的至少一個接觸焊盤506 ;形成在電絕緣材料524上的導電結(jié)構(gòu)518，其中導電結(jié)構(gòu)518的至少一部分可以與導電材料516直接物理和電連接；以及形成在導電結(jié)構(gòu)518上的接合結(jié)構(gòu)578。
[0045]可以理解，導電結(jié)構(gòu)518和第一導電層504之間的物理粘附可以比導電結(jié)構(gòu)518和電絕緣材料524之間的粘附更好。
[0046]在傳統(tǒng)的芯片封裝的情況下，通常不容忍或期望因UBM銅從介電層的分層以及UBM從RDL銅的分層而引起的UBM翼升起。圖5G示出根據(jù)各種實施例的芯片封裝的一部分，其中，歸因于導電結(jié)構(gòu)518和第一導電層504之間的極好粘附，導電結(jié)構(gòu)518的至少另一部分582可以從電絕緣材料524分離，例如類似于UBM翼升起。另一部分582可以包括和/或可以是導電結(jié)構(gòu)518的柔性部分，其可以改進因?qū)щ娊Y(jié)構(gòu)518的柔性而引起的芯片封裝的熱可靠性。因此，導電結(jié)構(gòu)518可以被理解成包括基本上可以為剛性的部分(例如導電材料516)以及可比基本上剛性的部分更柔性的另一部分582。例如，導電結(jié)構(gòu)518可以包括:導電材料516,其與第一導電層504直接物理和電連接；以及另一部分582,其被布置在電絕緣材料524上，所述另一部分582可以比粘附到電絕緣材料524更好地粘附到導電材料516。另一部分582可以被布置在接合結(jié)構(gòu)578和導電材料516之間。此外，因為接合結(jié)構(gòu)578可以經(jīng)由另一部分582物理和電連接到導電材料516，所以在不影響導電材料516和第一導電層504之間的極好粘附的情況下，可以因而實現(xiàn)另一部分582和接合結(jié)構(gòu)578的橫向移動。
[0047]通過省略通過UBM列隊的TiW勢壘層并且使用無電鍍工藝，可以產(chǎn)生新的可能性和變型。
[0048]圖6示出根據(jù)一個實施例的芯片封裝610。可以根據(jù)方法500來制造芯片封裝610 ;然而，該芯片封裝610可以進一步包括下面的工藝:例如在沉積接合結(jié)構(gòu)578之前，在導電結(jié)構(gòu)518上形成層684，并且隨后，在層684上形成接合結(jié)構(gòu)578。層684可以包括來自下面的材料組的至少一種材料，該組由下述內(nèi)容構(gòu)成:磷化鎳。層684可以具有范圍從約
2μ m到約20 μ m (例如從約2 μ m到約50 μ m,例如從約4 μ m到約6 μ m)的厚度。層684可以具有約5μπι的厚度。層684可以通過無電鍍鍍層來沉積。根據(jù)其他實施例，層684可以通過來自下面的沉積方法組的至少一種沉積方法來沉積，該沉積方法組由下述各項構(gòu)成:電化學鍍、無電鍍沉積、濺射工藝、化學氣相沉積、熱蒸發(fā)。
[0049]圖7Α到7C示出根據(jù)一個實施例的用于制造芯片封裝的方法700。方法700可以包括已經(jīng)關(guān)于方法500描述的工藝中的一個或多個。然而，在方法700中，導電結(jié)構(gòu)718(類似于導電結(jié)構(gòu)518)可以通過無電鍍方法來沉積。因此，方法700可以包括已經(jīng)關(guān)于工藝510描述的所有工藝和特征或其中的一個或多個。然而，對于無電鍍導電結(jié)構(gòu)718的沉積來說，種子層566可能不是需要的，并且可以被省略。
[0050]如圖7Β中所示的那樣，在工藝720中，導電結(jié)構(gòu)718可以被無電鍍地沉積在第一導電層504的部分564上，例如與部分564直接物理和電連接。導電結(jié)構(gòu)718的一部分(例如導電材料716 (其可以與導電材料516類似))可以被形成在溝槽562中，并與部分564直接物理和電連接。導電結(jié)構(gòu)718可以比溝槽562的高度更厚，并可以在溝槽562之外形成凸起。歸因于沒有種子層566的無電鍍沉積，導電結(jié)構(gòu)518的形成在電絕緣材料524的頂表面的部分574上的伸出部分可以不存在于導電結(jié)構(gòu)718中。此外，通過無電鍍工藝，直接在焊盤(例如銅焊盤)和電絕緣材料524 (例如電介質(zhì)2)的處理之后，可以沉積Cu層，例如導電材料716，以及最終，導電結(jié)構(gòu)718。因此，工藝序列可以被進一步簡化，以使得為了制造UBM金屬化，光刻可能不再是必需的。
[0051]銅的無電鍍沉積可以根據(jù)下面的工藝步驟來實施:清洗、微蝕刻、激活、銅沉積、沖洗和干燥。
[0052]無電鍍?nèi)芤嚎梢园?金屬離子的源、還原劑(例如甲醛)、用于將金屬離子保持在溶液中的配位劑、pH緩沖劑、以及可選地，其他化學品。
[0053]無電鍍沉積溫度可以在從25°C到約90°C之間的范圍內(nèi)變動。
[0054]無電鍍沉積時間可以在從約I分鐘到約60分鐘的范圍內(nèi)變動。
[0055]過濾可以被實施以便移除較大的顆粒。
[0056]如圖7C中所示的那樣，在可類似于工藝560的工藝730中，可以在導電結(jié)構(gòu)718上沉積接合結(jié)構(gòu)578。
[0057]如在圖7D中的另一實施例中所示的那樣，在工藝740中，可以在導電結(jié)構(gòu)718上形成層684，例如在沉積接合結(jié)構(gòu)578之前。換言之，例如，在導電結(jié)構(gòu)718 (例如，其可以包括UBM銅)的無電鍍形成之后，跟隨的可能是硬無電鍍層684 (例如NiMo層)。隨后，可以在層684上形成接合結(jié)構(gòu)578。層684可以包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳(NiP)、磷化鎳-1E -金(NiP-Pd-Au)。
[0058]通過如關(guān)于圖6和圖7D中的實施例描述的層684 (例如NiMo)，可以對抗機械力(例如溫度循環(huán))產(chǎn)生導電結(jié)構(gòu)518、718 (例如銅結(jié)構(gòu))的進一步穩(wěn)定。
[0059]圖8示出根據(jù)一個實施例的用于制造芯片封裝的方法800。方法800可以包括已經(jīng)關(guān)于方法500、600、700描述的工藝中的一個或多個。
[0060]特別地，如圖8中所示，導電結(jié)構(gòu)818可以通過無電鍍沉積來沉積并可以包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳(NiP)、磷化鎳-鈀-金(NiP-Pd-Au)0導電結(jié)構(gòu)818與導電結(jié)構(gòu)518和導電結(jié)構(gòu)718的不同之處可以在于:導電結(jié)構(gòu)818可以基本上被形成在溝槽562內(nèi)。也就是說，導電結(jié)構(gòu)818以及電絕緣材料524的頂表面(例如頂表面的一部分574)可以基本上齊平。導電結(jié)構(gòu)818可以包括經(jīng)過沉積的穩(wěn)定無電鍍層，例如類似于層684的層。換言之，UBM銅結(jié)構(gòu)可以被完全省略。
[0061]盡管到目前為止已經(jīng)根據(jù)各種實施例示出導電結(jié)構(gòu)518或718或818可以被形成在重分布層RDL上(例如被形成在第一導電層504上),但是可以理解:根據(jù)其他實施例，例如其中未使用或沉積重分布層，導電結(jié)構(gòu)518或718或818可以被形成在接觸焊盤506上。例如，導電結(jié)構(gòu)518或718或818可以與接觸焊盤506直接物理和電連接。例如，導電結(jié)構(gòu)518或718或818可以被形成在溝槽556中且在第一電絕緣層542 (例如電介質(zhì)I)上，其中第一電絕緣層542 (例如電介質(zhì)I)可以被直接形成在第一芯片側(cè)544上，并且還可以是被形成在第一芯片側(cè)544上的最上面的電絕緣層。
[0062]可以理解，根據(jù)上文描述的各種實施例而制造的芯片封裝可以包括晶片級封裝(WLP)，其可以包括根據(jù)扇入和/或扇出技術(shù)的封裝。
[0063]各種實施例提供了一種用于制造芯片封裝的方法，該方法包括:在芯片側(cè)上形成電絕緣材料；選擇性地移除所述電絕緣材料的至少一部分，由此在所述電絕緣材料中形成溝槽；將導電材料沉積在所述溝槽中，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤；在所述電絕緣材料上形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)。
[0064]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括在芯片側(cè)上形成介電層。
[0065]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括在形成于所述芯片側(cè)上的至少一個接觸焊盤上形成電絕緣材料。
[0066]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括形成包括來自下面的材料組的至少一種材料的電絕緣材料，該材料組由下述各項構(gòu)成:光敏電介質(zhì)、聚酰亞胺、聚合物、苯并環(huán)丁烯(BCB)、環(huán)氧樹脂。
[0067]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括直接在所述芯片側(cè)上形成電絕緣材料。
[0068]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括在所述芯片側(cè)上形成電絕緣材料，其中所述電絕緣材料包括形成在所述芯片側(cè)上的最上面的電絕緣層。
[0069]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括在形成于所述芯片側(cè)上的第一導電層上形成電絕緣材料；其中所述第一導電層被形成在第一中間導電層上，其中所述第一中間導電層被形成在第一電絕緣層上；其中所述第一中間導電層的至少一部分與形成在所述芯片側(cè)上的至少一個接觸焊盤直接物理和電接觸；并且其中所述第一導電層經(jīng)由所述第一中間導電層電連接到所述至少一個接觸焊盤。
[0070]根據(jù)一個實施例，所述第一導電層包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鋁、銀、錫、金、鈀、鋅、鎳、鐵。
[0071]根據(jù)一個實施例，所述第一中間導電層可以包括過渡金屬的氮化物、硼化物或碳化物中的至少一個。
[0072]根據(jù)一個實施例，在芯片側(cè)上形成電絕緣材料包括在一個或多個導電層上形成電絕緣材料，所述一個或多個導電層電連接到形成于所述芯片側(cè)上的至少一個接觸焊盤。
[0073]根據(jù)一個實施例，選擇性地移除所述電絕緣材料的至少一部分由此在所述電絕緣材料中形成溝槽還包括從所述電絕緣材料選擇性地釋放所述一個或多個導電層的一個或多個部分。
[0074]根據(jù)一個實施例，選擇性地移除所述電絕緣材料的至少一部分包括通過來自下面的方法組的至少一種方法來選擇性地移除所述電絕緣材料的至少一部分，所述方法組由下述各項構(gòu)成:鉆孔、激光鉆孔、蝕刻、離子銑削、顯影。
[0075]根據(jù)一個實施例，將導電材料沉積在所述溝槽中、其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤包括在從所述電絕緣材料選擇性地釋放的一個或多個導電層的一個或多個部分上沉積導電材料。
[0076]根據(jù)一個實施例，將導電材料沉積在所述溝槽中、其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤包括利用導電材料來至少部分地填充所述溝槽。
[0077]根據(jù)一個實施例，所述導電材料包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鎳、鎳摻雜的銅、鈦、碳化鈦、鎢、碳化鎢、氧化鉿、氧化銥。
[0078]根據(jù)一個實施例，在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接包括在所述電絕緣材料上形成包括凸塊下金屬化結(jié)構(gòu)的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接。
[0079]根據(jù)一個實施例，在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接包括在所述電絕緣材料上形成包括與所述導電材料相同的材料的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接。
[0080]根據(jù)一個實施例，在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)包括在所述導電結(jié)構(gòu)上沉積來自下面的接合結(jié)構(gòu)組的至少一種接合結(jié)構(gòu)，所述接合結(jié)構(gòu)組由下述各項構(gòu)成:焊料球、焊料凸塊。
[0081]根據(jù)一個實施例，所述導電結(jié)構(gòu)包括與所述導電材料相同的材料，并且其中所述接合結(jié)構(gòu)與所述導電結(jié)構(gòu)直接物理和電接觸。
[0082]根據(jù)一個實施例，所述接合結(jié)構(gòu)與所述導電結(jié)構(gòu)直接物理和電接觸，并且其中所述導電結(jié)構(gòu)包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳(NiP)、磷化鎳-鈀-金(NiP-Pd-Au)。
[0083]根據(jù)一個實施例，所述接合結(jié)構(gòu)包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銀、鋅、錫、銦、銅、金、鈀、鉛。
[0084]根據(jù)一個實施例，在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接還包括形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)與所述第一導電層之間的物理粘附比所述導電結(jié)構(gòu)與所述電絕緣材料之間的粘附更好。
[0085]根據(jù)一個實施例，在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接還包括形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少另一部分從所述電絕緣材料分離。
[0086]根據(jù)一個實施例，所述方法還包括:在所述導電結(jié)構(gòu)上形成層，以及隨后在所述層上形成接合結(jié)構(gòu)。
[0087]根據(jù)一個實施例，所述層包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳(NiP)、磷化鎳-鈀-金(NiP-Pd-Au)。
[0088]各種實施例提供了一種芯片封裝，其包括:形成在芯片側(cè)上的電絕緣材料；形成在所述電絕緣材料中的溝槽，沉積在所述溝槽中的導電材料，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤；形成在所述電絕緣材料上的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及形成在所述導電結(jié)構(gòu)上的接合結(jié)構(gòu)。
[0089]盡管已經(jīng)參考特定實施例特別示出和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)該理解，在不偏離如所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可以在本發(fā)明中做出形式和細節(jié)上的各種改變。因此，本發(fā)明的范圍由所附權(quán)利要求來指示，并且因此意圖包括落入權(quán)利要求的等同物的含義和范圍內(nèi)的所有改變。
【權(quán)利要求】
1.一種用于制造芯片封裝的方法，該方法包括: 在芯片側(cè)上形成電絕緣材料； 選擇性地移除所述電絕緣材料的至少一部分，由此在所述電絕緣材料中形成溝槽； 將導電材料沉積在所述溝槽中，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤； 在所述電絕緣材料上形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及 在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:在芯片側(cè)上形成介電層。
3.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:在形成于所述芯片側(cè)上的至少一個接觸焊盤上形成電絕緣材料。
4.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:形成包括來自下面的材料組的至少一種材料的電絕緣材料，該材料組由下述各項構(gòu)成:光敏電介質(zhì)、聚酰亞胺、聚合物、苯并環(huán)丁烯BCB、環(huán)氧樹脂。
5.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:直接在所述芯片側(cè)上形成電絕緣材料。
6.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:在所述芯片側(cè)上形成電絕緣材料，其中所述電絕緣材料包括形成在所述芯片側(cè)上的最上面的電絕緣層。`
7.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:在形成于所述芯片側(cè)上的第一導電層上形成電絕緣材料； 其中所述第一導電層被形成在第一中間導電層上，其中所述第一中間導電層被形成在第一電絕緣層上； 其中所述第一中間導電層的至少一部分與形成在所述芯片側(cè)上的至少一個接觸焊盤直接物理和電接觸；并且其中 所述第一導電層經(jīng)由所述第一中間導電層電連接到所述至少一個接觸焊盤。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第一導電層包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鋁、銀、錫、金、鈀、鋅、鎳、鐵。
9.根據(jù)權(quán)利要求7所述的方法，其中所述第一中間導電層包括過渡金屬的氮化物、硼化物或碳化物中的至少一個。
10.根據(jù)權(quán)利要求1所述的方法，其中在芯片側(cè)上形成電絕緣材料包括:在一個或多個導電層上形成電絕緣材料，所述一個或多個導電層電連接到形成于所述芯片側(cè)上的至少一個接觸焊盤。
11.根據(jù)權(quán)利要求10所述的方法，其中選擇性地移除所述電絕緣材料的至少一部分由此在所述電絕緣材料中形成溝槽還包括:從所述電絕緣材料選擇性地釋放所述一個或多個導電層的一個或多個部分。
12.根據(jù)權(quán)利要求1所述的方法，其中選擇性地移除所述電絕緣材料的至少一部分包括:通過來自下面的方法組的至少一種方法來選擇性地移除所述電絕緣材料的至少一部分，所述方法組由下述各項構(gòu)成:鉆孔、激光鉆孔、蝕刻、離子銑削、顯影。
13.根據(jù)權(quán)利要求11所述的方法，其中將導電材料沉積在所述溝槽中、其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤包括: 在從所述電絕緣材料選擇性地釋放的一個或多個導電層的一個或多個部分上沉積導電材料。
14.根據(jù)權(quán)利要求1所述的方法，其中將導電材料沉積在所述溝槽中、其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤包括: 利用導電材料來至少部分地填充所述溝槽。
15.根據(jù)權(quán)利要求1所述的方法，其中所述導電材料包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銅、鎳、鎳摻雜的銅、鈦、碳化鈦、鎢、碳化鎢、氧化鉿、氧化銥。
16.根據(jù)權(quán)利要求1所述的方法，其中在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接包括: 在所述電絕緣材料上形成包括凸塊下金屬化結(jié)構(gòu)的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接。
17.根據(jù)權(quán)利要求1所述的方法，其中在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接包括: 在所述電絕緣材料上形成包括與所述導電材料相同的材料的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接。
18.根據(jù)權(quán)利要求1所述的方法，其中在所述導電結(jié)構(gòu)上沉積接合結(jié)構(gòu)包括:在所述導電結(jié)構(gòu)上沉積來自下面的接合結(jié)構(gòu)組的至`少一種接合結(jié)構(gòu)，所述接合結(jié)構(gòu)組由下述各項構(gòu)成:焊料球、焊料凸塊。
19.根據(jù)權(quán)利要求1所述的方法，其中所述導電結(jié)構(gòu)包括與所述導電材料相同的材料，并且其中所述接合結(jié)構(gòu)與所述導電結(jié)構(gòu)直接物理和電接觸。
20.根據(jù)權(quán)利要求1所述的方法，其中所述接合結(jié)構(gòu)與所述導電結(jié)構(gòu)直接物理和電接觸，并且其中所述導電結(jié)構(gòu)包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳NiP、磷化鎳-鈀-金NiP-Pd-Au。
21.根據(jù)權(quán)利要求1所述的方法，其中所述接合結(jié)構(gòu)包括來自下面的材料組的至少一種材料、元件或合金，該組由下述各項構(gòu)成:銀、鋅、錫、銦、銅、金、鈀、鉛。
22.根據(jù)權(quán)利要求1所述的方法，其中在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接還包括: 形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)與所述第一導電層之間的物理粘附比所述導電結(jié)構(gòu)與所述電絕緣材料之間的粘附更好。
23.根據(jù)權(quán)利要求1所述的方法，其中在所述電絕緣材料上形成導電結(jié)構(gòu)、其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接還包括: 形成導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少另一部分從電絕緣材料分離。
24.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述導電結(jié)構(gòu)上形成層，以及隨后在所述層上形成接合結(jié)構(gòu)。
25.根據(jù)權(quán)利要求1所述的方法，其中所述層包括來自下面的材料組的至少一種材料，該組由下述各項構(gòu)成:磷化鎳NiP、磷化鎳-1E -金NiP-Pd-Au。
26.—種芯片封裝,包括: 形成在芯片側(cè)上的電絕緣材料； 形成在所述電絕緣材料中的溝槽； 沉積在所述溝槽中的導電材料，其中所述導電材料電連接到形成在所述芯片側(cè)上的至少一個接觸焊盤； 形成在所述電絕緣材料上的導電結(jié)構(gòu)，其中所述導電結(jié)構(gòu)的至少一部分與所述導電材料直接物理和電連接；以及 形成在所述導電 結(jié)構(gòu)上的接合結(jié)構(gòu)。
【文檔編號】H01L21/60GK103762184SQ201310330942
【公開日】2014年4月30日 申請日期:2013年8月1日 優(yōu)先權(quán)日:2012年8月1日
【發(fā)明者】J.費爾斯特, W.哈特納, J.希爾特賴特, U.瓦赫特 申請人:英飛凌科技股份有限公司