具有增強(qiáng)安全性的三維半導(dǎo)體封裝器件的制作方法
【專(zhuān)利摘要】本申請(qǐng)公開(kāi)了一種半導(dǎo)體封裝器件，其包括具有存儲(chǔ)電路的集成電路器件封裝體。在一實(shí)施方式中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面（例如與第一表面相鄰、在第一表面中或上）形成。半導(dǎo)體封裝器件還包括設(shè)置在第二表面之上的集成電路器件，該集成電路器件包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路。在一個(gè)或多個(gè)實(shí)施方式中，半導(dǎo)體封裝器件包括貫穿基底通路，所述貫穿基底通路提供至集成電路封裝體的電連接。半導(dǎo)體封裝器件還包括了裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)在第二表面上設(shè)置并且至少大體上裝封集成電路器件封裝體。
【專(zhuān)利說(shuō)明】具有增強(qiáng)安全性的三維半導(dǎo)體封裝器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種三維半導(dǎo)體封裝器件。
【背景技術(shù)】
[0002]三維集成電路(3D IC)可通過(guò)使用集成到單一 IC芯片中的兩層或更多層電子元件而構(gòu)成。所述電子元件可被堆疊以形成單一電子電路。例如，有源電子元件的兩層或更多層可豎直地和水平地集成到單一電路中。采用三維IC封裝處理以通過(guò)將分開(kāi)的芯片(例如裸晶)堆疊到單一 IC電路封裝體中而節(jié)省空間。可采用各種類(lèi)型的制造過(guò)程以形成IC封裝體，所述制造過(guò)程包括單片封裝技術(shù)、晶圓上晶圓封裝技術(shù)、晶圓上裸晶封裝技術(shù)、以及裸晶上裸晶封裝技術(shù)。

【發(fā)明內(nèi)容】

[0003]公開(kāi)了一種半導(dǎo)體封裝器件，其包括具有存儲(chǔ)電路的集成電路器件封裝體。在一實(shí)施例中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面(例如與第一表面相鄰、在第一表面中或第一表面上)形成。半導(dǎo)體封裝器件還包括設(shè)置在第二表面之上的集成電路器件，該集成電路器件包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路。在一個(gè)或多個(gè)實(shí)施例中，半導(dǎo)體封裝器件包括貫穿基底通路，該貫穿基底通路提供至集成電路封裝體的電連接。半導(dǎo)體封裝器件還包括了裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)在第二表面上設(shè)置并且至少大體上裝封集成電路封裝器件。
[0004]提供該概要以簡(jiǎn)化的形式介紹構(gòu)思的選擇，所述構(gòu)思以下在詳細(xì)的說(shuō)明書(shū)中進(jìn)一步描述。該概要并非意在標(biāo)識(shí)要求保護(hù)的主體的關(guān)鍵特征或重要特征，也并非意在用作確定要求保護(hù)的主體范圍的目的。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0005]詳細(xì)的說(shuō)明書(shū)結(jié)合所附附圖描述。在說(shuō)明書(shū)和附圖中的不同例證中使用相同的參考標(biāo)號(hào)可代表類(lèi)似或相同的元件。
[0006]圖1A為示出了根據(jù)本申請(qǐng)公開(kāi)的示例性實(shí)施例的半導(dǎo)體封裝器件的圖示性局部橫截面?zhèn)纫晥D，其中半導(dǎo)體封裝器件包括基底，所述基底包括一個(gè)或多個(gè)集成電路，集成電路器件在基底上定位，其中集成電路器件包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)模塊。
[0007]圖1B為示出了根據(jù)本申請(qǐng)公開(kāi)的另一示例性實(shí)施例的半導(dǎo)體封裝器件的圖示性局部橫截面?zhèn)纫晥D。
[0008]圖2為示出了示例性實(shí)施例中用于制造根據(jù)本申請(qǐng)公開(kāi)的集成電路器件的過(guò)程的流程圖，所述集成電路器件具有用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)模塊。
[0009]圖3A至圖3C為示出了根據(jù)圖2中所示過(guò)程制造集成電路封裝器件的圖示性局部橫截面?zhèn)纫晥D。[0010]圖4為示出了示例性實(shí)施例中用于制造根據(jù)本申請(qǐng)公開(kāi)的、如圖1A中所示器件的半導(dǎo)體封裝器件的過(guò)程的流程圖。
[0011]圖5A至圖5C為示出了根據(jù)圖4中所示過(guò)程制造如圖1中所示器件的晶圓級(jí)半導(dǎo)體封裝器件的圖示性局部橫截面?zhèn)纫晥D。
【具體實(shí)施方式】
[0012]鐘述
[0013]消費(fèi)者在諸如智能卡的集成電路卡中存儲(chǔ)諸如用戶(hù)身份、銀行賬戶(hù)信息、信用卡信息、密碼等敏感數(shù)據(jù)。這些消費(fèi)者可利用這些集成電路卡購(gòu)買(mǎi)食品雜貨、從圖書(shū)館結(jié)賬書(shū)籍、進(jìn)行金融交易(例如電子收益轉(zhuǎn)賬(EBT))等等。由于存儲(chǔ)在這些智能卡中的信息的敏感性以及這些卡容易被盜，所以保護(hù)該信息是最為重要的。通常地，集成電路卡可包括在集成電路器件后側(cè)定位的存儲(chǔ)電路。這種類(lèi)型的器件可遭受微區(qū)探查等，所述微區(qū)探查將允許不道德人士取出和偷取消費(fèi)者的敏感信息。
[0014]因此，公布了一種半導(dǎo)體封裝器件(例如，一種三維(3D)封裝器件)，其包括具有存儲(chǔ)電路的集成電路器件封裝體。存儲(chǔ)電路構(gòu)造成存儲(chǔ)敏感數(shù)據(jù)。在一實(shí)施例中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面(即與第一表面相鄰、在第一表面中或第一表面上)形成。半導(dǎo)體封裝器件還包括設(shè)置在第二表面之上的集成電路器件，該集成電路器件包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路。在一個(gè)或多個(gè)實(shí)施例中，半導(dǎo)體封裝器件包括貫穿基底通路，該貫穿基底通路提供至集成電路封裝體的電連接。半導(dǎo)體封裝器件還包括了裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)在第二表面上設(shè)置，并且至少大體上裝封集成電路封裝器件。在一實(shí)施例中，集成電路器件構(gòu)造成當(dāng)與半導(dǎo)體基底非關(guān)聯(lián)(例如電斷開(kāi))時(shí)變得不可操作，并且當(dāng)集成電路器件變得不可操作時(shí)敏感數(shù)據(jù)可丟失。在另一實(shí)施例中，當(dāng)半導(dǎo)體封裝器件承受被采用以去處理半導(dǎo)體封裝器件的溫度時(shí)敏感數(shù)據(jù)丟失。
[0015]示例件實(shí)施例
[0016]圖1A和圖1B示出了半導(dǎo)體封裝(WLP)器件，其包括一個(gè)或多個(gè)集成電路器件封裝體。在一實(shí)施例中，集成電路器件封裝體包括被構(gòu)造以存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)模塊(例如存儲(chǔ)電路)。例如，由于所述器件包括包括了單一半導(dǎo)體封裝器件的一個(gè)或多個(gè)裸晶，所以半導(dǎo)體封裝器件被認(rèn)為是三維(3D)封裝組件。集成電路器件封裝體被構(gòu)造成在對(duì)WLP器件進(jìn)行未授權(quán)訪問(wèn)的情況下變得不可操作。例如，存儲(chǔ)模塊選擇性地定位成接近基底的后側(cè)，從而當(dāng)經(jīng)受聚焦離子束(FIB)處理和/或微區(qū)探查技術(shù)時(shí)所述集成電路器件封裝體變得不可操作。
[0017]現(xiàn)在參照?qǐng)D1A和圖1B，描述了半導(dǎo)體封裝器件100。半導(dǎo)體封裝器件100包括一個(gè)或多個(gè)裸晶(例如集成電路芯片)102，所述裸晶在諸如為晶圓104—部分的半導(dǎo)體基底103內(nèi)形成。如上所述，裸晶102包括集成電路105，所述集成電路構(gòu)造成將功能提供給一個(gè)或多個(gè)主系統(tǒng)以及諸如此類(lèi)。在實(shí)施例中，集成電路可包括數(shù)字電路、模擬電路、它們的結(jié)合以及諸如此類(lèi)。集成電路105可連接至在裸晶102之上部署的一個(gè)或多個(gè)傳導(dǎo)層，例如接觸墊、再分配層(RDL)或等等。這些傳導(dǎo)層提供了電接觸，通過(guò)所述電接觸集成電路與其他同器件100關(guān)聯(lián)的元件(例如印刷電路板等)互連。傳導(dǎo)層(例如接觸墊)的數(shù)量和構(gòu)型可取決于集成電路的復(fù)雜度和構(gòu)型、裸晶102的尺寸和形狀以及諸如此類(lèi)而改變。
[0018]如本文中所使用的，術(shù)語(yǔ)“半導(dǎo)體基底”指代由如下材料構(gòu)造的基底，所述材料例如但不限于:硅、二氧化硅、氧化鋁、藍(lán)寶石、鍺、砷化鎵(GaAs)、硅鍺合金和/或磷化銦(InP)0此外，為了本申請(qǐng)公開(kāi)的目的，半導(dǎo)體基底可形成為半導(dǎo)體或電絕緣體，并且可包括既有半導(dǎo)體材料又有絕緣材料的層。例如，在實(shí)施例中，半導(dǎo)體基底可使用諸如二氧化硅的絕緣體與半導(dǎo)體材料層(例如在絕緣體上形成的硅)形成。諸如晶體管和二極管的電器元件可在半導(dǎo)體中制造。在其他實(shí)施例中，半導(dǎo)體基底可形成為絕緣體、介電體以及諸如此類(lèi)。
[0019]半導(dǎo)體封裝器件100還包括在半導(dǎo)體基底103之上定位的集成電路器件(例如集成電路裸晶)106。集成電路器件106包括集成電路，所述集成電路可由數(shù)字電路、模擬電路、它們的組合以及諸如此類(lèi)構(gòu)成。在特定的實(shí)施例中，集成電路器件106被構(gòu)造為一個(gè)或多個(gè)集成電路，所述集成電路構(gòu)造成將安全功能性(例如當(dāng)發(fā)生未授權(quán)的訪問(wèn)時(shí)使器件106變得不可操作)提供給半導(dǎo)體封裝器件100。如以下更為詳細(xì)描述的，集成電路器件106與集成電路105電通信。如圖1A中所示，集成電路器件106包括在集成電路器件106內(nèi)形成的存儲(chǔ)模塊108。例如，存儲(chǔ)模塊108可接近集成電路器件106的前側(cè)(例如表面107)形成(例如鄰近所述前側(cè)、在所述前側(cè)中、在所述前側(cè)上)。在一實(shí)施例中，存儲(chǔ)模塊108包括被構(gòu)造成在其中存儲(chǔ)敏感數(shù)據(jù)(例如密碼、用戶(hù)身份、加密碼、財(cái)務(wù)碼、用戶(hù)身份碼等)的電路。例如，存儲(chǔ)模塊108可包括諸如隨機(jī)存取存儲(chǔ)器(RAM)電路的動(dòng)態(tài)存儲(chǔ)器電路，所述動(dòng)態(tài)存儲(chǔ)器電路被構(gòu)造成當(dāng)存儲(chǔ)模塊108為可操作(例如充足的電源被供應(yīng)至存儲(chǔ)模塊108)時(shí)存儲(chǔ)敏感數(shù)據(jù)。因而，對(duì)半導(dǎo)體封裝器件100未授權(quán)的訪問(wèn)可使得器件100不可操作。例如，來(lái)自集成電路器件106的后側(cè)的聚焦離子束(FIB)處理和/或微區(qū)探查技術(shù)可使得器件106內(nèi)的電路不可操作，這繼而引起存儲(chǔ)模塊108斷電。在一實(shí)施例中，集成電路器件106至少大體上裝封(例如包封)存儲(chǔ)模塊108。例如，存儲(chǔ)模塊108可與集成電路器件106成為一體。
[0020]如圖1A和圖1B中所示，半導(dǎo)體封裝器件100包括多個(gè)附連凸塊110。所述附連凸塊110包括焊料凸塊，其提供了在裸晶102之上部署的接觸墊與印刷電路板表面上形成的對(duì)應(yīng)墊之間的機(jī)械和/或電互連。在一個(gè)或多個(gè)實(shí)施例中，附連凸塊110可由諸如錫-銀-銅(Sn-Ag-Cu )合金焊料(即SAC )、錫-銀(Sn-Ag )合金焊料、錫-銅(Sn-Cu )合金焊料等的無(wú)鉛焊料制成。然而，想到的是可使用錫-鉛(Pb-Sn)焊料。使用晶圓級(jí)封裝技術(shù)形成附連凸塊110的示例性過(guò)程在以下更詳細(xì)地描述。
[0021]凸塊界面112可被施加至裸晶102的接觸墊，以提供接觸墊與附連凸塊110之間的可靠互連邊界。例如，在如圖1A和圖1B所示的半導(dǎo)體封裝器件100中，凸塊界面112包括向集成電路芯片102的接觸墊施加的墊(例如再分配)結(jié)構(gòu)114。墊結(jié)構(gòu)114可具有各種組分。例如，墊結(jié)構(gòu)114可包括多層不同的金屬層(例如鋁(Al)、鎳(Ni)、銅(Cu)、釩(V)、鈦(Ti)等)，所述金屬層用作為粘附層、擴(kuò)散阻隔層、可焊層、氧化阻隔層等等。然而，其他柱狀結(jié)構(gòu)是有可能的。在其他實(shí)施例中，凸塊界面112可包括焊球下金屬化結(jié)構(gòu)。
[0022]綜合來(lái)看，附連凸塊110以及關(guān)聯(lián)的凸塊界面112 (例如墊結(jié)構(gòu)114)包括凸塊組件116，所述凸塊組件被構(gòu)造成提供裸晶102至印刷電路板的機(jī)械和/或電互連。如圖1A和圖1B中所示，取決于各種設(shè)計(jì)的考慮，晶圓級(jí)封裝器件100可包括一個(gè)或多個(gè)凸塊組件116的陣列118。[0023]能夠想到的是，裸晶(集成電路芯片)102可包括與裸晶102的前側(cè)或表面118接近(例如鄰近)的有源電路(集成電路105)。所述前側(cè)被認(rèn)為是接近凸塊組件116 (例如遠(yuǎn)離集成電路器件106)的表面118。因而,表面120被認(rèn)為是裸晶102的無(wú)源表面或后側(cè)(例如沒(méi)有有源電路)。半導(dǎo)體封裝器件100還包括一個(gè)或多個(gè)在表面118 (例如前側(cè))之上部署的前側(cè)再分配層122和一個(gè)或多個(gè)在表面120 (例如后側(cè))之上部署的后側(cè)再分配層124。在該實(shí)施例中，再分配層122包括墊結(jié)構(gòu)114。然而，可以理解的是，根據(jù)器件100的要求其他構(gòu)型是可以的(例如再分配層122和墊結(jié)構(gòu)114是相區(qū)分的層)。再分配層122、124包括再分配結(jié)構(gòu)，所述再分配結(jié)構(gòu)由薄膜金屬型(例如鋁、銅)改徑和互連系統(tǒng)構(gòu)成，其將接觸墊再分配給電界面的區(qū)域陣列(例如在本文更詳細(xì)描述的凸塊界面112、電界面132)。如圖1A和圖1B中所示，集成電路器件106的前側(cè)(表面107)接近基底103的后側(cè)(例如表面120)。
[0024]如所示的，集成電路器件106在表面118之上定位并且電連接至再分配層124(例如再分配層124A、124B)的后側(cè)。一個(gè)或多個(gè)后側(cè)再分配層124與一個(gè)或多個(gè)前側(cè)再分配層122電連接。在一實(shí)施例中，前側(cè)再分配層122 (例如前側(cè)再分配層122AU22B)提供至裸晶102的接觸墊的電連接，還有至一個(gè)或多個(gè)凸塊組件116的電連接。在特定實(shí)施例中，如圖1A和圖1B中所示，后側(cè)再分配層124A、124B借助于貫穿基底通路(TSV) 128 (TSV128A、128B)分別與前側(cè)再分配層122AU22B電連接。在特定實(shí)施例中，TSV128可包括微TSV結(jié)構(gòu)。TSV128至少大體上穿過(guò)基底103延伸(例如至少大體上延伸基底103的厚度(D))。在一個(gè)或多個(gè)實(shí)施例中，TSV128具有至少近似1:1至至少近似10:1的深寬比。TSV128包括沉積在其中的導(dǎo)電材料130,諸如銅、多晶娃或等等。在特定實(shí)施例中，TSV128可具有范圍從約五十微米(50 u m)至約5微米(5 m)的大概尺寸(寬度)以及范圍從約五十微米(50 u m)至約一百微米(100 ii m)的近似深度。
[0025]集成電路器件106和存儲(chǔ)模塊108借助于電界面132與相應(yīng)的再分配層124(124A、124B)可通信地連接。如圖1A和圖1B中所示，電界面132可以各種方式構(gòu)造。例如，如圖1A中所示，電界面132可包括附連凸塊133，所述附連凸塊提供了集成電路器件106與對(duì)應(yīng)的再分配層124之間的電連接。在另一示例中，如圖1B中所示，電界面132可包括至少大體上非球形橫截面的形狀，所述電界面由諸如錫-銀-銅(SnAgCu)合金、錫-鉛(SnPb)合金或錫-銻(Sn-Sb)、錫合金的可焊接合金構(gòu)成。在特定的實(shí)施例中，電界面132包括用于將集成電路器件106 (還有存儲(chǔ)模塊108)連接至對(duì)應(yīng)的再分配層124的表面安裝墊。例如，倒裝芯片墊可具有大體上柱狀橫截面形狀。然而，應(yīng)當(dāng)理解的是可采用其他橫截面形狀(例如矩形、正方形、卵形、橢圓形等)。可以想到的是電界面132可具有相比附連凸塊110的熔點(diǎn)更高的熔點(diǎn)，以當(dāng)附連凸塊110經(jīng)受回流焊處理時(shí)，至少大體上防止電界面132的回流。如圖1A中所示，第一電界面132A將集成電路器件106連接至再分配層124A，并且第二電界面132B將集成電路器件106連接至再分配層124B。因而，集成電路封裝器件被可通信地連接至前側(cè)再分配層122AU22B (以及連接至集成電路105)。
[0026]器件100還包括裝封結(jié)構(gòu)134，所述裝封結(jié)構(gòu)至少大體上裝封集成電路器件106并且通過(guò)裸晶102支承。在一個(gè)或多個(gè)實(shí)施例中，裝封結(jié)構(gòu)134構(gòu)造成對(duì)集成電路器件106和存儲(chǔ)模塊108提供機(jī)械和/或環(huán)境保護(hù)?？墒褂脵C(jī)械加強(qiáng)組件135以提供機(jī)械強(qiáng)度并且控制器件100的平坦度。加強(qiáng)組件135可由多種適合材料構(gòu)成，諸如但并不限于硅材料、氧化鋁(Al2O3)材料、陶瓷材料、或42號(hào)合金。裝封結(jié)構(gòu)134可包括模制復(fù)合物(例如包覆成型件)、陶瓷材料、塑料、環(huán)氧材料等等。裝封結(jié)構(gòu)134的寬度(Wl)至少大體上與裸晶102的寬度(W2)近似。裝封結(jié)構(gòu)134還構(gòu)造成防止對(duì)集成電路器件106不期望的損傷。通過(guò)將結(jié)構(gòu)134在基底103的表面120 (后側(cè))之上定位，任何方式為對(duì)器件100除去處理(例如去焊等)的未授權(quán)訪問(wèn)也可使得器件100不可操作(例如，導(dǎo)致敏感數(shù)據(jù)的丟失)。例如，從基底103移除集成電路器件106導(dǎo)致了器件106與基底103之間電連接的中斷。該電連接中斷可導(dǎo)致至器件106的功率損失，其導(dǎo)致敏感信息的損失。器件106的可操作狀態(tài)取決于至基底103的電連接(例如如果與基底103中斷連接，那么器件106是不可操作的)。因而，在一些實(shí)施例中，當(dāng)集成電路器件106與基底103解除關(guān)聯(lián)時(shí)，存儲(chǔ)在存儲(chǔ)模塊108中的敏感數(shù)據(jù)丟失(例如被移除等)。附加地，當(dāng)器件100承受被采用以除去處理器件100的溫度時(shí)，存儲(chǔ)在存儲(chǔ)模塊108中的敏感數(shù)據(jù)可丟失。
[0027]如所示的，底部填充件136至少部分地裝封電界面132并且用于提供對(duì)電界面132的機(jī)械支承和/或環(huán)境保護(hù)。底部填充件136可至少部分地在第一保護(hù)層138 (例如介電材料等)之上沉積。在一實(shí)施例中，底部填充件136可被填充環(huán)氧樹(shù)脂或其他適合的介電材料?？梢韵氲降氖强刹捎玫寡b芯片處理以將電界面132定位在集成電路器件106上，并且將器件106電連接至后側(cè)再分配層124。附加地，如圖1A和圖1B中所示，半導(dǎo)體封裝器件100還可包括第二保護(hù)層140，所述第二保護(hù)層在表面118 (例如前側(cè))之上沉積以至少部分地對(duì)附連凸塊110提供機(jī)械支承。第二保護(hù)層140可包括多個(gè)聚合物層，所述聚合物層在基底103的制造期間用于作為應(yīng)力緩沖件。
[0028]示例件制誥討稈
[0029]以下討論描述用于制造半導(dǎo)體芯片封裝件的示例性技術(shù)，所述半導(dǎo)體芯片封裝件在其中包括集成電路器件封裝體，其中芯片封裝件在晶圓級(jí)封裝(WLP)過(guò)程中形成。當(dāng)描述WLP過(guò)程時(shí)，應(yīng)當(dāng)理解的是本申請(qǐng)公開(kāi)可在倒裝芯片球形柵格陣列(FC-BGA)式封裝構(gòu)型、引線接合式封裝構(gòu)型等中采用。圖2描繪了用于制造集成電路器件的過(guò)程200，并且圖4描繪了在示例性實(shí)施例中用于制造諸如如上所述在圖1A和圖1B中示出的示例性芯片封裝件100的半導(dǎo)體器件的過(guò)程400。圖3A至圖3C示出了示例性半導(dǎo)體晶圓的、被采用以制造諸如圖1A中所示集成電路器件106的集成電路器件300的部分。圖5A至圖5C示出了示例性半導(dǎo)體晶圓的、被采用以制造半導(dǎo)體器件500 (諸如圖1B中所示的器件100)的部分。
[0030]在所示的過(guò)程200中，第一半導(dǎo)體晶圓(例如基底)被處理(框202)以在其中形成集成電路。如圖3A中所示，采用前道工序技術(shù)處理第一半導(dǎo)體晶圓302以在其中形成集成電路304。一個(gè)或多個(gè)集成電路304被構(gòu)成以提供存儲(chǔ)功能性。例如，如所示的，晶圓302包括存儲(chǔ)模塊306。在該實(shí)施例中，一個(gè)或多個(gè)集成電路304包括存儲(chǔ)模塊306，所述存儲(chǔ)模塊構(gòu)造成存儲(chǔ)敏感數(shù)據(jù)。
[0031]如圖2中所示，一個(gè)或多個(gè)再分配層在第一半導(dǎo)體晶圓之上形成(框204)。如圖3B中所示，一個(gè)或多個(gè)再分配層在晶圓302的前側(cè)310之上形成(例如沉積)。一旦再分配層已經(jīng)沉積，焊料凸塊在第一半導(dǎo)體晶圓的前側(cè)之上形成(框206)。在一實(shí)施例中，如圖3B中所示，焊球在凸塊界面312 (例如UBM、前側(cè)再分配層等)之上定位并且被回流以形成焊料凸塊(附連凸塊)314。如所示的，集成電路器件300包括在晶圓302的前側(cè)310之上形成的保護(hù)層316。一旦焊料凸塊已經(jīng)形成，第一半導(dǎo)體晶圓被單粒化以形成各獨(dú)立的集成電路器件(框208)。如圖3C中所示，在晶圓302的單?；蠹呻娐菲骷?00包括獨(dú)立的裸晶。一旦被單粒化，集成電路器件300就在第二半導(dǎo)體晶圓之上定位，用于進(jìn)一步的如以下(參見(jiàn)圖4的框410)更詳盡描述的處理步驟。
[0032]在圖4所示的過(guò)程400中，第二半導(dǎo)體晶圓(例如晶圓)被處理(框402)以在其中形成集成電路。集成電路可以各種方法構(gòu)造。例如，集成電路可以是數(shù)字集成電路、模擬集成電路、混合信號(hào)集成電路等等。在一個(gè)或多個(gè)實(shí)施例中，前端工序技術(shù)可被采用以在諸如為圖5A所示晶圓502的第二半導(dǎo)體晶圓中形成集成電路501。
[0033]貫穿基底通路在半導(dǎo)體晶圓內(nèi)形成(框404)。如圖5B中所示，第二保護(hù)層510在晶圓502的后(例如無(wú)源)側(cè)或表面512之上形成(例如沉積)。如所示的，晶圓502已被倒裝(例如，一旦晶圓502的前側(cè)已被處理則進(jìn)行倒裝芯片處理)以繼續(xù)制造器件500。第二保護(hù)層510然后被選擇性地蝕刻以至少大體上去除保護(hù)層510的部分。一個(gè)或多個(gè)微貫穿基底(例如硅)通路(TSV) 514然后在半導(dǎo)體晶圓內(nèi)形成，并且導(dǎo)電材料516 (例如銅、多晶硅等)在所述微貫穿基底通路中沉積。微TSV514的形成可包括(經(jīng)由適合的蝕刻過(guò)程)選擇性去除部分晶圓502，以使得TSV514從晶圓502的后側(cè)延伸至晶圓502的前側(cè)。TSV514(514A、514B)用作提供晶圓的前側(cè)與晶圓502的后側(cè)之間的電連接。導(dǎo)電材料516可通過(guò)適合的沉積過(guò)程(諸如銅鑲嵌過(guò)程等)沉積。在特定實(shí)施例中，微TSV514可具有從大約五微米(5 μ m)至大約二十微米(20 μ m)的近似尺寸以及從大約五十微米(50 μ m)至大約一百微米(100 μ m)的近似深度。
[0034]一旦集成電路501在晶圓502內(nèi)形成，保護(hù)層(例如鈍化層、介電層等)503在晶圓502之上形成以在制造和使用期間對(duì)集成電路提供保護(hù)。保護(hù)層503在晶圓502的前(有源)側(cè)或表面504之上形成。一旦保護(hù)層在晶圓的前側(cè)(表面)之上形成，焊料凸塊在半導(dǎo)體晶圓之上形成(框406)。例如，焊球在凸塊界面506 (例如UBM、前側(cè)再分配層等)之上定位并且被回流以形成焊料凸塊(例如附連凸塊)508 (參見(jiàn)圖5B)。在一實(shí)施例中，在放置和形成焊料凸塊之前保護(hù)層503被選擇性地蝕刻。
[0035]一個(gè)或多個(gè)再分配層在半導(dǎo)體晶圓的后側(cè)之上形成(框408)。如圖5B中所示，再分配層516A、516B在晶圓502的表面512之上沉積。一旦再分配層516A、516B形成(沉積)，再分配層516A、516B可被選擇性地蝕刻以防止電串?dāng)_和/或電短路。一個(gè)或多個(gè)集成電路器件(關(guān)于圖2和圖3描述的集成電路器件)在半導(dǎo)體晶圓的后側(cè)之上定位并與之接觸(框410)。可以想到的是各種制造技術(shù)可被采用以將集成電路器件封裝體在基底之上定位，所述制造技術(shù)包括但不限于:晶圓上晶圓制造技術(shù)、晶圓上裸晶制造技術(shù)、以及裸晶上裸晶制造技術(shù)。如圖5C中所示，集成電路器件300在再分配層516A、516B之上定位并與之接觸。集成電路器件300借助于電界面314 (焊料凸塊等)與相應(yīng)的再分配層516A、516B電接觸。底部填充件519至少部分地裝封電界面314并且用于對(duì)電界面314提供機(jī)械支承和/或環(huán)境保護(hù)。如所示的，集成電路器件300借助于再分配層516A、516B、TSV514以及附連界面506與前側(cè)(例如晶圓502的集成電路501等)電通信。如所示的，集成電路器件300包括被構(gòu)造成存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)模塊306 (例如存儲(chǔ)電路)，所述存儲(chǔ)模塊在以上更詳盡地描述。
[0036]裝封結(jié)構(gòu)然后在半導(dǎo)體晶圓后側(cè)上的半導(dǎo)體晶圓之上形成(框412)。裝封結(jié)構(gòu)(例如圖5C中所示的示例裝封結(jié)構(gòu)522)可包括包覆成型件524 (例如模制復(fù)合物)。模制復(fù)合物可包括諸如環(huán)氧材料、樹(shù)脂基材料的液體材料和/或熱塑橡膠材料。例如，在特定情況下，環(huán)氧樹(shù)脂骨料能與球形環(huán)氧填充材料一起使用。模制復(fù)合物可基于如下特性選擇，所述特性包括但不限于:熱膨脹系數(shù)(CTE)、撓曲模量、和/或顆粒尺寸。
[0037]在一些實(shí)施方式中，可對(duì)模制復(fù)合物使用傳遞成型處理。在一實(shí)施方式中，液態(tài)模制復(fù)合物可被使用以形成包覆成型件524。在其他實(shí)施方式中，可對(duì)模制復(fù)合物使用壓縮成型處理。例如，粒狀模制復(fù)合物放置在壓模成型腔中，對(duì)模制復(fù)合物施加壓力，并且然后維持熱量和壓力直至模制材料固化為止。應(yīng)當(dāng)指出的是模制復(fù)合物的厚度可被選擇成防止壓力對(duì)集成電路器件300的影響或使得所述影響最小化。加強(qiáng)組件然后可附接至裝封結(jié)構(gòu)(框414)。如上所述，加強(qiáng)組件526可附接至裝封結(jié)構(gòu)522以對(duì)器件500提供進(jìn)一步的機(jī)械支承。接下來(lái)，半導(dǎo)體基底可被單?；蕴峁┆?dú)立的集成電路器件(框216)。例如，晶圓502可被單粒化以提供獨(dú)立的芯片封裝件，諸如芯片封裝件100。
[0038]益論
[0039]盡管已用專(zhuān)門(mén)針對(duì)結(jié)構(gòu)特征和/或過(guò)程操作的語(yǔ)言描述了本申請(qǐng)的主題，應(yīng)當(dāng)理解的是所附權(quán)利要求書(shū)中的主題并非必須限定至上述特定特征或行為。實(shí)際上，以上描述的特定特征和行為被作為實(shí)施權(quán)利要求的示例性形式而公開(kāi)。
【權(quán)利要求】
1.一種半導(dǎo)體封裝器件，其包括: 半導(dǎo)體基底，其具有第一表面和第二表面，所述半導(dǎo)體基底包括接近第一表面形成的一個(gè)或多個(gè)集成電路； 集成電路器件封裝體，其在第二表面之上設(shè)置，集成電路器件封裝體包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路；以及 裝封結(jié)構(gòu)，其在第二表面之上設(shè)置，所述裝封結(jié)構(gòu)至少大體上裝封所述集成電路器件封裝體。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝器件，還包括貫穿基底通路，所述貫穿基底通路至少大體上從第一表面延伸至第二表面，貫穿基底通路構(gòu)造成將集成電路器件封裝體與所述一個(gè)或多個(gè)集成電路中的至少一個(gè)電連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝器件，還包括在第二表面之上形成的再分配層，所述再分配層構(gòu)造成提供集成電路器件封裝體與貫穿基底通路之間的電連接。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝器件，其特征在于，所述多個(gè)附連凸塊包括多個(gè)焊料凸塊。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝器件，其特征在于，所述存儲(chǔ)電路包括動(dòng)態(tài)存儲(chǔ)電路，所述動(dòng)態(tài)存儲(chǔ)電路構(gòu)造成當(dāng)集成電路器件變得不可操作時(shí)丟失敏感數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝器件，還包括加強(qiáng)組件，其在所述裝封結(jié)構(gòu)之上設(shè)置以對(duì)所述裝封結(jié)構(gòu)提供機(jī)械`強(qiáng)度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝器件，其特征在于，所述裝封結(jié)構(gòu)由在半導(dǎo)體基底的第二表面之上模制成型的包覆成型件構(gòu)成。
9.一種三維半導(dǎo)體封裝器件，其包括: 半導(dǎo)體基底，其具有第一表面和第二表面，所述半導(dǎo)體基底包括接近第一表面形成的一個(gè)或多個(gè)集成電路； 集成電路器件封裝體，其在第二表面之上設(shè)置，集成電路器件封裝體包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路； 裝封結(jié)構(gòu)，其在第二表面之上設(shè)置，所述裝封結(jié)構(gòu)至少大體上裝封所述集成電路器件封裝體；以及 貫穿基底通路，所述貫穿基底通路至少大體上穿過(guò)半導(dǎo)體基底，貫穿基底通路構(gòu)造成將集成電路器件封裝體與所述一個(gè)或多個(gè)集成電路電連接， 其中所述集成電路器件封裝體構(gòu)造成當(dāng)與半導(dǎo)體基底解除關(guān)聯(lián)時(shí)變得不可操作，其中當(dāng)集成電路器件封裝體變得不可操作時(shí)敏感數(shù)據(jù)丟失。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝器件，還包括在第二表面之上形成的再分配層，所述再分配層構(gòu)造成提供集成電路器件封裝體與貫穿基底通路之間的電連接。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊，其中所述多個(gè)附連凸塊中的至少一個(gè)借助于貫穿基底通路與集成電路器件封裝體電連接。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝器件，其特征在于，所述存儲(chǔ)電路包括動(dòng)態(tài)存儲(chǔ)電路，所述動(dòng)態(tài)存儲(chǔ)電路構(gòu)造成當(dāng)集成電路器件變得不可操作時(shí)使敏感數(shù)據(jù)丟失。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝器件，其特征在于，所述半導(dǎo)體基底借助于在半導(dǎo)體基底之上設(shè)置的一個(gè)或多個(gè)焊料凸塊與貫穿基底通路電連接。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊，所述多個(gè)附連凸塊具有第一熔點(diǎn)并且所述一個(gè)或多個(gè)焊料凸塊具有第二熔點(diǎn)，第二熔點(diǎn)比第一熔點(diǎn)更高。
15.一種用于制造晶圓級(jí)半導(dǎo)體封裝件的方法，其包括: 對(duì)半導(dǎo)體晶圓進(jìn)行處理以在其中形成一個(gè)或多個(gè)集成電路，所述半導(dǎo)體晶圓具有第一表面和第二表面，所述一個(gè)或多個(gè)集成電路接近第一表面； 在所述半導(dǎo)體晶圓中形成貫穿基底通路，所述貫穿基底通路至少大體上從第一表面延伸至第二表面；以及 將集成電路器件在第二表面之上定位，所述集成電路器件借助于貫穿基底通路與所述一個(gè)或多個(gè)集成電路電連接，所述集成電路器件包括用于存儲(chǔ)敏感數(shù)據(jù)的存儲(chǔ)電路。
16.根據(jù)權(quán)利要求15所述的方法，還包括: 在第二表面之上形成再分配層，所述再分配層與貫穿基底通路和集成電路器件電連接；以及 在第二表面之上形成裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)至少大體上裝封所述集成電路器件。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，所述裝封結(jié)構(gòu)包括在第二表面之上模制成型的包覆成型件。
18.根據(jù)權(quán)利要求16所述的方法，還包括將加強(qiáng)組件附接至所述裝封結(jié)構(gòu)。
19.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述存儲(chǔ)電路包括動(dòng)態(tài)存儲(chǔ)電路，所述動(dòng)態(tài)存儲(chǔ)電路構(gòu)造成當(dāng)集成電路器件變得不可操作時(shí)使敏感數(shù)據(jù)丟失。
20.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述集成電路器件包括集成電路器件封裝體。
【文檔編號(hào)】H01L21/768GK103681645SQ201310414898
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年9月12日 優(yōu)先權(quán)日:2012年9月14日
【發(fā)明者】P·R·哈珀, A·V·薩莫伊洛夫, D·迪亞斯 申請(qǐng)人:馬克西姆綜合產(chǎn)品公司