具有壩體結(jié)構(gòu)的中介層上管芯組件及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體封裝件，包括中介層芯片，其具有正面、后面和位于背面上由中介層芯片的第一拐角邊緣和第二拐角邊緣限定的拐角區(qū)。管芯接合至中介層芯片的正面。至少一個壩體結(jié)構(gòu)形成于中介層芯片背面的拐角區(qū)上。壩體結(jié)構(gòu)包括與中介層芯片的第一拐角邊緣和第二拐角邊緣中的至少一個邊緣對齊的邊緣。本發(fā)明還提供了一種形成組件的方法。
【專利說明】具有壩體結(jié)構(gòu)的中介層上管芯組件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有壩體結(jié)構(gòu)的中介層上管芯組件及其制造方法

【背景技術(shù)】
[0002]當(dāng)前對集成電路的制造和封裝的普遍需求是使用中介層來容納單個或多個集成電路管芯。貫穿中介層的通孔或硅通孔的使用日益增加。這些通孔允許安裝在中介層一面上的集成電路管芯和部件與安裝在中介層的另一面上的諸如焊料球的接線端子之間的電耦合。而且，通孔技術(shù)使得中介層組件的晶圓級加工成為可能。例如，這種技術(shù)日益適用于增加存儲器或儲存設(shè)備的密度而不增加電路板面積。隨著對諸如智能手機和平板電腦的手持式和便攜式設(shè)備的需求的增加，對電路板面積和電路板尺寸的限制也在增加，而具有通孔的中介層組件的使用可滿足這些要求。這些技術(shù)應(yīng)用于半導(dǎo)體晶圓，其中，可執(zhí)行通孔連接、用于連接部件的導(dǎo)電圖案化和部件安裝。


【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體封裝件，包括:中介層芯片，具有正面、背面和位于背面并且由中介層芯片的第一拐角邊緣和第二拐角邊緣限定的拐角區(qū)；管芯，接合至中介層芯片的正面；以及至少一個壩體結(jié)構(gòu)，位于中介層芯片的背面的拐角區(qū)上。其中，壩體結(jié)構(gòu)包括與中介層芯片的第一拐角邊緣和第二拐角邊緣中的至少一個邊緣對齊的邊緣。
[0004]優(yōu)選地，該半導(dǎo)體封裝件還包括:位于中介層芯片的正面上并且圍繞管芯的聚合物層。
[0005]優(yōu)選地，聚合物層包括與壩體結(jié)構(gòu)的邊緣對齊的外邊緣。
[0006]優(yōu)選地，壩體結(jié)構(gòu)包括聚合物。
[0007]優(yōu)選地，該半導(dǎo)體封裝件，還包括:位于中介層芯片的背面上的多個凸塊結(jié)構(gòu)。
[0008]優(yōu)選地，中介層芯片包括:半導(dǎo)體襯底，具有第一面和與第一面相對的第二面；襯底通孔，穿過半導(dǎo)體襯底；互連結(jié)構(gòu)，形成于半導(dǎo)體襯底的第一面上并且電連接至襯底通孔；以及多個凸塊結(jié)構(gòu)，形成于半導(dǎo)體襯底的第二面上并且電連接至襯底通孔。
[0009]優(yōu)選地，壩體結(jié)構(gòu)形成于半導(dǎo)體襯底的第二面上而不與襯底通孔電連接。
[0010]優(yōu)選地，該半導(dǎo)體封裝件還包括:接合至中介層芯片的背面的襯底，壩體結(jié)構(gòu)位于襯底與中介層芯片之間的間隙中。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種形成組件的方法，包括:提供具有正面和背面的晶圓，晶圓包括被劃線區(qū)分隔的多個芯片區(qū)；將管芯接合至晶圓的正面以形成晶圓上管芯組件；在晶圓的背面上的劃線區(qū)的交叉部分上形成多個壩體結(jié)構(gòu)；以及對劃線區(qū)執(zhí)行切割工藝以將晶圓上管芯組件分離成多個單個組件。
[0012]優(yōu)選地，多個芯片區(qū)中的每一個均包括與劃線區(qū)的交叉部分鄰近的四個拐角區(qū)，并且壩體結(jié)構(gòu)被形成為延伸至四個拐角區(qū)。
[0013]優(yōu)選地，在執(zhí)行切割工藝之后，壩體結(jié)構(gòu)保留在芯片區(qū)的四個拐角區(qū)上。
[0014]優(yōu)選地，在執(zhí)行切割工藝之后，壩體結(jié)構(gòu)包括與單個組件的外邊緣對齊的邊緣。
[0015]優(yōu)選地，形成多個壩體結(jié)構(gòu)包括分布液體聚合物材料。
[0016]優(yōu)選地，該方法還包括:在形成多個壩體結(jié)構(gòu)之前，在晶圓的背面上形成多個凸塊結(jié)構(gòu)。
[0017]優(yōu)選地，該方法還包括:在晶圓的正面上形成聚合物層以圍繞管芯。
[0018]優(yōu)選地，晶圓包括:半導(dǎo)體襯底，具有第一面和與第一面相對的第二面；襯底通孔，穿過半導(dǎo)體襯底；互連結(jié)構(gòu)，形成在半導(dǎo)體襯底的第一面上并且電連接至襯底通孔；以及多個凸塊結(jié)構(gòu)，形成在半導(dǎo)體襯底的第二面上并且電連接至襯底通孔。
[0019]優(yōu)選地，多個壩體結(jié)構(gòu)沒有電連接至襯底通孔。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體封裝件，包括:中介層芯片，具有正面、背面和位于背面上并且由中介層芯片的成對的第一拐角邊緣和成對的第二拐角邊緣限定的四個拐角區(qū)；管芯，接合至中介層芯片的正面；聚合物層，形成在中介層芯片的正面上并且圍繞管芯；四個聚合物壩體結(jié)構(gòu)，位于中介層芯片背面的四個拐角區(qū)上，四個聚合物壩體結(jié)構(gòu)中的每一個均包括與中介層芯片的第一拐角邊緣對齊的第一邊緣和與中介層芯片的第二拐角邊緣對齊的第二邊緣；以及襯底，接合至中介層芯片的背面，四個聚合物壩體結(jié)構(gòu)位于襯底與中介層芯片之間。
[0021]優(yōu)選地，每個聚合物壩體結(jié)構(gòu)的第一邊緣均與聚合物層的外邊緣對齊。
[0022]優(yōu)選地，中介層芯片包括:半導(dǎo)體襯底，具有第一面和與第一面相對的第二面；襯底通孔，穿過半導(dǎo)體襯底；互連結(jié)構(gòu)，形成在半導(dǎo)體襯底的第一面上并且電連接至襯底通孔；以及多個凸塊結(jié)構(gòu)，位于半導(dǎo)體襯底的第二面上并且電連接至襯底通孔。其中，多個凸塊結(jié)構(gòu)位于襯底與中介層芯片之間。

【專利附圖】

【附圖說明】
[0023]圖1A是根據(jù)一個實施例的中介層的頂視圖；
[0024]圖1B是圖1A中所示中介層的截面圖；
[0025]圖2為示出了根據(jù)各個實施例的晶圓上管芯組件的形成的截面圖；
[0026]圖3為示出了圖2中所示半導(dǎo)體晶圓的背面結(jié)構(gòu)的形成的截面圖；
[0027]圖4至圖7為示出了根據(jù)各個實施例的晶圓上管芯組件背面上的壩體結(jié)構(gòu)的形成的中間階段的底視圖；
[0028]圖8為示出了圖7所示中介層上管芯組件的截面圖；
[0029]圖9為示出了根據(jù)各個實施例的中介層上管芯組件形成在襯底上的截面圖；
[0030]圖10為示出了根據(jù)其它實施例的晶圓上管芯組件背面上的壩體結(jié)構(gòu)形成的底視圖；
[0031]圖11為示出了圖10所示單個組件的截面圖；以及
[0032]圖12為示出了根據(jù)各個實施例的中介層上管芯組件形成在襯底上的截面圖?！揪唧w實施方式】
[0033]下面，詳細論述本發(fā)明的實施例的制造與使用。然而，應(yīng)該理解，這些實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的創(chuàng)造性概念。所論述的具體實施例僅僅是示意性的，而不限制本發(fā)明的范圍。
[0034]根據(jù)各個實施例，提供了具有壩體結(jié)構(gòu)的中介層上管芯組件及其制造方法。說明了根據(jù)實施例形成中介層上管芯組件的中間階段。論述了實施例的變型。在各個附圖和說明的實施例中，相同的附圖編號用于標(biāo)示相同的元件。
[0035]圖1A示出了根據(jù)一個實施例的中介層的頂視圖。圖1B示出了根據(jù)一個實施例的圖1A中所示中介層的截面圖，其中圖1B中的截面圖是沿著圖1A中所示的線1B-1B獲得的。參見圖1A，提供了包括多個芯片區(qū)(或管芯區(qū))10的半導(dǎo)體晶圓100，其中在芯片區(qū)10上制造互連結(jié)構(gòu)和金屬凸塊。在一個實施例中，半導(dǎo)體晶圓100包括通過兩組交叉的劃線區(qū)12而彼此分隔開的芯片區(qū)10的陣列。第一組劃線區(qū)12沿著第一方向延伸，而第二組劃線區(qū)12沿著第二方向延伸。根據(jù)一個實施例，形成于芯片區(qū)10上的結(jié)構(gòu)會在下面詳細描述。
[0036]參見圖1B，對半導(dǎo)體晶圓100執(zhí)行半導(dǎo)體工藝以形成半導(dǎo)體襯底14中的襯底通孔(TSV)結(jié)構(gòu)16、半導(dǎo)體襯底14上的互連結(jié)構(gòu)20以及互連結(jié)構(gòu)20上的金屬凸塊30。
[0037]例如半導(dǎo)體襯底14可包括例如塊狀硅(摻雜或未摻雜的)或絕緣體上半導(dǎo)體(SOI)襯底中的有源層。還可使用諸如多層襯底或梯度襯底的其它襯底。半導(dǎo)體襯底14包括正面14A和背面14B。在一些實施例中，電路(未示出)形成在半導(dǎo)體襯底14的正面14A的內(nèi)部和/或上面。例如，電路可包括互連的以執(zhí)行一種或多種功能的各種有源器件和/或無源器件。有源器件可包括N型金屬氧化物半導(dǎo)體(NM0S)器件、P型金屬氧化物半導(dǎo)體(PM0S)器件和其它類型的晶體管，而無源器件可包括電容器、電阻器、二極管、光電二極管、熔絲等。所執(zhí)行的功能可包括存儲器結(jié)構(gòu)、處理器結(jié)構(gòu)、傳感器、放大器、功率分布、輸入/輸出電路等等。在一些實施例中，有源器件并不在半導(dǎo)體襯底14的正面14A的內(nèi)部和/或上面形成。
[0038]TSV結(jié)構(gòu)16是從正面14A延伸至半導(dǎo)體襯底14深處的導(dǎo)電通孔。在一些實施例中，TSV結(jié)構(gòu)16包括金屬通孔和襯墊金屬通孔側(cè)壁的阻擋層。金屬通孔可由銅、銅合金、鎢、鎢合金等形成。阻擋層(未示出)用于阻擋擴散并且可由耐熔金屬、耐熔金屬氮化物、耐熔金屬硅氮化物以及它們的組合形成。例如，可使用TaN、Ta、T1、TiN、TiSiN、WN或它們的組合。在一些實施例中，絕緣層18形成于TSV結(jié)構(gòu)16與半導(dǎo)體襯底14之間，以便將TSV結(jié)構(gòu)16與在半導(dǎo)體襯底14中形成的其它連接件隔離。絕緣層18可包括通過熱氧化工藝或使用包括SACVD (次常壓化學(xué)汽相沉積)、PECVD (等離子體增強化學(xué)汽相沉積)、PEALD (等離子體增強原子層沉積)和未來開發(fā)的沉積技術(shù)的多種技術(shù)中的任一種技術(shù)而形成的氧化層。
[0039]互連結(jié)構(gòu)20形成于半導(dǎo)體襯底14上方，并且用于電連接至在半導(dǎo)體襯底14中形成的TSV結(jié)構(gòu)16和電路?；ミB結(jié)構(gòu)20可包括多個介電層22、金屬線24和金屬通孔26。介電層22可包括層間介電(ILD)質(zhì)和/或金屬間介電(IMD)質(zhì)。金屬線24形成于介電層22中，其中，位于同一介電層22中的金屬線24統(tǒng)稱為金屬層。金屬通孔26形成于不同金屬層中的金屬線24之間并且將其互連。在一個實施例中，介電層22包括至少一個并且可能是多個具有低介電常數(shù)(k)值的低k介電層。例如，介電層22中的低k介電材料的k值可低于約3.0或低于約2.5。根據(jù)一些實施例，互連結(jié)構(gòu)20還包括位于介電層22上方的鈍化層28。諸如聚酰亞胺層(未示出)的附加層、鈍化后互連件(PPI，未示出)也可形成在鈍化層28的內(nèi)部和/上面。
[0040]第一凸塊結(jié)構(gòu)30形成于互連結(jié)構(gòu)20上方并且電連接至互連結(jié)構(gòu)20。在一些實施例中，第一凸塊結(jié)構(gòu)30為銅凸塊、焊料凸塊或它們的組合。在可選實施例中，每個第一凸塊結(jié)構(gòu)30均包括銅柱和焊料蓋頂，其中鎳層、金層、鈀層或它們的組合可添加到銅柱與焊料蓋頂之間。
[0041]圖2為示出晶圓上管芯組件的形成的截面圖，其中，多個管芯40分別接合至半導(dǎo)體晶圓100的芯片區(qū)10上。在一個實施例中，管芯40通過倒裝芯片接合附接至芯片區(qū)10上，其中，管芯40的第二凸塊結(jié)構(gòu)42接合至半導(dǎo)體晶圓100的第一凸塊結(jié)構(gòu)30上。管芯40可為包括邏輯電路管芯、存儲器管芯等的器件管芯，或者可為包括接合至中介層的管芯、封裝襯底等的封裝件。根據(jù)一些實施例，底部填充物46分散在管芯40與半導(dǎo)體晶圓100之間的空間中，然后固化底部填充物46。接下來，將聚合物層48模制在管芯40和半導(dǎo)體晶圓100上。在一個實施例中，聚合物層48是模塑料、環(huán)氧樹脂等。聚合物層48可覆蓋管芯40、底部填充物46和鈍化層28。在一個實施例中，在聚合物層48固化后，執(zhí)行諸如研磨的平坦化步驟以使聚合物層48的頂面平齊。聚合物層48的剩余部分的頂面48A可高于管芯40的背面40B或與之平齊。圖2中所示結(jié)構(gòu)為晶圓上管芯組件200，其中，管芯40接合至用作中介層晶圓的半導(dǎo)體晶圓100。
[0042]圖3為示出了半導(dǎo)體晶圓100的背面結(jié)構(gòu)的形成的截面圖。圖3中所示的晶圓上管芯組件200是翻轉(zhuǎn)倒置的，因而使半導(dǎo)體襯底14朝上。對半導(dǎo)體襯底14的背面14B執(zhí)行背面研磨以使半導(dǎo)體襯底14變薄，直到露出TSV結(jié)構(gòu)16。介電層50和第三凸塊結(jié)構(gòu)52形成于半導(dǎo)體襯底14的背面14B上，其中，根據(jù)一些實施例，第三凸塊結(jié)構(gòu)52形成在芯片區(qū)10上并且電連接至TSV結(jié)構(gòu)16。在一個實施例中，第三凸塊結(jié)構(gòu)52為焊料凸塊。再分配線(RDL，未示出)可選地形成于介電層50內(nèi)部和/或上面，其中，該形成過程類似于介電層22中的金屬線和通孔的形成。第三凸塊結(jié)構(gòu)52可用于接合至附加的電氣部件(未示出)，這些部件可能為封裝襯底、印刷電路板(PCB)等。例如，第三凸塊結(jié)構(gòu)52的直徑大于第一凸塊結(jié)構(gòu)30的直徑或大于第二凸塊結(jié)構(gòu)42的直徑。
[0043]圖4至圖7為根據(jù)各個實施例的示出了在晶圓上管芯組件200的背面上形成壩狀結(jié)構(gòu)的中間階段的底視圖。
[0044]圖4是晶圓上管芯組件200的底視圖，其中，第三凸塊結(jié)構(gòu)52的陣列形成在半導(dǎo)體晶圓100的背面上的每個芯片區(qū)10上。相鄰的芯片區(qū)10由劃線區(qū)12分隔開，并且劃線區(qū)12形成設(shè)置有壩體結(jié)構(gòu)的交叉部分12A。每個芯片區(qū)10均包括與交叉部分12A鄰近的四個拐角區(qū)10C，并且根據(jù)一些實施例，隨后形成的壩體結(jié)構(gòu)會延伸至四個拐角區(qū)10C。
[0045]參見圖5，壩體結(jié)構(gòu)60在半導(dǎo)體晶圓100的背面上形成。在一個實施例中，壩體結(jié)構(gòu)60形成在與凸塊結(jié)構(gòu)52鄰近的介電層50上，而并未電連接至互連結(jié)構(gòu)20。壩體結(jié)構(gòu)60位于交叉部分12A上并且延伸至相鄰的芯片區(qū)10的拐角區(qū)10C，從而在晶圓上管芯組件200的背面上形成壩體結(jié)構(gòu)60的柵格陣列。壩體結(jié)構(gòu)60具有的寬度(Wd)大于或等于劃線區(qū)12的寬度(Ws)。例如，Wd彡80um。在一些實施例中，寬度(Wd)大于或等于第三凸塊結(jié)構(gòu)52的寬度(Wb)。例如，Wd彡(1至4) *Wb。壩體結(jié)構(gòu)60的高度與第三凸塊結(jié)構(gòu)52的高度(Hb)—樣或比其略小。如果用于壩體結(jié)構(gòu)60的材料具有高粘合性，則可從與晶圓級的加工和封裝兼容的各種材料中選擇。在一個實施例中，壩體結(jié)構(gòu)60由聚合物材料形成。例如，可使用諸如環(huán)氧樹脂或樹脂等流體狀的液體材料?？蓤?zhí)行固化步驟以使壩體結(jié)構(gòu)60固化。在一些實施例中，在隨后的切割工藝后，壩體結(jié)構(gòu)60會部分保留在芯片區(qū)10上，以便控制該組件與另一襯底之間的間隙。在一些實施例中，壩體結(jié)構(gòu)60可被認為是“應(yīng)力釋放部件”，其能夠在相鄰的芯片區(qū)10之間形成支撐并且建立柵格矩陣以減少或消除晶圓式翹曲。
[0046]接下來，參見圖6，對劃線區(qū)12執(zhí)行切割工藝以使單個組件300相互分離，因此將晶圓100的芯片區(qū)10切割成接合至相應(yīng)管芯40的多個中介層芯片10A。例如，在切割工藝中使用刀片或激光。在至少一個實施例中，單個組件300包括接合至中介層芯片10A的管芯40，而中介層芯片10A用于將管芯40連接至另一襯底，使得每個組件300也都被認為是中介層上管芯組件300。在切割工藝過程中，每個壩體結(jié)構(gòu)60都被切割成保留在中介層芯片10A的四個拐角區(qū)10C上的四個部分60A，因此保留部分60A用作在中介層上管芯組件300的背面上的壩體結(jié)構(gòu)。如圖7所示，在中介層上管芯組件300中，壩體結(jié)構(gòu)60A形成在中介層芯片10A的四個拐角區(qū)10C上，其中，四個拐角區(qū)10C受成對的第一拐角邊緣104和第二拐角邊緣10A2限定。因此，如圖7所示，壩體結(jié)構(gòu)60A的外邊緣60Ai和60A2與中介層芯片10A的拐角邊緣10Ai和10A2基本對齊。
[0047]圖8為示出了圖7中所示中介層上管芯組件300的截面圖，其中，第三凸塊結(jié)構(gòu)52和壩體結(jié)構(gòu)60A朝上。除非另有說明外，這些實施例中的參考數(shù)字代表圖1至圖3所示實施例中的類似元件。在中介層上管芯組件300中，管芯40接合至中介層芯片10A的正面10Af上并且被聚合物層48圍繞，而凸塊結(jié)構(gòu)52形成在中介層芯片10A的背面10Ab上，并且壩體結(jié)構(gòu)60A形成在中介層芯片10A的背面10Ab的拐角區(qū)10C上。拐角區(qū)10C由拐角邊緣10Ai和10A2限定。在一個實施例中，壩體結(jié)構(gòu)60A的外邊緣60Ai或60A2與中介層芯片10A的拐角邊緣10Ai基本對齊。在一個實施例中，壩體結(jié)構(gòu)60A的外邊緣eOAi或60A2與聚合物層48的外邊緣48Ai基本對齊。
[0048]在中介層上管芯組件300上形成壩體結(jié)構(gòu)60A之后，可實施其它封裝工藝。圖9為示出了根據(jù)各個實施例的在襯底上形成中介層上管芯組件的截面圖。除非另有說明，這些實施例中的參考數(shù)字代表圖1至圖3所示實施例中的類似元件。中介層上管芯組件300附接至襯底400以形成半導(dǎo)體封裝件500。襯底400可為具有高密度互連件的有機襯底、電路板、介電質(zhì)襯底或半導(dǎo)體襯底。在一個實施例中，襯底400為印刷電路板(PCB)，其由玻璃纖維或類似材料制成并且包括印制在板上用于連接各個部件和封裝件的電引線。中介層上管芯組件300通過將第三凸塊結(jié)構(gòu)52連接至襯底400上的連接件402上而電耦合至襯底400。在一些實施例中，連接件402由銅、銅合金、錫、錫合金、金、鎳、鈀或它們的組合形成。可選擇執(zhí)行回流工藝以使第三凸塊結(jié)構(gòu)52和連接件402相應(yīng)連接。根據(jù)一些實施例，在產(chǎn)生的封裝件500中，壩體結(jié)構(gòu)60A與襯底400接觸。壩體結(jié)構(gòu)60A成為障礙物以控制組件300與襯底400之間的間隙，從而防止回流工藝過程中的凸塊橋接和/或回流冷卻工藝過程中由于中介層芯片10A與襯底400之間的CTE (熱膨脹系數(shù))不匹配和翹曲不匹配而導(dǎo)致的凸塊破裂。與使環(huán)氧樹脂壩體分布在表面狀況有偏差的封裝襯底上的方法相比，本發(fā)明在將晶圓式組件200連接至襯底400之前將壩體結(jié)構(gòu)60設(shè)置在晶圓式組件200的介電層上，使得壩體結(jié)構(gòu)的高度和寬度更容易被控制并且顯著提高了壩體形成的產(chǎn)量和穩(wěn)定性。
[0049]圖10為示出了根據(jù)其它實施例的在晶圓上管芯組件的背面上形成的壩體結(jié)構(gòu)的頂視圖。除非另有說明，這些實施例中的參考數(shù)字代表圖4至圖7所述實施例中類似的元件。將壩體結(jié)構(gòu)70設(shè)置在相鄰的芯片區(qū)10的拐角區(qū)10C上，從而在晶圓上管芯組件200的背面上形成了壩體結(jié)構(gòu)70的柵格陣列。在一個實施例中，寬度(Wd)等于第三凸塊結(jié)構(gòu)52的寬度(Wb)。在一些實施例中，寬度(Wd)大于或小于第三凸塊結(jié)構(gòu)52的寬度(Wb)。壩體結(jié)構(gòu)70的高度與第三凸塊結(jié)構(gòu)52的高度(Hb)相同或比其略小。在一個實施例中，壩體結(jié)構(gòu)70由聚合物材料形成。例如，可使用諸如環(huán)氧樹脂或樹脂等流體狀的液體材料?？蓤?zhí)行固化步驟以使壩體結(jié)構(gòu)70固化。
[0050]圖11為示出了從圖10所示的晶圓上管芯組件200中分離出的單個組件300”的截面圖。除非另有說明，這些實施例中的參考數(shù)字代表圖7所示實施例中類似的元件。對劃線區(qū)12執(zhí)行切割工藝之后，分離出多個中介層上管芯組件300”。在至少一個實施例中，單個組件300”包括接合至中介層芯片10A的管芯40，而中介層芯片10A用于將管芯40連接至另一襯底，單個組件300”還包括位于中介層芯片10A的背面拐角區(qū)10C上的至少一個壩體結(jié)構(gòu)70。
[0051]圖12為示出了根據(jù)各個實施例的在襯底400上形成中介層上管芯組件300”的截面圖。除非另有說明，這些實施例中的參考數(shù)字代表圖9中所示實施例中類似的元件。中介層上管芯組件300”附接至襯底400以形成半導(dǎo)體封裝件500”。中介層上管芯組件300”通過將第三凸塊結(jié)構(gòu)52連接至襯底400上的連接件402而電耦合至襯底400?？蛇x地，執(zhí)行回流工藝以使第三凸塊結(jié)構(gòu)52和連接器402相應(yīng)連接。根據(jù)一些實施例，在產(chǎn)生的封裝件500”中，壩體結(jié)構(gòu)70與襯底400接觸。壩體結(jié)構(gòu)70成為障礙物以控制組件300”與襯底400之間的間隙。
[0052]根據(jù)一些實施例，一種半導(dǎo)體封裝件，包括:中介層芯片，其具有正面、背面和位于背面上的由中介層芯片的第一拐角邊緣和第二拐角邊緣限定的拐角區(qū)；管芯，接合至中介層芯片的正面；以及至少一個壩體結(jié)構(gòu)，位于中介層芯片的背面的拐角區(qū)上。壩體結(jié)構(gòu)包括與中介層芯片的第一拐角邊緣和第二拐角邊緣的至少其中一個對齊的邊緣。
[0053]根據(jù)一些實施例，形成一種組件的方法，包括:提供具有正面、背面和通過劃線區(qū)被分隔開的多個芯片區(qū)的晶圓；將管芯接合至晶圓的正面以形成晶圓上管芯組件；在晶圓背面的劃線區(qū)的交叉部分上形成多個壩體結(jié)構(gòu)；以及對劃線區(qū)執(zhí)行切割工藝以將晶圓上管芯組件分成多個單個組件。
[0054]根據(jù)一些實施例，一種半導(dǎo)體封裝件，包括:中介層芯片，其具有正面、背面和位于背面且由中介層芯片成對的第一拐角邊緣和第二拐角邊緣限定的四個拐角區(qū)；管芯，接合至中介層芯片的正面；聚合物層，形成在中介層芯片的正面并且圍繞管芯；四個聚合物壩體結(jié)構(gòu)，位于中介層芯片的背面的四個拐角區(qū)上，其中四個聚合物壩體結(jié)構(gòu)中的每一個均包括與中介層芯片的第一拐角邊緣對齊的第一邊緣和與中介層芯片的第二拐角邊緣對齊的第二邊緣；以及襯底，接合至中介層芯片的背面，其中四個聚合物壩體結(jié)構(gòu)設(shè)置在襯底與中介層芯片之間。
[0055]盡管已經(jīng)通過參考本發(fā)明的示例性實施例詳細地示出和描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解本發(fā)明有很多的變型實施例。雖然詳細描述了實施例及其特征，但是應(yīng)該理解，在不背離本發(fā)明的精神和范圍的情況下，在此可作出各種變化、替代和改變。
[0056]上述方法實施例示出了示例性步驟，但并非要求按說明的順序執(zhí)行。根據(jù)本公開的實施例的精神和范圍，視情況而定，步驟可以增加、替代、改變順序和/或消除。結(jié)合不同權(quán)利要求和/或不同實施例的實施例都在本發(fā)明的范圍內(nèi)，而這在本領(lǐng)域技術(shù)人員閱讀說明書之后將會顯而易見。
【權(quán)利要求】
1.一種半導(dǎo)體封裝件，包括: 中介層芯片，具有正面、背面和位于所述背面并且由所述中介層芯片的第一拐角邊緣和第二拐角邊緣限定的拐角區(qū)； 管芯，接合至所述中介層芯片的正面；以及 至少一個壩體結(jié)構(gòu)，位于所述中介層芯片的背面的拐角區(qū)上； 其中，所述壩體結(jié)構(gòu)包括與所述中介層芯片的第一拐角邊緣和第二拐角邊緣中的至少一個邊緣對齊的邊緣。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，還包括:位于所述中介層芯片的正面上并且圍繞所述管芯的聚合物層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝件，其中，所述聚合物層包括與所述壩體結(jié)構(gòu)的邊緣對齊的外邊緣。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述壩體結(jié)構(gòu)包括聚合物。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，還包括:位于所述中介層芯片的背面上的多個凸塊結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述中介層芯片包括: 半導(dǎo)體襯底，具有第一面和與所述第一面相對的第二面； 襯底通孔，穿過所述半導(dǎo)體襯底； 互連結(jié)構(gòu)，形成于所述半導(dǎo)體襯底的第一面上并且電連接至所述襯底通孔；以及 多個凸塊結(jié)構(gòu)，形成于所述半導(dǎo)體襯底的第二面上并且電連接至所述襯底通孔。
7.一種形成組件的方法，包括: 提供具有正面和背面的晶圓，所述晶圓包括被劃線區(qū)分隔的多個芯片區(qū)； 將管芯接合至所述晶圓的正面以形成晶圓上管芯組件； 在所述晶圓的背面上的所述劃線區(qū)的交叉部分上形成多個壩體結(jié)構(gòu)；以及 對所述劃線區(qū)執(zhí)行切割工藝以將所述晶圓上管芯組件分離成多個單個組件。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述多個芯片區(qū)中的每一個均包括與所述劃線區(qū)的交叉部分鄰近的四個拐角區(qū)，并且所述壩體結(jié)構(gòu)被形成為延伸至所述四個拐角區(qū)。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述晶圓包括: 半導(dǎo)體襯底，具有第一面和與所述第一面相對的第二面； 襯底通孔，穿過所述半導(dǎo)體襯底； 互連結(jié)構(gòu)，形成在所述半導(dǎo)體襯底的第一面上并且電連接至所述襯底通孔；以及 多個凸塊結(jié)構(gòu)，形成在所述半導(dǎo)體襯底的第二面上并且電連接至所述襯底通孔。
10.一種半導(dǎo)體封裝件，包括: 中介層芯片，具有正面、背面和位于所述背面上并且由所述中介層芯片的成對的第一拐角邊緣和成對的第二拐角邊緣限定的四個拐角區(qū)； 管芯，接合至所述中介層芯片的正面； 聚合物層，形成在所述中介層芯片的正面上并且圍繞所述管芯； 四個聚合物壩體結(jié)構(gòu)，位于所述中介層芯片背面的所述四個拐角區(qū)上，所述四個聚合物壩體結(jié)構(gòu)中的每一個均包括與所述中介層芯片的第一拐角邊緣對齊的第一邊緣和與所述中介層芯片的第二拐角邊緣對齊的第二邊緣；以及 襯底，接合至所述中介層芯片的背面，所述四個聚合物壩體結(jié)構(gòu)位于所述襯底與所述中介層芯片之間。
【文檔編號】H01L23/525GK104282650SQ201310422113
【公開日】2015年1月14日 申請日期:2013年9月16日 優(yōu)先權(quán)日:2013年7月10日
【發(fā)明者】吳志偉, 盧思維, 林俊成 申請人:臺灣積體電路制造股份有限公司