国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種倒裝高壓led芯片的結(jié)構(gòu)及其制造方法

      文檔序號:7007980閱讀:194來源:國知局
      一種倒裝高壓led芯片的結(jié)構(gòu)及其制造方法
      【專利摘要】本發(fā)明提供的一種倒裝高壓LED芯片的結(jié)構(gòu)及制造方法,結(jié)構(gòu)自上而下包括:襯底,n個芯片,每個芯片自上而下包括N-GaN、發(fā)光層、P-GaN,N-GaN表面上的N型接觸層,P-GaN表面上的P型接觸層,第一絕緣層,貫穿第一絕緣層與N型接觸層互連的N型接觸孔和與P型接觸層互聯(lián)的P型接觸孔,與第一芯片上的P型接觸孔連接的第一布線層,與第i芯片的N型接觸層和第i+1芯片的P型接觸層連接的第二布線層,與第n芯片的N型接觸層連接的第三布線層,第二絕緣層,貫穿第二絕緣層與第一布線層互連的第一布線接觸孔和與第三布線層互連的第三布線接觸孔,與第三布線接觸孔連接的N焊盤和與第一布線接觸孔連接的P焊盤,從而使倒裝芯片散熱好,出光面積大,不擋光,工藝簡單。
      【專利說明】一種倒裝高壓LED芯片的結(jié)構(gòu)及其制造方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及半導體光電芯片制造領(lǐng)域,尤其涉及一種倒裝高壓LED芯片的結(jié)構(gòu)及其制造方法。
      【背景技術(shù)】
      [0002]20世紀90年代末,在半導體器件照明時代的初期,居室照明主要是鎢白熾燈,緊湊型熒光燈由于高效率正被積極推廣。多數(shù)工作環(huán)境使用熒光燈,街道照明則以鈉燈為主。然而,高亮度可見光發(fā)光二極管(LED)已經(jīng)有很大的應用,以它為基礎(chǔ)的固體照明正在迅猛發(fā)展,即將引起照明歷史的又一次革命。盡管這種發(fā)展態(tài)勢勢如破竹,但是LED大芯片仍存在很多問題:
      [0003]第一,散熱難的問題,商業(yè)化的LED大芯片大多生長的藍寶石襯底上,然后將其固定在封裝支架上,這樣的LED大芯片主要通過傳導散熱,而藍寶石襯底由于較厚,所以熱量難于導出,熱量聚集在芯片會影響芯片可靠性,增加光衰和減少芯片壽命。
      [0004]第二,光效低的問題,電極擋光和引線的制作會減少芯片的出光,且電流擁擠容易產(chǎn)生擁擠效應,這些都會降低芯片的光效。
      [0005]第三,封裝復雜的問題,單個LED芯片的電壓為3V左右,而LED大芯片則需要變壓或者將多個單個LED芯片封裝成串聯(lián),這些都增加了封裝和應用的難度,工藝難度加大,使整個芯片的可靠性變差。
      [0006]而大多的倒裝芯片都是將一顆顆芯片上分散的η焊盤對準到已布好線的基板上實現(xiàn)其串聯(lián),形成倒裝高壓芯片,這樣使倒裝焊接對準工藝難度加大,成本高,良率低。因此需要一種新的倒裝高壓LED芯片的結(jié)構(gòu)及其相應的制作方法,以解決上述問題。

      【發(fā)明內(nèi)容】

      [0007]本發(fā)明的目的在于提供一種倒裝高壓LED芯片的結(jié)構(gòu)及其制造方法,能夠改善高壓LED芯片散熱問題,以及提高光效和簡化封裝。
      [0008]為了解決上述問題,本發(fā)明提供的一種倒裝高壓LED芯片的結(jié)構(gòu)的制造方法包括如下步驟:
      [0009]提供一襯底,在所述襯底表面上生長N型氮化鎵層、在所述N型氮化鎵層上生長發(fā)光層、在所述發(fā)光層上生長P型氮化鎵層,以形成外延層,在所述外延層中刻蝕形成溝槽,所述溝槽露出襯底表面,使所述外延層形成彼此相互絕緣獨立的第一至第η芯片,η為大于等于2的整數(shù);
      [0010]對每一所述芯片進行刻蝕,以在每一所述芯片表面形成均勻分布的貫穿P型氮化鎵層、發(fā)光層、直到停留在N型氮化鎵層表面上的小孔,在每一所述小孔內(nèi)的N型氮化鎵層表面上沉積一 N型接觸層,在每一所述芯片除所述小孔以外的P型氮化鎵層表面上沉積一P型接觸層;
      [0011]在所述外延層和P型接觸層的表面以及所述溝槽和小孔內(nèi)沉積第一絕緣層;[0012]在所述第一芯片上的部分第一絕緣層上以及與所述第一芯片的P型接觸層連接的P型接觸孔內(nèi)沉積第一布線層,在所述第i芯片和第i+Ι芯片之間的部分第一絕緣層上以及與所述第i芯片上的N型接觸層連接的N型接觸孔內(nèi),以及與所述第i+Ι芯片上的P型接觸層連接的P型接觸孔內(nèi)沉積第二布線層,i為大于等于I且小于η的整數(shù),在所述第η芯片上的部分絕緣層上以及所述第η芯片上的N型接觸層連接的N型接觸孔內(nèi)沉積第三布線層;
      [0013]在所述第一布線層、第二布線層和第三布線層的表面上以及位于所述第一布線層、第二布線層和第三布線層彼此之間的第一絕緣層的表面上沉積第二絕緣層;
      [0014]在所述第二絕緣層表面分別刻蝕出直到與所述第一布線層互連的第一布線接觸孔和直到與所述第三布線層互連的第三布線接觸孔;以及
      [0015]制造相互絕緣的一 P焊盤和一 N焊盤,所述P焊盤覆蓋在部分所述第二絕緣層的表面上及所述第一布線接觸孔內(nèi),所述N焊盤覆蓋在另一部分所述第二絕緣層的表面上及所述第三布線接觸孔內(nèi),形成倒裝高壓LED。
      [0016]進一步的,所述P焊盤和N焊盤對稱分布且之間的間隔為50um-150um。
      [0017]進一步的,η的取值范圍是2-100。
      [0018]進一步的,所述第一絕緣層為氮化鋁第一絕緣層,二氧化硅第一絕緣層,氮化硅第一絕緣層,氮氧化硅第一絕緣層,三氧化二鋁第一絕緣層、聚酰亞胺第一絕緣層或分布布拉格反射鏡第一絕緣層中的一種。
      [0019]進一步的,所述第二絕緣層為氮化鋁第二絕緣層,二氧化硅第二絕緣層,氮化硅第二絕緣層,氮氧化硅第二絕緣層,三氧化二鋁第二絕緣層或聚酰亞胺第二絕緣層中的一種。
      [0020]進一步的,所述第一絕緣層和第二絕緣層采用濺射、蒸發(fā)或噴涂工藝形成。
      [0021]本發(fā)明為了達到另一目的,還提供一種倒裝高壓LED芯片的結(jié)構(gòu),包括:
      [0022]襯底,位于所述襯底表面上彼此互相絕緣獨立的第一至第η芯片,η為大于等于2的整數(shù),每一所述芯片包括位于襯底表面上的N型氮化鎵層、位于所述N型氮化鎵層上的發(fā)光層、以及位于所述發(fā)光層上的P型氮化鎵層;
      [0023]每一所述芯片表面均勻分布的貫穿P型氮化鎵層、發(fā)光層直到停留在N型氮化鎵層表面上的小孔,位于每一所述小孔內(nèi)的N型氮化鎵層表面上的一 N型接觸層,位于每一所述芯片的P型氮化鎵層表面上的一 P型接觸層;
      [0024]填充滿各所述芯片之間和各所述小孔內(nèi)以及覆蓋在所述P型接觸層和P型氮化鎵層的表面上的第一絕緣層;
      [0025]分別貫穿所述第一絕緣層、直到與所述N型接觸層互連的N型接觸孔和直到與所P型接觸層互連的P型接觸孔;
      [0026]第一布線層,位于所述第一芯片上的部分第一絕緣層上且填充滿與所述第一芯片上的P型接觸層連接的P型接觸孔;
      [0027]第二布線層,位于所述第i芯片和第i + Ι芯片之間的部分第一絕緣層上且填充滿與所述第i芯片上的N型接觸層連接的N型接觸孔,以及填充滿與所述第i+Ι芯片上的P型接觸層連接的P型接觸孔,i為大于等于I且小于η的整數(shù);
      [0028]第三布線層,位于所述第η芯片上的部分絕緣層上且填充滿與所述第η芯片上的N型接觸層連接的N型接觸孔;[0029]第二絕緣層,位于所述第一布線層、第二布線層和第三布線層的表面上及位于所述第一布線層、第二布線層和第三布線層彼此之間的第一絕緣層表面上;
      [0030]分別貫穿所述第二絕緣層、直到與所述第一布線層互連的第一布線接觸孔和直到與所述第三布線層互連的第三布線接觸孔;以及
      [0031]相互絕緣的P焊盤和N焊盤,所述P焊盤位于部分所述第二絕緣層的表面上且填充滿所述第一布線接觸孔,所述N焊盤位于另一部分所述絕緣層的表面上且填充滿所述第三布線接觸孔。
      [0032]由上述技術(shù)方案可知,與傳統(tǒng)的LED大芯片相比,本發(fā)明提供的一種倒裝高壓LED芯片具有以下技術(shù)優(yōu)點:
      [0033]不僅可以做成大芯片,由于兩個焊盤對稱分布、倒裝接觸面積大,且發(fā)光層離基板近,可以很容易的將熱量導出,因此大芯片的散熱速度快,散熱效果非常好,電流密度小,發(fā)熱少;此外,本發(fā)明的倒裝高壓LED芯片兼有高壓芯片高電壓低電流的優(yōu)勢,電路簡單;另夕卜,本發(fā)明的倒裝高壓LED芯片一方面不用客戶打線,另一方面倒裝焊對準容易,對電路板布置要求精度低,倒裝焊接工藝簡單,同時兼有倒裝芯片避開了電極和引線擋光的問題,同樣提高芯片的光效,且封裝工藝簡單。
      【專利附圖】

      【附圖說明】
      [0034]圖1是本發(fā)明一種倒裝高壓LED芯片的結(jié)構(gòu)的制造方法的流程示意圖;
      [0035]圖2a至圖1Oa是本發(fā)明實施例一和實施例二中的倒裝高壓LED芯片的結(jié)構(gòu)的制造方法的剖面結(jié)構(gòu)示意圖;
      [0036]圖2b至圖1Ob是本發(fā)明實施例一的倒裝高壓LED芯片的結(jié)構(gòu)的制造方法的俯視結(jié)構(gòu)示意圖;
      [0037]圖2c至圖1Oc是本發(fā)明實施例二的倒裝高壓LED芯片的結(jié)構(gòu)的制造方法的俯視結(jié)構(gòu)示意圖。
      【具體實施方式】
      [0038]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂,下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
      [0039]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施,本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣,因此本發(fā)明不受下面公開的具體實施的限制。
      [0040]其次,本發(fā)明利用示意圖進行詳細描述,在詳述本發(fā)明實施例時,為便于說明,表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大,而且所述示意圖只是實例,其在此不應限制本發(fā)明保護的范圍。此外,在實際制作中應包含長度、寬度及深度的三維空間尺寸。
      [0041]實施例一
      [0042]下面以圖1所示的方法流程為例,結(jié)合附圖2a至IOa以及附圖2b至10b,對一種倒裝高壓LED芯片的結(jié)構(gòu)的制造方法進行詳細描述。
      [0043]在步驟SI中,提供一襯底1,所述襯底可以是藍寶石襯底,在所述藍寶石襯底表面上生長外延層2,所述外延層2的生長過程依次為:在所述襯底表面上生長N型氮化鎵層(N-GaN)21,在所述N型氮化鎵層21上生長發(fā)光層22,在所述發(fā)光層22上生長P型氮化鎵層(P-GaN) 23,對所述外延層2采用感應耦合等離子(ICP)刻蝕方法,去除部分外延層,在所述外延層中形成溝槽3,所述溝槽露出藍寶石襯底表面,使所述外延層刻蝕成η個彼此相互絕緣獨立的芯片,每個芯片可以為正方形,則芯片大小可以是ImmX 1mm,每個芯片也可以為長方形,如芯片大小可以是0.5mmX lmm,或芯片還可以是其他大小的芯片,所述η個芯片分別為第一芯片至第η芯片,η為大于等于2的整數(shù),η的取值范圍可以是2-100的整數(shù),如圖2a和2b所示,圖2a所示的是步驟SI后的剖面結(jié)構(gòu)示意圖,圖2b所示的是步驟SI后的俯視結(jié)構(gòu)示意圖。
      [0044]在步驟S2中,通過光刻和刻蝕技術(shù)對每一所述芯片進行刻蝕,以在每一所述芯片表面形成均勻分布的多個小孔4,在本發(fā)明的最佳實施例中,每一所述芯片表面形成的小孔的數(shù)目為9個,每個所述小孔是直徑D為45um的圓孔,所述小孔貫穿P型氮化鎵層、發(fā)光層,直到停留在N型氮化鎵層的表面上,如圖3a和3b所示,圖3a所示的是步驟S2中形成小孔的剖面結(jié)構(gòu)示意圖,圖3b所示的是步驟S2中形成小孔的俯視結(jié)構(gòu)示意圖。
      [0045]然后,在每一所述芯片除所述小孔以外的P型氮化鎵層的表面上,采用光刻和腐蝕技術(shù)依次沉積NiAg (鎳銀)金屬層,以形成一 P型接觸層5,優(yōu)選的,所述鎳和銀的厚度分別為丨人和3000A,在每一所述小孔底部的N型氮化鎵層表面上,采用電子束蒸發(fā)依次沉積Cr/Ni/Au (鉻/鎳/金/),以形成一 N型接觸層6,優(yōu)選的,所述鉻、鎳和金的厚度分別為200人、200人和2000人,如圖4a和4b所示,圖4a所示的是步驟S2中形成N型接觸層和P型接觸層的剖面結(jié)構(gòu)示意圖,圖4b所示的是步驟S2中形成N型接觸層和P型接觸層的俯視結(jié)構(gòu)示意圖。
      [0046]在步驟S3中,可以采用濺射、蒸發(fā)或噴涂工藝沉積氮化硅(SiN)第一絕緣層7,使所述氮化硅(SiN)第一絕緣層7覆蓋在所述外延層和P型接觸層的表面以及填充滿所述芯片之間的溝槽3和各所述小孔4,優(yōu)選的,所述氮化硅第一絕緣層的厚度為2um-2.5um,如圖5a和5b所示,圖5a所示的是步驟S3中形成第一絕緣層的剖面結(jié)構(gòu)示意圖,圖5b所示的是步驟S3中形成第一絕緣層的俯視結(jié)構(gòu)示意圖。
      [0047]在步驟S4中,采用光刻和刻蝕技術(shù)在所述氮化硅第一絕緣層表面打孔,分別在所述氮化硅第一絕緣層表面刻蝕出N型接觸孔8和P型接觸孔9,每個所述N型接觸孔與一所述N型接觸層6的表面連接,優(yōu)選的,每個所述N型接觸孔是直徑為30um的圓孔,每個所述P型接觸孔與一所述P型接觸層5的表面連接,優(yōu)選的,每個所述P型接觸孔是直徑為30um的圓孔,在每一所述芯片的P型接觸層的表面上均存在P型接觸孔,在本實施例中,每一所述芯片的P型接觸層的表面上存在3個P型接觸孔,具體布置如圖6a和圖6b所示。圖6a所示的是在步驟S4中形成N型接觸孔和P型接觸孔的剖面結(jié)構(gòu)示意圖,圖6b所示的是在步驟S4中形成N型接觸孔和P型接觸孔的俯視結(jié)構(gòu)示意圖。
      [0048]在步驟S5中,采用光刻和蒸發(fā)技術(shù)同步形成第一布線層10、第二布線層11和第三布線層12,所述布線層形成的過程與步驟S2中的N型接觸層的形成過程相同,具體參數(shù)工藝參見步驟S2,在此不再一一贅述。
      [0049]其中,在所述第一芯片上的部分第一絕緣層上以及與所述第一芯片的P型接觸層連接的P型接觸孔內(nèi)沉積所述第一布線層,也就是說,所述第一布線層通過P型接觸孔和第一芯片的P型接觸層5連接;[0050]在所述第i芯片和第i+Ι芯片表面以及兩者之間的部分第一絕緣層上以及與所述第i芯片上的N型接觸層連接的N型接觸孔內(nèi),以及與所述第i+Ι芯片上的P型接觸層連接的P型接觸孔內(nèi)沉積所述第二布線層,i為大于等于I且小于η的整數(shù),也就是說,所述第二布線層將所述第一芯片的N型接觸層和第二芯片的P型接觸層通過第一絕緣層中的N型接觸孔和P型接觸孔串聯(lián),同理,所述第二布線層將所述第二芯片的N型接觸層又和第三芯片的P型接觸層通過第一絕緣層中的N型接觸孔和P型接觸孔串聯(lián),直至第二布線層將第η-l芯片的N型接觸層和第η芯片的P型接觸層通過第一絕緣層中的N型接觸孔和P型接觸孔串聯(lián),每兩個芯片串聯(lián)的第二布線層是彼此相互獨立的;
      [0051]在所述第η芯片上的部分第一絕緣層上以及與所述第η芯片上的N型接觸層連接的N型接觸孔內(nèi)沉積所述第三布線層,也就是說,所述第三布線層通過N型接觸孔和第η芯片的N型接觸層連接,如圖7a和7b所示,圖7a所示的是在步驟S5中形成第一布線層、第二布線層和第三布線層的剖面結(jié)構(gòu)示意圖,圖7b所示的是在步驟S5中形成第一布線層、第二布線層和第三布線層的俯視結(jié)構(gòu)示意圖。
      [0052]在步驟S6中,在所述第一布線層10、第二布線層11和第三布線層12的表面上以及位于所述第一布線層10、第二布線層11和第三布線層12彼此之間的氮化硅第一絕緣層7的表面上,同樣可以采用濺射、蒸發(fā)或噴涂工藝沉積氮化硅第二絕緣層13,優(yōu)選的,所述氮化硅第二絕緣層的厚度為2um,如圖8a和8b所示,圖8a所示的是步驟S6中形成第二絕緣層的剖面結(jié)構(gòu)示意圖,圖8b所示的是步驟S6中形成第二絕緣層的俯視結(jié)構(gòu)示意圖。
      [0053]在步驟S7中,采用光刻和刻蝕技術(shù)在所述氮化硅第二絕緣層13表面打孔,分別在所述氮化硅第二絕緣層表面刻蝕出第一布線接觸孔14和第三布線接觸孔15,每個所述第一布線接觸孔均與所述第一芯片中的第一布線層的表面連接,優(yōu)選的,每個所述第一布線接觸孔是直徑為50um的圓孔,每個所述第三布線接觸孔均與所述第η芯片中的第三布線層的表面連接,優(yōu)選的,每個所述第三布線接觸孔是直徑為50um的圓孔,本發(fā)明中存在至少一個第一布線接觸孔和第三布線接觸孔,在本實施例中,可以存在3個第一布線接觸孔,第三布線接觸孔可以為4個,具體布置如圖9a和圖9b所示,圖9a所示的是在步驟S7中形成第一布線接觸孔和第三布線接觸孔的剖面結(jié)構(gòu)示意圖,圖%所示的是在步驟S7中形成第一布線接觸孔和第三布線接觸孔的俯視結(jié)構(gòu)示意圖。
      [0054]在步驟S8中,采用光刻和蒸發(fā)技術(shù)制造相互絕緣的一 P焊盤16和一 N焊盤17,按照本實施例的步驟S2中的過程形成如N型接觸層的結(jié)構(gòu)后,再在如N型接觸層的結(jié)構(gòu)表
      面上沉積一錫層形成所述焊盤,優(yōu)選的,所述錫層的厚度為2000A ,其他具體參數(shù)工藝參
      見本實施例的步驟S2,在此不再一一贅述。所述P焊盤覆蓋在部分所述第二絕緣層的表面上及所述第一布線接觸孔內(nèi),因此,所述P焊盤通過三個第一布線接觸孔和第一芯片的第一布線層及P型接觸層連接;所述N焊盤覆蓋在另一部分所述第二絕緣層的表面上及所述第三布線接觸孔內(nèi),因此所述N焊盤通過四個第三布線接觸孔和第η芯片的第三布線層及N型接觸層連接,所述P焊盤和N焊盤對稱分布,且所覆蓋的面積大小接近,形成倒裝高壓LED,如圖1Oa和IOb所示,圖1Oa所示的是在步驟S8中形成P焊盤和N焊盤的剖面結(jié)構(gòu)示意圖,圖1Ob所示的是在步驟S8中形成P焊盤和N焊盤的俯視結(jié)構(gòu)示意圖。
      [0055]實施例二
      [0056]下面以圖1所示的方法流程為例,結(jié)合附圖2a至IOa以及附圖2c至10c,對一種倒裝高壓LED芯片的結(jié)構(gòu)的制造方法進行詳細描述。
      [0057]在步驟SI中,提供一襯底1,所述襯底可以是藍寶石襯底,在所述藍寶石襯底表面上生長外延層2,所述外延層2的生長過程依次為:在所述襯底表面上生長N型氮化鎵層21,在所述N型氮化鎵層21上生長發(fā)光層22,在所述發(fā)光層22上生長P型氮化鎵層23,且使所述P型氮化鎵層23的厚度比N型氮化鎵層21的厚度薄,對所述外延層2采用ICP刻蝕方法,去除部分外延層,在所述外延層中形成溝槽3,所述溝槽露出藍寶石襯底表面,使所述外延層刻蝕成η個彼此相互絕緣獨立的芯片,每個芯片可以為正方形,則芯片大小可以是ImmX Imm,每個芯片也可以為長方形,如芯片大小可以是0.5mmX lmm,或芯片還可以是其他大小的芯片,所述η個芯片分別為第一芯片至第η芯片,η為大于等于2的整數(shù),η的取值范圍可以是2-100的整數(shù),如圖2a和2c所示,圖2c所示的是步驟SI后的俯視結(jié)構(gòu)示意圖。
      [0058]在步驟S2中,通過光刻和刻蝕技術(shù)對每一所述芯片進行刻蝕,以在每一所述芯片表面形成均勻分布的多個小孔4,每一所述芯片表面形成的小孔的數(shù)目可以為6個,在本發(fā)明的最佳實施例中,每一所述芯片表面形成的小孔的數(shù)目為9個,每個所述小孔是直徑D為50um的圓孔,所述小孔貫穿P型氮化鎵層、發(fā)光層,直到停留在N型氮化鎵層的表面上,如圖3a和3c所示,圖3c所示的是步驟S2中形成小孔的俯視結(jié)構(gòu)示意圖。
      [0059]然后,在每一所述芯片除所述小孔以外的P型氮化鎵層的表面上,采用光刻和腐蝕技術(shù)沉積一 P型接觸層5,所述P型接觸層如采用氧化銦錫(ITO)透明導電膜形成,優(yōu)選的,所述P型接觸層的厚度為3000?,在每一所述小孔底部的N型氮化鎵層表面上沉積一 N型接觸層6,所述N型接觸層形成的過程參見實施例一的步驟S2中的N型接觸層,在此不再一一贅述,形成圖4a和4c,圖4c所示的是步驟S2中形成N型接觸層和P型接觸層的俯視結(jié)構(gòu)示意圖。
      [0060]在步驟S3中,在所述外延層和P型接觸層的表面以及所述芯片之間的溝槽內(nèi)和各所述小孔內(nèi)沉積分布布拉格反射鏡(DBR)第一絕緣層7,所述DBR第一絕緣層由二氧化硅(Si02)和二氧化鈦(Ti02)的若干周期疊加而形成,優(yōu)選的,所述DBR第一絕緣層的厚度為2um-2.5um,如圖5a和5c所示,圖5c所示的是步驟S3中形成第一絕緣層的俯視結(jié)構(gòu)示意圖。
      [0061]在步驟S4中,采用光刻和刻蝕技術(shù)在所述DBR第一絕緣層表面打孔,分別在所述DBR第一絕緣層表面刻蝕出N型接觸孔8和P型接觸孔9,所述N型接觸孔8和P型接觸孔9分別形成的過程參見實施例一的步驟S4中的N型接觸孔8和P型接觸孔9,在此不再一一贅述,與實施例一的步驟S4中的區(qū)別在于:每個所述N型接觸孔和P型接觸孔的大小相同或不同,優(yōu)選的,每個所述N型接觸孔和P型接觸孔是直徑為35um的圓孔,具體布置如圖6a和圖6c所示,圖6c所示的是在步驟S4中形成N型接觸孔和P型接觸孔的俯視結(jié)構(gòu)示意圖。
      [0062]在步驟S5中,采用光刻和蒸發(fā)技術(shù)同步形成第一布線層10、第二布線層11和第三布線層12,所述布線層形成的過程參見實施例一的步驟S5,具體參數(shù)工藝也請參見實施例一的步驟S5,在此不再一一贅述,形成圖7a和7c,圖7c所示的是在步驟S5中形成第一布線層、第二布線層和第三布線層的俯視結(jié)構(gòu)示意圖。
      [0063]在步驟S6中,在所述第一布線層10、第二布線層11和第三布線層12的表面上以及位于所述第一布線層10、第二布線層11和第三布線層12彼此之間的DBR第一絕緣層7的表面上沉積氮化硅第二絕緣層13,優(yōu)選的,所述氮化硅第二絕緣層的厚度為2um-2.5um,如圖8a和8c所示,圖8c所示的是步驟S6中形成第二絕緣層的俯視結(jié)構(gòu)示意圖。
      [0064]在步驟S7中,采用光刻和刻蝕技術(shù)在所述氮化硅第二絕緣層13表面打孔,分別在所述氮化硅第二絕緣層表面刻蝕出第一布線接觸孔14和第三布線接觸孔15,每個所述第一布線接觸孔均與所述第一芯片中的第一布線層的表面連接,優(yōu)選的,每個所述第一布線接觸孔是直徑為50um的圓孔,每個所述第三布線接觸孔均與所述第η芯片中的第三布線層的表面連接,優(yōu)選的,每個所述第三布線接觸孔是直徑為50um的圓孔,本發(fā)明中存在至少一個第一布線接觸孔和第三布線接觸孔,在本發(fā)明的最佳實施例中,存在3個第一布線接觸孔,第三布線接觸孔4個,具體布置如圖9a和圖9c所示,圖9c所示的是在步驟S7中形成第一布線接觸孔和第三布線接觸孔的俯視結(jié)構(gòu)示意圖。
      [0065]在步驟S8中,采用光刻和蒸發(fā)技術(shù)制造相互絕緣的一 P焊盤16和一 N焊盤17,按照實施例一的步驟S2中的過程形成如N型接觸層的結(jié)構(gòu)后,再在如N型接觸層的表面上沉積一錫層形成所述焊盤,優(yōu)選的,所述錫層的厚度為2000A,其他具體參數(shù)工藝參見實施例一的步驟S2,在此不再一一贅述。所述P焊盤覆蓋在部分所述DBR第二絕緣層的表面上及所述第一布線接觸孔內(nèi),因此,所述P焊盤通過三個第一布線接觸孔和第一芯片的第一布線層及P型接觸層連接;所述N焊盤覆蓋在另一部分所述DBR第二絕緣層的表面上及所述第三布線接觸孔內(nèi),因此所述N焊盤通過四個第三布線接觸孔和第η芯片的第三布線層及N型接觸層連接,所述P焊盤和N焊盤對稱分布,且所覆蓋的面積大小接近,形成倒裝高壓LED,如圖1Oa和IOc所示,圖1Oc所示的是在步驟S8中形成P焊盤和N焊盤的俯視結(jié)構(gòu)示意圖。
      [0066]在實施例一和實施例二中,所述第一絕緣層和第二絕緣層使用的材料還可為氮化
      鋁,二氧化硅,氮氧化硅,三氧化二鋁或聚酰亞胺中的一種。
      [0067]通過實施例一和實施例二,本發(fā)明還可以提供一種倒裝高壓LED芯片,包括:
      [0068]襯底,位于所述襯底表面上彼此互相絕緣獨立的第一至第η芯片,η為大于等于2的整數(shù),每一所述芯片包括位于襯底表面上的N型氮化鎵層、位于所述N型氮化鎵層上的發(fā)光層、以及位于所述發(fā)光層上的P型氮化鎵層;每一所述芯片表面均勻分布的貫穿P型氮化鎵層、發(fā)光層直到停留在N型氮化鎵層表面上的小孔,位于每一所述小孔內(nèi)的N型氮化鎵層表面上的一N型接觸層,位于每一所述芯片的P型氮化鎵層表面上的一 P型接觸層;位于所述芯片之間及所述N型接觸層和P型接觸層之間的第一絕緣層;分別貫穿所述第一絕緣層、直到與所述N型接觸層互連的N型接觸孔和直到與所述P型接觸層互連的P型接觸孔;第一布線層,位于所述第一芯片上的部分第一絕緣層上且填充滿與所述第一芯片上的P型接觸層連接的P型接觸孔;第二布線層,位于所述第i芯片和第i+Ι芯片之間的部分第一絕緣層上且填充滿與所述第i芯片上的N型接觸層連接的N型接觸孔,以及填充滿與所述第i+1芯片上的P型接觸層連接的P型接觸孔,i為大于等于I且小于η的整數(shù);第三布線層,位于所述第η芯片上的部分絕緣層上且填充滿與所述第η芯片上的N型接觸層連接的N型接觸孔;第二絕緣層,位于所述第一布線層、第二布線層和第三布線層的表面上及位于所述第一布線層、第二布線層和第三布線層彼此之間的第一絕緣層表面上;分別貫穿所述第二絕緣層、直到與所述第一布線層互連的第一布線接觸孔和直到與所述第三布線層互連的第三布線接觸孔;以及相互絕緣的P焊盤和N焊盤,所述P焊盤位于所述第二絕緣層的一半表面上且填充滿所述第一布線接觸孔,所述N焊盤位于所述絕緣層的另一半表面上且填充滿所述第三布線接觸孔。
      [0069]由實施例一和實施例二的制造方法獲得的倒裝高壓LED芯片,不僅可以做成大芯片,由于兩個焊盤對稱分布、倒裝接觸面積大,且P型氮化鎵層比N型氮化鎵層薄,使發(fā)光層離基板近,可以很容易的將熱量導出,因此本發(fā)明公開的倒裝高壓LED芯片的散熱速度快,散熱效果非常好,電流密度小,發(fā)熱少;此外,本發(fā)明公開的倒裝高壓LED芯片兼有高壓芯片高電壓低電流的優(yōu)勢,電路簡單;另外,本發(fā)明的倒裝高壓LED芯片一方面不用客戶打線,另一方面倒裝焊接對準容易,對電路板布置要求精度低,倒裝焊接工藝簡單,同時兼有倒裝芯片避開了電極和引線擋光的問題,同樣提高芯片的光效,且封裝工藝簡單。
      [0070]本發(fā)明雖然以較佳實施例公開如上,但其并不是用來限定權(quán)利要求,任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi),都可以做出可能的變動和修改,因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。
      【權(quán)利要求】
      1.一種倒裝高壓LED芯片的結(jié)構(gòu)的制造方法,其特征在于,包括如下步驟: 提供一襯底,在所述襯底表面上生長N型氮化鎵層、在所述N型氮化鎵層上生長發(fā)光層、在所述發(fā)光層上生長P型氮化鎵層,以形成外延層,在所述外延層中刻蝕形成溝槽,所述溝槽露出襯底表面,使所述外延層形成彼此相互絕緣獨立的第一至第η芯片,η為大于等于2的整數(shù); 對每一所述芯片進行刻蝕,以在每一所述芯片表面形成均勻分布的貫穿P型氮化鎵層、發(fā)光層、直到停留在N型氮化鎵層表面上的小孔,在每一所述小孔內(nèi)的N型氮化鎵層表面上沉積一 N型接觸層,在每一所述芯片除所述小孔以外的P型氮化鎵層表面上沉積一 P型接觸層; 在所述外延層和P型接觸層的表面以及所述溝槽和小孔內(nèi)沉積第一絕緣層; 在所述第一絕緣層表面分別刻蝕出直到與所述N型接觸層互連的N型接觸孔和直到與所述P型接觸層互連的P型接觸孔; 在所述第一芯片上的部分第一絕緣層上以及與所述第一芯片的P型接觸層連接的P型接觸孔內(nèi)沉積第一布線層,在所述第i芯片和第i+Ι芯片之間的部分第一絕緣層上以及與所述第i芯片上的N型接觸層連接的N型接觸孔內(nèi),以及與所述第i+Ι芯片上的P型接觸層連接的P型接觸孔內(nèi)沉積第二布線層,i為大于等于I且小于η的整數(shù),在所述第η芯片上的部分絕緣層上以及與所述第η芯片上的N型接觸層連接的N型接觸孔內(nèi)沉積第三布線層; 在所述第一布線層、第二布線層和第三布線層的表面上以及位于所述第一布線層、第二布線層和第三布線層彼此之間的第一絕緣層的表面上沉積第二絕緣層; 在所述第二絕緣層表面分別刻蝕出直到與所述第一布線層互連的第一布線接觸孔和直到與所述第三布線層互連的第三布線接觸孔;以及 制造相互絕緣的一 P焊盤和一 N焊盤,所述P焊盤覆蓋在部分所述第二絕緣層的表面上及所述第一布線接觸孔內(nèi),所述N焊盤覆蓋在另一部分所述第二絕緣層的表面上及所述第三布線接觸孔內(nèi),形成倒裝高壓LED。
      2.如權(quán)利要求1所述的制造方法,其特征在于:所述P焊盤和N焊盤對稱分布且之間的間隔為50um-150um。
      3.如權(quán)利要求1所述的制造方法,其特征在于:n的取值范圍是2-100的整數(shù)。
      4.如權(quán)利要求1所述的制造方法,其特征在于:所述第一絕緣層為氮化鋁第一絕緣層,二氧化硅第一絕緣層,氮化硅第一絕緣層,氮氧化硅第一絕緣層,三氧化二鋁第一絕緣層、聚酰亞胺第一絕緣層或分布布拉格反射鏡第一絕緣層中的一種。
      5.如權(quán)利要求1所述的制造方法,其特征在于:所述第二絕緣層為氮化鋁第二絕緣層,二氧化硅第二絕緣層,氮化硅第二絕緣層,氮氧化硅第二絕緣層,三氧化二鋁第二絕緣層或聚酰亞胺第二絕緣層中的一種。
      6.如權(quán)利要求1所述的制造方法,其特征在于:所述第一絕緣層和第二絕緣層采用濺射、蒸發(fā)或噴涂工藝形成。
      7.一種利用權(quán)利要求1至6所述的倒裝高壓LED芯片的結(jié)構(gòu)的制造方法所制備的倒裝高壓LED芯片的結(jié)構(gòu),其特征在于,包括: 襯底,位于所述襯底表面上彼此互相絕緣獨立的第一至第η芯片,η為大于等于2的整數(shù),每一所述芯片包括位于襯底表面上的N型氮化鎵層、位于所述N型氮化鎵層上的發(fā)光層、以及位于所述發(fā)光層上的P型氮化鎵層; 每一所述芯片表面均勻分布的貫穿P型氮化鎵層、發(fā)光層直到停留在N型氮化鎵層表面上的小孔,位于每一所述小孔內(nèi)的N型氮化鎵層表面上的一 N型接觸層,位于每一所述芯片的P型氮化鎵層表面上的一 P型接觸層; 填充滿各所述芯片之間和各所述小孔內(nèi)以及覆蓋在所述P型接觸層和P型氮化鎵層的表面上的第一絕緣層; 分別貫穿所述第一絕緣層、直到與所述N型接觸層互連的N型接觸孔和直到與所述P型接觸層互連的P型接觸孔; 第一布線層,位于所述第一芯片上的部分第一絕緣層上且填充滿與所述第一芯片上的P型接觸層連接的P型接觸孔; 第二布線層,位于所述第i芯片和第i+1芯片之間的部分第一絕緣層上且填充滿與所述第i芯片上的N型接觸層連接的N型接觸孔,以及填充滿與所述第i+Ι芯片上的P型接觸層連接的P型接觸孔,i為大于等于I且小于η的整數(shù); 第三布線層,位于所述第η芯片上的部分絕緣層上且填充滿與所述第η芯片上的N型接觸層連接的N型接觸孔; 第二絕緣層,位于所述第一布線層、第二布線層和第三布線層的表面上及位于所述第一布線層、第二布線層和第三布線層彼此之間的第一絕緣層表面上; 分別貫穿所述第二絕緣層、直到與所述第一布線層互連的第一布線接觸孔和直到與所述第三布線層互連的第三布線接觸孔;以及 相互絕緣的P焊盤和N焊盤,所述P焊盤位于部分所述第二絕緣層的表面上且填充滿所述第一布線接觸孔,所述N焊盤位于另一部分所述絕緣層的表面上且填充滿所述第三布線接觸孔。
      【文檔編號】H01L33/48GK103500790SQ201310465534
      【公開日】2014年1月8日 申請日期:2013年10月8日 優(yōu)先權(quán)日:2013年10月8日
      【發(fā)明者】封飛飛, 張昊翔, 萬遠濤, 李東昇, 江忠永 申請人:杭州士蘭明芯科技有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1