GaN高電子遷移率晶體管和GaN二極管的制作方法
【專利摘要】GaN異質(zhì)結(jié)結(jié)構(gòu)具有三層電介質(zhì)結(jié)構(gòu)。柵電極的底部和中部一起限定了柵腳，并且與兩個(gè)電介質(zhì)層相關(guān)聯(lián)。較薄的第一電介質(zhì)與柵電極底部處的柵極邊緣相鄰。第二電介質(zhì)層與傳統(tǒng)結(jié)構(gòu)中的層相對(duì)應(yīng)，并且第二電介質(zhì)層與柵腳的主要部分齊平。
【專利說明】GaN局電子遷移率晶體管和GaN 二極管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及GaN器件，例如高電子遷移率晶體管(HEMT)和二極管，并且涉及這些器件中的柵極泄漏問題。
【背景技術(shù)】
[0002]近年來，GaN高遷移率晶體管(HEMT)和肖特基二極管因其高功率性能而極有可能代替Si或SiC用作高壓(HV)器件，從而吸引了大量關(guān)注。其原因在于固有高密度二維電子氣(2DEG)、高電子遷移率和高臨界擊穿電場(chǎng)。因此，寬帶隙AlGaN/GaN HEMT成為射頻(RF)和微波功率放大器的優(yōu)秀候選。
[0003]在圖1中示出了 HEMT的基本結(jié)構(gòu)。電流經(jīng)由所謂的二維電子氣(2DEG)在漏極(D)和源極(S)之間流動(dòng)，所述二維電子氣在AlGaN勢(shì)壘層和頂部GaN層(或者圖1中未示出的蓋層)之間的界面處形成。
[0004]這種異質(zhì)結(jié)結(jié)構(gòu)包括在不同帶隙的兩種材料之間的結(jié)作為溝道來代替摻雜區(qū)域。
[0005]在AlGaN/GaN異質(zhì)結(jié)構(gòu)的框架中，通常不存在由于這些系統(tǒng)中的強(qiáng)自發(fā)和壓電極化效應(yīng)所要求的摻雜劑。例如，來自表面施主的電子可以通過本征極化感應(yīng)電場(chǎng)而進(jìn)入GaN溝道中。在這種情況下，由于非故意摻雜(例如，沒有故意地進(jìn)行摻雜)層相對(duì)缺乏雜質(zhì)或摻雜劑(電子因雜質(zhì)或摻雜劑而不能夠逃逸)，電子可以迅速地移動(dòng)而不會(huì)與任意雜質(zhì)碰撞。
[0006]這種異質(zhì)結(jié)的最終結(jié)果是產(chǎn)生了具有非常高濃度或密度的高移動(dòng)性導(dǎo)電電子的極薄層，賦予溝道非常低的電阻率。這種層也稱作二維電子氣(2DEG)。例如，可以在場(chǎng)效應(yīng)晶體管(FET)中利用這種效應(yīng)，其中施加至肖特基柵極的電壓改變了這一層的電導(dǎo)率以形成晶體管結(jié)構(gòu)。
[0007]—種這樣的晶體管是包括氮化鎵的高電子遷移率晶體管(HEMT)，并且也稱作氮化鋁鎵/氮化鎵(AlGaN/GaN)HEMT。典型地，可以通過外延晶體生長(zhǎng)方法(例如，金屬有機(jī)化學(xué)氣相沉積(MOCVD)、分子束外延(MBE)等)在襯底(例如藍(lán)寶石、硅(Si) (111)、碳化硅(SiC)等)上生長(zhǎng)GaN、AlGaN等的晶體膜、并且處理這樣生長(zhǎng)的外延襯底以形成所需結(jié)構(gòu)，來制造 AlGaN/GaN HEMT。
[0008]在一些器件中，半導(dǎo)體器件在截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)之間切換，在截止?fàn)顟B(tài)中在肖特基柵極下面中斷2DEG，而在導(dǎo)通狀態(tài)中在低電壓下產(chǎn)生高電流。這種器件的設(shè)計(jì)典型地目標(biāo)在于在導(dǎo)通狀態(tài)、截止?fàn)顟B(tài)和切換期間的功率損耗之間的折衷。
[0009]通過在肖特基金屬(G)上施加合適的電壓、使得金屬下的2DEG消失來實(shí)現(xiàn)截止?？梢詫aN肖特基二極管簡(jiǎn)單地看作不包括源極接觸的HEMT。在肖特基二極管中，電流在柵極和漏極之間流動(dòng)。這些器件的設(shè)計(jì)意在找到導(dǎo)通狀態(tài)、截止?fàn)顟B(tài)和切換期間功率損耗之間的最優(yōu)折衷。
[0010]圖2更加詳細(xì)地示出了圖1的器件的柵極區(qū)域。硅襯底10包括GaN緩沖層10’，所述GaN緩沖層上形成了外延生長(zhǎng)的GaN層12以及AlGaN勢(shì)壘層14。GaN層12和AlGaN勢(shì)壘層14限定了異質(zhì)結(jié)，在所述異質(zhì)結(jié)的界面處可以形成2DEG12’。GaN蓋層16 (是可選的并且在圖1中未示出)將第一(Si3N4)電介質(zhì)層18和肖特基柵極20與所述異質(zhì)結(jié)相分離。
[0011]在兩端器件的情況下，半導(dǎo)體器件典型地將包括至少一個(gè)其他(歐姆)電極以形成肖特基二極管，或者在三端HEMT器件的情況下包括兩個(gè)其他的電極，但是只是為了清楚起見，圖2中省略了這些電極。
[0012]半導(dǎo)體器件典型地具有導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，在導(dǎo)通狀態(tài)中2DEG12’在器件的整個(gè)寬度上橫向延伸，例如在HEMT的源極和漏極之間橫向延伸，在截止?fàn)顟B(tài)中向肖特基柵極施加(負(fù))偏置或柵極電壓以中斷肖特基柵極20下面的2DEG12’。這是圖2所示的情況，其中2DEG12’與肖特基柵極20的邊緣對(duì)齊，即與肖特基柵極20和電介質(zhì)層18之間的界面對(duì)齊。
[0013]在常通器件中，在不存在柵極偏置的情況下，2DEG12’在器件的整個(gè)寬度上延伸。在常斷器件中，在不存在柵極偏置的情況下，在肖特基柵極20下面不存在2DEG12’。
[0014]這些器件的問題之一是截止?fàn)顟B(tài)期間的高泄漏電流。這種泄漏電流是由肖特基金屬和2DEG之間的電子勢(shì)壘確定的。高截止?fàn)顟B(tài)泄漏電流是由通過柵極邊緣附近的肖特基/AlGaN勢(shì)壘的隧穿引起的。還有一個(gè)問題是導(dǎo)通狀態(tài)電阻在動(dòng)態(tài)條件下(例如，切換、脈沖、RF)明顯高于DC條件下。這種導(dǎo)通狀態(tài)電阻也在器件的壽命期間改變，并且因此可能引起可靠性問題。
[0015]半導(dǎo)體表面頂部上的鈍化層對(duì)于泄漏電流和導(dǎo)通狀態(tài)電阻具有強(qiáng)烈影響，具體地是對(duì)它們?cè)诙虝r(shí)間尺度(切換、RF)和長(zhǎng)時(shí)間尺度(退化)上的行為具有強(qiáng)烈影響。

【發(fā)明內(nèi)容】

[0016]根據(jù)本發(fā)明，提出了一種如權(quán)利要求中限定的器件和方法。
[0017]在一個(gè)方面中，本發(fā)明提出了一種GaN異質(zhì)結(jié)半導(dǎo)體器件，包括:
[0018]襯底；
[0019]層結(jié)構(gòu)，包括具有第一帶隙的第一層和具有第二帶隙的第二層，其中第一層位于襯底和第二層之間；以及
[0020]肖特基柵電極和第一另外電極，分別與異質(zhì)結(jié)的不同區(qū)域?qū)щ婑詈?，所述肖特基柵電極包括中央?yún)^(qū)域和邊緣區(qū)域，
[0021]其中所述肖特基柵電極包括:
[0022]底部，所述底部與第二層上的第一電介質(zhì)層部分共面；
[0023]中部，所述中部與第二電介質(zhì)層共面，所述中部疊置于底部上；以及
[0024]頂部，所述頂部與第三電介質(zhì)層共面，所述頂部疊置于所述中部上。
[0025]“疊置”意為是一層在另一層上面、但是至少在一個(gè)邊緣處延伸超過下面的層，即從下面的層伸出。該結(jié)構(gòu)具有三個(gè)電介質(zhì)層。柵電極的底部和中部一起限定了柵腳(gatefoot)，并且柵腳與兩個(gè)電介質(zhì)層相關(guān)聯(lián)。較薄的第一電介質(zhì)層與柵電極底部處的柵極邊緣相鄰，并且第一電介質(zhì)層填充了中部從底部伸出的區(qū)域。第二電介質(zhì)層與傳統(tǒng)結(jié)構(gòu)中的層相對(duì)應(yīng)，并且與柵腳的主要中部共面(即齊平)。
[0026]附加的(第一)電介質(zhì)層改進(jìn)了泄漏電流性能，并且也減小了器件的導(dǎo)通狀態(tài)電阻。
[0027]優(yōu)選地，第一電介質(zhì)層在第二電介質(zhì)層上(即，首先沉積第二層)，并且第二電介質(zhì)層?xùn)艠O區(qū)域中具有阱，在阱中形成第一電介質(zhì)層。按照這種方式，第一電介質(zhì)層部分延伸到柵極區(qū)域中的電介質(zhì)層結(jié)構(gòu)的底部，并且第一電介質(zhì)層部分是第一、第二和第三電介質(zhì)層中在柵極底部之上的中部的伸出部分下面的唯一電介質(zhì)層。
[0028]第一電介質(zhì)層可以包括LPCVD層，并且第二和第三電介質(zhì)層可以包括PECVD層。例如，所有的三個(gè)電介質(zhì)層可以包括SiN。
[0029]中部從底部伸出的長(zhǎng)度在IOnm至IOOnm的范圍內(nèi)。該伸出的長(zhǎng)度大于第一電介質(zhì)層厚度的兩倍，所述第一電介質(zhì)層的厚度范圍例如是在5至50nm。更優(yōu)選地，所述伸出的長(zhǎng)度是大于所述厚度的3倍。
[0030]在另一個(gè)方面，本發(fā)明提出了一種制造半導(dǎo)體器件的方法，包括:
[0031]提供承載層結(jié)構(gòu)的襯底，所述層結(jié)構(gòu)包括具有第一帶隙的第一層和具有第二帶隙的第二層，其中所述第一層位于襯底和第二層之間，第一層和第二層之間的界面限定了異質(zhì)結(jié)；
[0032]在第二層上形成電介質(zhì)層；
[0033]形成肖特基柵電極和第一另外電極，分別與所述異質(zhì)結(jié)的不同區(qū)域?qū)щ婑詈希鲂ぬ鼗鶘烹姌O包括中心區(qū)域和邊緣區(qū)域，
[0034]其中所述肖特基柵電極包括:
[0035]底部，所述底部與第二層上的第一電介質(zhì)層部分共面；
[0036]中部，所述中部與第二電介質(zhì)層共面，所述中部疊置于底部上；以及
[0037]頂部，所述頂部與第三電介質(zhì)層共面，所述頂部疊置于所述中部上。
[0038]形成電介質(zhì)層結(jié)構(gòu)可以包括:
[0039]形成第二電介質(zhì)層；
[0040]在柵極區(qū)域中的第二電介質(zhì)層中形成阱；
[0041]在第二電介質(zhì)層上形成第一電介質(zhì)層并且將第一電介質(zhì)層形成到所述阱中；
[0042]去除阱中的第一電介質(zhì)層的一個(gè)區(qū)域；
[0043]在第一電介質(zhì)層上形成第三電介質(zhì)層，
[0044]其中第一電介質(zhì)層部分是第一、第二和第三電介質(zhì)層中在中部從底部伸出的部分下面的唯一電介質(zhì)層。
【專利附圖】

【附圖說明】
[0045]現(xiàn)在將參考附圖詳細(xì)描述本發(fā)明的示例，其中:
[0046]圖1示出了 GaN HEMT的已知結(jié)構(gòu)；
[0047]圖2更加詳細(xì)地示出了圖1的GaN HEMT的柵極區(qū)域；
[0048]圖3示出了對(duì)于GaN HEMT、GaN 二極管和MISHEMT的基本結(jié)構(gòu)的比較；
[0049]圖4 示出了 MISHEMT 的 Ids-Vcs 特性；
[0050]圖5示出了圖4的MISHEMT曲線和泄漏電流之間的關(guān)系；
[0051]圖6針對(duì)兩種不同的鈍化層設(shè)計(jì)，示出了當(dāng)在電介質(zhì)中或者在電介質(zhì)與半導(dǎo)體的界面處添加一定量的負(fù)電荷AQ時(shí)Rdrift的值發(fā)生的情況；[0052]圖7示出了 MISHEMT的測(cè)量IDS_Ves曲線以及漏極-柵極泄漏電流；
[0053]圖8示出了本發(fā)明設(shè)計(jì)的三個(gè)示例以及用于比較的傳統(tǒng)設(shè)計(jì)；
[0054]圖9示出了通過減小傳統(tǒng)柵極邊緣結(jié)構(gòu)的柵極下面的電介質(zhì)層厚度來獲得低泄漏的替代方法(不在本發(fā)明的范圍內(nèi))
[0055]圖10示出了根據(jù)本發(fā)明的工藝步驟序列的第一示例；
[0056]圖11示出了由第一組替代工藝步驟產(chǎn)生的結(jié)構(gòu)；以及
[0057]圖12示出了由第二組替代工藝步驟產(chǎn)生的結(jié)構(gòu)。
【具體實(shí)施方式】
[0058]本發(fā)明提供了一種具有三層電介質(zhì)結(jié)構(gòu)的GaN HEMT結(jié)構(gòu)。柵電極的底部和中部一起限定了柵腳，并且柵腳與兩個(gè)電介質(zhì)層相關(guān)聯(lián)。較薄的第一電介質(zhì)層與柵電極底部處的柵極邊緣相鄰。第二電介質(zhì)層與傳統(tǒng)結(jié)構(gòu)中的層相對(duì)應(yīng)，并且第二電介質(zhì)層與柵腳的主要部分齊平。
[0059]在詳細(xì)描述本發(fā)明之前，將更加詳細(xì)地討論本發(fā)明解決的問題。
[0060]通過考慮相應(yīng)的金屬絕緣體半導(dǎo)體HEMT的1-V特性可以理解半導(dǎo)體表面頂部上的鈍化層對(duì)于泄漏電流和導(dǎo)通狀態(tài)電阻具有強(qiáng)烈影響的問題。
[0061]圖3 (a)以簡(jiǎn)化形式示出了 GaN/AlGaN高遷移率晶體管(HEMT)結(jié)構(gòu)，并且圖3 (b)示出了 GaN/AlGaN肖特基二極管結(jié)構(gòu)。在圖3(a)中標(biāo)記為30的柵極頭部區(qū)域(gate headregion)與圖2所示的柵極邊緣區(qū)域相對(duì)應(yīng)，盡管圖2并沒有示出柵極結(jié)構(gòu)的頂部頭部部分。在圖3(c)中示出了金屬絕緣體半導(dǎo)體HEMT ( “MISHEMT”)。
[0062]在圖4中，概述了 MISHEMT的Ilis-Ves特性。該曲線也表示了柵極頭部區(qū)域(參見圖3(a))的特性。在特性的平坦部分40中，并沒有對(duì)所有的表面施主離子化，因此2DEG濃度(因此，柵極頭部下面的薄膜電阻)不會(huì)隨著VGS改變而改變。
[0063]通過Nd，Mltral=CxVpvZq給出在零偏置下沒有離子化的每單位面積的表面施主的個(gè)數(shù)，其中C是每單位面積的金屬和2DEG之間的電容。在-V&和-Vth之間的區(qū)域42中，將所有的施主都離子化，并且2DEG濃度隨著更負(fù)的VGS而降低。在小于-Vth的區(qū)域44中，2DGE消失。和Vth的值不但依賴于電介質(zhì)的厚度，而且依賴于電介質(zhì)中或者電介質(zhì)與半導(dǎo)體的界面處存在的電荷。
[0064]圖5示出了 MISHEMT曲線(圖4)和泄漏電流之間的關(guān)系。對(duì)于O和Vfl之間的陽極-陰極電壓\k，柵極頭部下面的2DEG濃度是恒定的，并且金屬/半導(dǎo)體界面的邊緣附近的電場(chǎng)隨著Vca的增加急劇上升，因此隧穿電流急劇上升。對(duì)于ν〈να〈ντΗ，2DEG濃度隨著反向電壓增加而降低，并且柵極邊緣處的電場(chǎng)增加隨著反向電壓不太迅速地上升，這是由于柵極頭部下面的2DEG的強(qiáng)烈側(cè)向耗盡導(dǎo)致的。
[0065]對(duì)于VCA>VTH，柵極頭部下面的2DEG消失并且柵極邊緣附近的電場(chǎng)恒定，因此泄漏電流恒定。
[0066]另一個(gè)問題是漂移電阻。Idm的值直接給出了漂移區(qū)域的電阻:Rdrift=VDS()/IDS()。
[0067]圖6示出了當(dāng)在電介質(zhì)中或者在電介質(zhì)與半導(dǎo)體的界面處添加一定量的負(fù)電荷AQ時(shí)Rdrift的值發(fā)生的情況。
[0068]圖6 (a)和6 (b)示出了針對(duì)兩種不同(假設(shè))鈍化層設(shè)計(jì)的Ids-Vcs曲線。這兩種設(shè)計(jì)的區(qū)別僅僅在于氮化物中電荷的量(表面施主濃度或者固定電荷的濃度)。
[0069]Ids-Vgs曲線向右偏移(如虛線曲線所示。)
[0070]對(duì)于具有圖6(a)的Ilis-Ves曲線的氮化物，這與Rdrift不具有因果關(guān)系，因?yàn)槲措x子化的表面施主的濃度等于CxVfu，小于添加的負(fù)電荷AQ0因此，離子化的表面施主的量增加了 AQ/q，但是仍然施主的一定部分仍然是中性的，使得費(fèi)米能級(jí)釘扎在施主能級(jí)，因此2DEG濃度不會(huì)改變。
[0071]對(duì)于具有圖6(b)的Ilis-Ves曲線的氮化物，在電介質(zhì)中添加相同量的負(fù)電荷(現(xiàn)在所述負(fù)電荷的量大于未離子化的表面施主的濃度)導(dǎo)致Rdrift的顯著增加。這是由箭頭70所示的I.的減小產(chǎn)生的。因此，具有圖6(a)的Ilis-Ves曲線的氮化物器件的電阻對(duì)于電介質(zhì)中或界面處的(例如，由于電子注入導(dǎo)致的)變化較為不敏感。
[0072]然而如上所述，這種電介質(zhì)給出了比具有圖6(b)的Ilis-Ves曲線的電介質(zhì)更大的泄漏電流。
[0073]圖7 (a)示出了具有IOOnm PECVE的氮化物和50nm LPCVD氮化物的測(cè)量Ilis-Ves曲線，并且圖7(b)示出了漏極-柵極泄漏電流隨漏極-柵極電壓的變化。這些結(jié)果是針對(duì)成品器件的，并且多條曲線涉及相同設(shè)計(jì)的不同器件。
[0074]如圖7(b)所示，一旦反向偏置超過MISHEMT的閾值電壓，泄漏電流保持恒定，并且因此泄漏電流對(duì)于50nm LPCVD氮化物最低。
[0075]如在圖7(a)中可以看出的，PECVD氮化物具有剛好小于零的的值，表示不是所有的表面施主都已被離子化，而LPCVD氮化物具有大約為O的V%，所以在零偏置下所有的施主都被離子化。因此，LPCVD氮化物的較低Vth不但是由較薄的層(50nm而不是IOOnm)引起的，而且是由在零偏置下所有的表面施主都被離子化的事實(shí)引起的。這也可能是由于以下原因:
[0076]低表面施主濃度
[0077]電介質(zhì)中或電介質(zhì)界面處較少的固定正電荷
[0078]電介質(zhì)中或電介質(zhì)界面處較多的固定負(fù)電荷
[0079]電介質(zhì)中固定電荷的不同空間分布。
[0080]本發(fā)明提供了具有各種設(shè)計(jì)選項(xiàng)的薄電介質(zhì)層的添加。
[0081]圖8(a)示出了已知的設(shè)計(jì)。存在由第一電介質(zhì)層包圍的下部柵極部分90(腳部)和由第二電介質(zhì)層94包圍的上部柵極部分(頭部)92。下部柵極部分具有較小的覆蓋區(qū)，使得下部柵極部分的每一側(cè)均有與上部柵極區(qū)域重疊的邊緣區(qū)域。例如針對(duì)擊穿，第一電介質(zhì)層的厚度以及柵極邊緣的形狀針對(duì)擊穿而被優(yōu)化。
[0082]圖8(b)示出了下部柵極部分的邊緣附近的薄電介質(zhì)96的添加。薄電介質(zhì)層的添加具有以下效果:降低了由薄電介質(zhì)96、柵極頭部和與柵腳邊緣相鄰的半導(dǎo)體形成的MISHEMT結(jié)構(gòu)的閾值電壓，并且如上所述，降低了泄漏電流。
[0083]所得到的結(jié)構(gòu)具有三個(gè)層。柵腳具有由附加電介質(zhì)96包圍的底部部分98。柵腳的頂部部分(是三層?xùn)艠O結(jié)構(gòu)的中間層)與附加的電介質(zhì)層96疊置所示的距離L。柵極頭部沒有改變。因此，沒有改變柵極頭部下面以及與柵極頭部相鄰的其余電介質(zhì)中的電場(chǎng)分布。
[0084]附加的電介質(zhì)材料96可以與第一電介質(zhì)材料18相同或者可以不相同。例如，實(shí)際厚度(如圖8(b)的“t”所示)是15nm，并且更通常地在5nm至50nm的范圍內(nèi)。
[0085]這個(gè)層的延伸長(zhǎng)度L只需要是幾十納米，例如30nm。典型地，L應(yīng)該大于薄電介質(zhì)層的厚度t的兩倍。
[0086]如圖8(b)所示，附加的電介質(zhì)層96可以延伸到漂移區(qū)域中，并且甚至可以覆蓋柵極和漏極(以及柵極和源極)之間的全部區(qū)域。這對(duì)于泄漏電流而言是合適的。然而，對(duì)于漂移電阻對(duì)界面或者氮化物中電荷變化的不敏感性而言不是優(yōu)選的(因?yàn)閂fl接近零)。
[0087]代替地，可以將附加的電介質(zhì)材料96限制在柵極邊緣區(qū)域，例如延伸長(zhǎng)度Lttrt，所述延伸長(zhǎng)度略大于柵腳頂部部分在柵腳的底部部分上面的所需伸出距離L。這一值Lttrt可以等于L的最小值(例如，厚度t的至少兩倍)加上工藝容限的安全裕度。這在圖8(c)中示出。
[0088]存在針對(duì)附加電介質(zhì)層的材料選擇的各種選項(xiàng)。
[0089]如上所述，通過降低Vfl可以進(jìn)一步減小給定厚度的電介質(zhì)的閾值電壓。這可以通過選擇正確的材料(例如，如圖7所表示的LPCVD氮化物)或者通過材料的改性來實(shí)現(xiàn)。
[0090]如圖8(d)所示的腔體99(空氣或其他氣體)可以用作薄電介質(zhì)的可能材料。這是通過刻蝕掉電介質(zhì)獲得的，并且這可以給出較低的泄漏電流。這可以通過濕法刻蝕以及不共形電介質(zhì)的后續(xù)沉積來實(shí)現(xiàn)。
[0091]也存在其余漂移區(qū)域中的電介質(zhì)(即，電介質(zhì)層18、94)的材料選擇的選項(xiàng)。這種材料應(yīng)該提供針對(duì)界面上或者氮化物中電荷變化的良好不敏感性，即高Vf1j。
[0092]參考圖7討論的PECVD材料是一種合適的選擇。例如通過摻雜或者等離子體處理而實(shí)現(xiàn)的這種材料的改性也是一種選項(xiàng)。更具體地，在沉積之后兩種材料可以是相同的。在柵極刻蝕之后就對(duì)漂移區(qū)中的電介質(zhì)(例如通過摻雜、等離子體處理)實(shí)施改性以便增加Vfl以獲得對(duì)于電荷變化的不敏感性。
[0093]在以上示例中，將薄的附加電介質(zhì)層應(yīng)用于柵極的漏極和源極側(cè)。也可以將其只應(yīng)用于漏極側(cè)。
[0094]在以上描述中，已經(jīng)通過向傳統(tǒng)的柵極邊緣結(jié)構(gòu)添加薄電介質(zhì)實(shí)現(xiàn)了低泄漏。也可以通過減小傳統(tǒng)柵極邊緣結(jié)構(gòu)的柵極下面的電介質(zhì)層厚度來獲得低泄漏。然而，這樣做的缺點(diǎn)是與上述方案相比，柵極頭部邊緣處的高電場(chǎng)峰值與該處的薄電介質(zhì)層一起可能引起電介質(zhì)擊穿或者可靠性問題。
[0095]圖9中示出了這種選項(xiàng)。圖9(a)示出了傳統(tǒng)電介質(zhì)疊層，以及圖9(b)示出了柵極頭部下面減小的厚度，導(dǎo)致區(qū)域100處可能出現(xiàn)電介質(zhì)擊穿。
[0096]可以使用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)和低壓力化學(xué)氣相沉積(LPCVD)的組合來實(shí)現(xiàn)附加氮化硅層的添加，以提供兩種不同氮化硅鈍化層的組合。各種可能的實(shí)施方式是可能的，下面簡(jiǎn)要地描述其中的兩種。
[0097]在圖10中示出了第一工藝。在這種工藝中，盡管附加的薄電介質(zhì)層在柵極區(qū)域中最低，也可以不將其沉積為最低層，如圖8(b)和8(c)的示例那樣。
[0098]所述工藝開始于在GaN/AlGaN襯底112上的PECVD氮化物110的沉積，典型地在400°C下進(jìn)行該沉積。在這種氮化物的可選退火和光刻之后，利用緩沖氧化物刻蝕來執(zhí)行實(shí)際的構(gòu)圖以形成如圖10(a)所示的柵極和漏極(以及針對(duì)三端器件的源極)開口。
[0099]已經(jīng)證明了不會(huì)影響2DEG薄膜電阻的這種濕法刻蝕產(chǎn)生了對(duì)于源極/漏極和柵極區(qū)域的傾斜接觸。代替源極/漏極和柵極的開口，優(yōu)選地，也可以隨后在工藝中對(duì)源極/漏極區(qū)域開口。然而，傾斜的側(cè)壁對(duì)于針對(duì)相應(yīng)的源極/漏極和柵極金屬沉積的良好階梯覆蓋是有益的。
[0100]圖10(a)在GaN襯底的截面圖中示出了在PECVD氮化硅沉積以及源極/漏極和柵極區(qū)域中的構(gòu)圖之后的晶片。
[0101]下一個(gè)步驟是LPCVD氮化物114的沉積，典型地在850°C下進(jìn)行該沉積，再次覆蓋了如圖10(b)所示的柵腳以及源極/漏極接觸。注意，在主流制造工藝中，PECVD之后進(jìn)行LPCVD不是典型的順序，因?yàn)檎J(rèn)為PECVD氮化物是低質(zhì)量材料，并且在將溫度增加到850°C期間可能發(fā)生氫的釋氣。然而，已經(jīng)論證了這種工藝可以毫無問題的工作。
[0102]利用干法刻蝕執(zhí)行源極/漏極接觸區(qū)域的構(gòu)圖，去除了 PECVD窗口內(nèi)部的LPCVD氮化物。只有在前一個(gè)步驟中將柵極區(qū)域開口，刻蝕才可以一次對(duì)LPCVD/PECVD疊層進(jìn)行構(gòu)圖。
[0103]圖10(b)代替地示出了在源極/漏極區(qū)域中存在的LPCVD氮化物側(cè)壁，避免了歐姆疊層的金屬與低質(zhì)量PECVD氮化物(層110)直接接觸，已經(jīng)發(fā)現(xiàn)它們?cè)谕嘶鸩襟E期間會(huì)相互作用。
[0104]需要典型地在約900°C的溫度下執(zhí)行I分鐘的這種退火步驟，以確保與GaN的良好歐姆接觸。
[0105]典型地，從Ti/Al雙層開始執(zhí)行歐姆金屬沉積，并且利用干法刻蝕執(zhí)行構(gòu)圖以形成金屬漏極(和源極)接觸116?？涛g工藝如圖10(b)所示消耗了歐姆接觸區(qū)域外部的LPCVD氮化物的一部分，因此也消耗了柵腳中的LPCVD氮化物的一部分。
[0106]可選地，在LPCVD氮化物之后立即進(jìn)行的附加PECVD氮化物沉積用于防止在圖10(b)所示的晶片上的LPCVD氮化物消耗的變化。
[0107]在沉積柵極金屬之前，下一個(gè)步驟是PECVD氮化物沉積以覆蓋歐姆接觸。這種覆蓋用于保護(hù)。該覆蓋區(qū)域示為圖10(c)中的118。使用對(duì)于LPCVD氮化物具有強(qiáng)選擇性的緩沖氧化物刻蝕，在光刻掩模步驟之后使用濕法刻蝕執(zhí)行歐姆接觸區(qū)域外部的PECVD氮化物的去除。替代地，可以沉積肖特基柵極金屬，而不需要用附加的氮化硅層118保護(hù)源極/漏極接觸。這已經(jīng)證實(shí)是有效的。
[0108]在任一種情況下，在柵極金屬沉積之前的步驟是通過將PECVD窗口內(nèi)部的LPCVD氮化物114進(jìn)行干法刻蝕的柵極區(qū)域構(gòu)圖，產(chǎn)生了柵腳中LPCVD氮化物114的所需延伸。
[0109]將構(gòu)圖的開口示出為圖10(c)中的120。
[0110]在柵極金屬122的沉積之后，典型地從鎳開始，使用光刻(干法或者是濕法)對(duì)柵極進(jìn)行構(gòu)圖。
[0111]從這里開始，所述工藝遵循標(biāo)準(zhǔn)的后端金屬化，典型地使用作為金屬間電介質(zhì)的PECVD氮化物和厚的鋁層。
[0112]圖10(c)示出了在完成肖特基柵極構(gòu)圖之后的截面。
[0113]如上所述，是否將源極/漏極接觸區(qū)域進(jìn)行開口不是關(guān)鍵的。在柵極金屬沉積之前保護(hù)歐姆金屬的PECVD氮化物也是可選的。
[0114]圖11示出了不具有氮化物蓋層并且沒有去除漏極接觸的位置處的PECVD層110的結(jié)構(gòu)。在用于形成圖11的器件的工藝中，LPCVD氮化物114只存在于柵極內(nèi)部，而不存在于源極/漏極接觸中。隨后，刻蝕漏極和源極接觸孔，在一個(gè)步驟中局部地去除了層110和114兩者。
[0115]代替上述工藝，可以首先沉積LPCVD氮化物。這樣做的一個(gè)原因是這在主流硅制造工廠中更加容易實(shí)現(xiàn)。
[0116]LPCVD工具典型地用于多種不同的工藝，因此從標(biāo)準(zhǔn)生產(chǎn)的觀點(diǎn)來看PECVD氮化物的釋氣是不想要的。
[0117]所述工藝步驟或多或少地復(fù)制了先PECVD方法，并且也可以采取集中幾種不同的程序。在圖12中示出了一種可能的最終結(jié)果。
[0118]由于光刻覆蓋考慮，最重要的差異在于柵腳界線的內(nèi)部和外部的LPCVD氮化物130的存在。在LPCVD氮化物構(gòu)圖之后對(duì)PECVD氮化物132進(jìn)行構(gòu)圖，因此需要考慮未對(duì)準(zhǔn)容限。
[0119]本領(lǐng)域普通技術(shù)人員在實(shí)踐請(qǐng)求保護(hù)的本發(fā)明時(shí)，根據(jù)附圖、公開和所附權(quán)利要求的學(xué)習(xí)可以理解和實(shí)現(xiàn)所公開實(shí)施例的其他變化。在權(quán)利要求中，詞語“包括”不排除其他元件或步驟，并且不定冠詞“一”或“一個(gè)”不排除多個(gè)。在相互不同的從屬權(quán)利要求中記載了特定措施這一唯一事實(shí)不表示不能有利地使用這些措施的組合。權(quán)利要求中的任意參考符號(hào)不應(yīng)該解釋為限制其范圍。
【權(quán)利要求】
1.一種GaN異質(zhì)結(jié)半導(dǎo)體器件,包括: 襯底(10)； 層結(jié)構(gòu)，包括具有第一帶隙的第一層(12)和具有第二帶隙的第二層(14)，其中第一層位于襯底和第二層之間；以及 肖特基柵電極(20)和第一另外電極，分別與異質(zhì)結(jié)的不同區(qū)域?qū)щ婑詈希鲂ぬ鼗鶘烹姌O包括中央?yún)^(qū)域和邊緣區(qū)域， 其中所述肖特基柵電極包括: 底部(98)，所述底部與第二層上的第一電介質(zhì)層部分(96)共面； 中部，所述中部與第二電介質(zhì)層(18)共面，所述中部疊置于底部(98)上；以及 頂部(92)，所述頂部與第三電介質(zhì)層(94)共面，所述頂部(92)疊置于所述中部上。
2.根據(jù)權(quán)利要求1所述的器件，其中第一電介質(zhì)層(114)在第二電介質(zhì)層(110)上，并且第二電介質(zhì)層(110)在柵極區(qū)域中具有阱，其中第一電介質(zhì)層(114)形成為使得第一電介質(zhì)層部分(114)是第一、第二和第三電介質(zhì)層中在中部從底部(98)伸出的部分下面的唯一電介質(zhì)層。
3.根據(jù)權(quán)利要求1或2所述的器件，其中第一電介質(zhì)層(96:114)包括LPCVD層，并且第二和第三電介質(zhì)層包括PECVD層。
4.根據(jù)任一前述權(quán)利要求所述的器件，其中所有三個(gè)電介質(zhì)層都包括SiN。
5.根據(jù)任一前述權(quán)利要求所述的器件，其中中部從底部(98)伸出的長(zhǎng)度(L)至少是第一電介質(zhì)層(96)的厚度⑴ 的兩倍。
6.根據(jù)任一前述權(quán)利要求所述的器件，其中第一電介質(zhì)層(96)的厚度(t)范圍是5至50nmo
7.根據(jù)任一前述權(quán)利要求所述的器件，其中第一層(12)包括GaN，并且第二層(14)包括 AlGaN0
8.—種制造半導(dǎo)體器件的方法，包括: 提供承載層結(jié)構(gòu)的襯底(10)，所述層結(jié)構(gòu)包括具有第一帶隙的第一層(12)和具有第二帶隙的第二層(14)，其中所述第一層位于襯底和第二層之間，第一層和第二層之間的界面限定了異質(zhì)結(jié)； 在第二層上形成電介質(zhì)層； 形成肖特基柵電極(20)和第一另外電極，分別與所述異質(zhì)結(jié)的不同區(qū)域?qū)щ婑詈?，所述肖特基柵電極包括中心區(qū)域和邊緣區(qū)域， 其中所述肖特基柵電極包括: 底部(98)，所述底部與第二層上的第一電介質(zhì)層(96)部分共面； 中部，所述中部與第二電介質(zhì)層(18 ；110)共面，所述中部疊置于底部(98)上；以及 頂部(92)，所述頂部與第三電介質(zhì)層(94)共面，所述頂部疊置于所述中部上。
9.根據(jù)權(quán)利要求8所述的方法，其中形成電介質(zhì)層結(jié)構(gòu)包括: 形成第二電介質(zhì)層(110)； 在柵極區(qū)域中的第二電介質(zhì)層中形成阱； 在第二電介質(zhì)層上形成第一電介質(zhì)層(114)并且將第一電介質(zhì)層形成到所述阱中； 去除阱中的第一電介質(zhì)層(114)的一個(gè)區(qū)域；在第一電介質(zhì)層上形成第三電介質(zhì)層， 其中第一電介質(zhì)層部分是第一、第二和第三電介質(zhì)層中在中部從底部伸出的部分下面的唯一電介質(zhì)層。
10.根據(jù)權(quán)利要求8或9所述的方法，其中通過LPCVD形成第一電介質(zhì)層(96:114)。
11.根據(jù)權(quán)利要求10所述的方法，其中通過PECVD形成第二和第三電介質(zhì)層。
12.根據(jù)權(quán)利要求8至11中任一項(xiàng)所述的方法，其中所有三個(gè)電介質(zhì)層包括SiN。
13.根據(jù)權(quán)利要求8至12中任一項(xiàng)所述的方法，其中中部從底部伸出的長(zhǎng)度(L)至少是第一電介質(zhì)層(96 ；114)的厚度⑴的兩倍。
14.根據(jù)權(quán)利要求8至13中任一項(xiàng)所述的方法，其中將第一電介質(zhì)層(96；114)形成為厚度范圍為5至50nm。
15.根據(jù)權(quán)利要求8至14中任一項(xiàng)所述的方法，其中第一層(12)包括GaN，并且第二層(14)包括 AlGaN。
【文檔編號(hào)】H01L29/872GK103887334SQ201310706281
【公開日】2014年6月25日 申請(qǐng)日期:2013年12月19日 優(yōu)先權(quán)日:2012年12月19日
【發(fā)明者】雷德弗里德勒·阿德里安斯·瑪利亞·胡爾克斯, 杰倫·克龍, 約翰尼斯·唐克斯, 斯蒂芬·海爾, 簡(jiǎn)·雄斯基 申請(qǐng)人:Nxp股份有限公司