一種方形扁平無引線封裝的制作方法
【專利摘要】本發(fā)明提供一種QFN封裝，包括：裸露焊盤、電極觸點和增強連接焊盤；裸露焊盤位于QFN封裝的底部中央位置；QFN封裝的外圍四周布置有電極觸點；QFN封裝的四角分別設(shè)置一個增強連接焊盤。在QFN封裝的四角增加了增強連接焊盤，現(xiàn)有技術(shù)中QFN封裝中沒有增強連接焊盤，QFN封裝使用時與PCB板連接在一起，如果沒有增強連接焊盤，容易使QFN中的電極觸點受力損壞。而本申請增加了增強連接焊盤后，QFN封裝承受機械應力時，四角的增強連接焊盤與PCB的焊點首先受力，這樣可以避免內(nèi)側(cè)有電氣連接關(guān)系的電極觸點與PCB的連接受到損壞?？蓮亩档蜔釠_擊及長期運行時內(nèi)側(cè)的電極觸點所承受的機械應力，保持內(nèi)側(cè)的電極觸點與PCB可靠連接。
【專利說明】一種方形扁平無引線封裝

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種方形扁平無引線（QFN，Quad Flat No-lead)封裝。

【背景技術(shù)】
[0002] 在集成電路中，實現(xiàn)各個功能的芯片需要封裝，而QFN封裝是一種方形扁平無引 線的半導體芯片封裝結(jié)構(gòu)。由于QFN封裝不像傳統(tǒng)的小外形集成電路封裝（SOIC，Small Outline Integrated Circuit Package)與薄型小尺寸封裝（TOSP，Thin Small Outline Package)封裝那樣具有歐翼狀引線，QFN封裝內(nèi)部引腳與焊盤之間的導電路徑短，自感系 數(shù)以及封裝體內(nèi)部線電阻很低，所以它可以提供卓越的電性能。
[0003] 現(xiàn)有技術(shù)中的QFN封裝，主要通過單元陳列式的框架封裝后，經(jīng)過切割成為獨立 的單元，但是由于QFN封裝與PCB的電氣連接是通過印刷焊膏印刷到PCB上，然后貼片、回 流焊。
[0004] 因此，在密封、加工或運輸過程中，QFN封裝容易被損壞。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明實施例提供一種QFN封裝，能夠使QFN封裝在各種途徑中不被損壞。
[0006] 第一方面，提供一種QFN封裝，包括：裸露焊盤、電極觸點和增強連接焊盤；
[0007] 所述裸露焊盤位于QFN封裝的底部中央位置；
[0008] 所述QFN封裝的外圍四周布置有所述電極觸點；
[0009] 所述QFN封裝的四角分別設(shè)置一個所述增強連接焊盤。
[0010] 在第一方面的第一種可能的實現(xiàn)方式中，所述增強連接焊盤與QFN封裝塑封后的 邊界留有填充區(qū)。
[0011] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第二種可能的實現(xiàn)方式中，所 述填充區(qū)為三角形區(qū)域。
[0012] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第三種可能的實現(xiàn)方式中，所 述裸露焊盤為導電的。
[0013] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第四種可能的實現(xiàn)方式中，所 述電極觸點為導電的。
[0014] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第五種可能的實現(xiàn)方式中，所 述增強連接焊盤為導電的。
[0015] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第六種可能的實現(xiàn)方式中，所 述增強連接焊盤為不導電的。
[0016] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第七種可能的實現(xiàn)方式中，所 述裸露焊盤底部設(shè)有底部溝槽。
[0017] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第八種可能的實現(xiàn)方式中，所 述底部溝槽將裸露焊盤底部等分為不同區(qū)域。
[0018] 結(jié)合第一方面及上述任一種可能的實現(xiàn)方式中，在第九種可能的實現(xiàn)方式中，所 述底部溝槽將裸露焊盤底部不等分為不同區(qū)域。
[0019] 以上技術(shù)方案，在QFN封裝的四角增加了增強連接焊盤，現(xiàn)有技術(shù)中QFN封裝中沒 有增強連接焊盤，QFN封裝使用時與PCB板連接在一起，如果沒有增強連接焊盤，容易使QFN 中的電極觸點受力損壞。而本申請增加了增強連接焊盤后，QFN封裝承受機械應力時，四角 的增強連接焊盤與PCB的焊點首先受力，這樣可以避免內(nèi)側(cè)有電氣連接關(guān)系的電極觸點與 PCB的連接受到損壞。可從而降低熱沖擊及長期運行時內(nèi)側(cè)的電極觸點所承受的機械應力， 保持內(nèi)側(cè)的電極觸點與PCB可靠連接。

【專利附圖】

【附圖說明】
[0020] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0021] 圖1是現(xiàn)有技術(shù)中的QFN封裝俯視圖；
[0022] 圖2是本發(fā)明提供的QFN封裝的實施例一對應的俯視圖；
[0023] 圖3是本發(fā)明提供的QFN封裝的實施例二對應的俯視圖；
[0024] 圖4-5是本發(fā)明提供的QFN封裝的實施例三對應的主視剖面圖；
[0025] 圖6是本發(fā)明提供的實施例三對應的俯視圖。

【具體實施方式】
[0026] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護的范圍。
[0027] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。
[0028] 首先，為了更好地理解本發(fā)明的改進點，下面先介紹現(xiàn)有技術(shù)中的QFN封裝的結(jié) 構(gòu)。
[0029] 參見圖1，該圖為現(xiàn)有技術(shù)中的QFN封裝俯視圖。
[0030] QFN封裝的底部中央位置有一個面積較大的裸露焊盤B。
[0031] 所述裸露焊盤B位于QFN封裝的底部中央位置；
[0032] 所述QFN封裝的外圍四周布置有所述電極觸點C ;
[0033] 需要說明的是，根據(jù)實際芯片的功能需要，所述裸露焊盤B可以為導電的。
[0034] QFN封裝的外圍四周有實現(xiàn)電氣連接的電極觸點C ;電極觸點C均是需要導電的。 電極觸點C用于將裸芯片上不同電氣網(wǎng)絡(luò)引出QFN封裝作為QFN封裝的輸入引腳和輸出引 腳。
[0035] 由于QFN封裝在密封、加工和運輸過程中，QFN封裝的電極觸點C均是裸露的，容 易被損壞，從而造成電極觸點c與PCB不能可靠連接。因此，本發(fā)明中為了解決這個問題， 對QFN封裝進行了改進。下面結(jié)合附圖來詳細進行說明。
[0036] 實施例一：
[0037] 參見圖2,該圖為本發(fā)明提供的QFN封裝的實施例一對應的俯視圖。
[0038] 本發(fā)明提供的QFN封裝，包括：裸露焊盤B、電極觸點C和增強連接焊盤A ;
[0039] 所述裸露焊盤B位于QFN封裝的底部中央位置；
[0040] 需要說明的是，裸露焊盤B的面積較大。
[0041] 所述QFN封裝的外圍四周布置有所述電極觸點C ;
[0042] 需要說明的是，相對兩側(cè)的電極觸點的數(shù)目是相同的。QFN封裝的四角上是沒有電 極觸點的。
[0043] QFN封裝可以為正方形的，也可以為長方形的。
[0044] 所述QFN封裝的四角分別設(shè)置一個所述增強連接焊盤A。
[0045] 可以理解的是，QFN封裝的四個角一共設(shè)置四個所述增強連接焊盤A。
[0046] 本實施例中，在QFN封裝的四角增加了增強連接焊盤，現(xiàn)有技術(shù)中QFN封裝中沒有 增強連接焊盤，QFN封裝使用時與PCB板連接在一起，如果沒有增強連接焊盤，容易使QFN 中的電極觸點受力損壞。而本申請增加了增強連接焊盤后，QFN封裝承受機械應力時，四角 的增強連接焊盤與PCB的焊點首先受力，這樣可以避免內(nèi)側(cè)有電氣連接關(guān)系的電極觸點與 PCB的連接受到損壞?？蓮亩档蜔釠_擊及長期運行時內(nèi)側(cè)的電極觸點所承受的機械應力， 保持內(nèi)側(cè)的電極觸點與PCB可靠連接。
[0047] 實施例二：
[0048] 參見圖3,該圖為本發(fā)明提供的QFN封裝的實施例二對應的俯視圖。
[0049] 為了便于加工和切割，本實施例中提供的QFN封裝中的四角的頂端可以預留三角 狀區(qū)域，如圖3所示的四個增強連接焊盤A的四角預留三角狀區(qū)域A1。
[0050] 需要說明的是，所述增強連接焊盤A根據(jù)實際芯片的功能需要，可以為導電的，也 可以為不導電的。
[0051] 本實施例提供的QFN封裝，在QFN封裝的四角預留三角狀區(qū)域，該三角狀區(qū)域為增 強連接焊盤與QFN封裝塑封后的邊界所留的填充區(qū)。當比較大的QFN封裝框架分割為各自 的QFN封裝時避免增強連接焊盤所帶來的毛刺，進而可以避免QFN封裝與PCB焊接時帶來 不同電氣網(wǎng)絡(luò)之間短路的風險。
[0052] 實施例三：
[0053] 參見圖4-5,該圖為本發(fā)明提供的QFN封裝的實施例三對應的主視剖面圖。
[0054] 該圖為主視剖面圖，可以看到QFN封裝的裸露焊盤B和電極觸點C。
[0055] 本實施例提供的QFN封裝，在所述裸露焊盤B底部設(shè)有底部溝槽D。
[0056] 可以理解的是，所述底部溝槽D將裸露焊盤B的底部等分為不同區(qū)域；也可以所述 底部溝槽D將裸露焊盤B的底部不等分為不同區(qū)域。
[0057] 另外，圖4中，F(xiàn)為芯片打線（bonding線）、E為裸芯片、Η為側(cè)面爬錫、G為PCB。
[0058] 側(cè)面爬錫Η可以增加QFN封裝與PCB的連接，使兩者的連接更加可靠。
[0059] 參見圖6,該圖為本發(fā)明提供的實施例三對應的俯視圖。
[0060] 從俯視圖中可以看出，所述底部溝槽D將裸露焊盤Β底部等分為不同區(qū)域。
[0061] 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖 然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明 技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離 本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同 變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【權(quán)利要求】
1. 一種方形扁平無引線QFN封裝，其特征在于，包括：裸露焊盤、電極觸點和增強連接 焊盤； 所述裸露焊盤位于QFN封裝的底部中央位置； 所述QFN封裝的外圍四周布置有所述電極觸點； 所述QFN封裝的四角分別設(shè)置一個所述增強連接焊盤。
2. 根據(jù)權(quán)利要求1所述的QFN封裝，其特征在于，所述增強連接焊盤與QFN封裝塑封后 的邊界留有填充區(qū)。
3. 根據(jù)權(quán)利要求2所述的QFN封裝，其特征在于，所述填充區(qū)為三角形區(qū)域。
4. 根據(jù)權(quán)利要求1-3任一項所述的QFN封裝，其特征在于，所述裸露焊盤為導電的。
5. 根據(jù)權(quán)利要求1-3任一項所述的QFN封裝，其特征在于，所述電極觸點為導電的。
6. 根據(jù)權(quán)利要求1-3任一項所述的QFN封裝，其特征在于，所述增強連接焊盤為導電 的。
7. 根據(jù)權(quán)利要求1-3任一項所述的QFN封裝，其特征在于，所述增強連接焊盤為不導電 的。
8. 根據(jù)權(quán)利要求1所述的QFN封裝，其特征在于，所述裸露焊盤底部設(shè)有底部溝槽。
9. 根據(jù)權(quán)利要求8所述的QFN封裝，其特征在于，所述底部溝槽將裸露焊盤底部等分為 不同區(qū)域。
10. 根據(jù)權(quán)利要求8所述的QFN封裝，其特征在于，所述底部溝槽將裸露焊盤底部不等 分為不同區(qū)域。
【文檔編號】H01L23/495GK104143542SQ201410325357
【公開日】2014年11月12日 申請日期:2014年7月9日 優(yōu)先權(quán)日:2014年7月9日
【發(fā)明者】侯召政, 呂沛 申請人:華為技術(shù)有限公司