包括邊緣端接的半導(dǎo)體器件的制作方法
【專利摘要】一種超結(jié)半導(dǎo)體器件，包括：超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸。所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域。所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域。所述第一半導(dǎo)體區(qū)域在晶體管單元區(qū)域中的寬度w1大于在邊緣端接區(qū)域中的寬度，并且所述第二半導(dǎo)體區(qū)域的每一個(gè)在所述晶體管單元區(qū)域中的寬度w2大于在所述邊緣端接區(qū)域中的寬度。
【專利說(shuō)明】包括邊緣端接的半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及半導(dǎo)體器件，更具體而言涉及包括邊緣端接的半導(dǎo)體器件。

【背景技術(shù)】
[0002]諸如超結(jié)(SJ)半導(dǎo)體器件(例如SJ絕緣柵場(chǎng)效應(yīng)晶體管(SJ IGFET))之類的半導(dǎo)體器件基于半導(dǎo)體主體中的η摻雜區(qū)域和ρ摻雜區(qū)域的相互空間電荷補(bǔ)償，允許諸如源極和漏極之類的負(fù)載端子之間的高擊穿電壓Vbr和低區(qū)域特定導(dǎo)態(tài)電阻RonxA之間的改進(jìn)折衷。邊緣端接目的在于將電擊穿從邊緣端接區(qū)域移位到晶體管單元區(qū)域中，用于避免由于邊緣端接中的不希望的電擊穿引起的阻擋電壓的降級(jí)。
[0003]期望改善半導(dǎo)體器件的阻擋電壓和區(qū)域特定導(dǎo)態(tài)電阻之間的折衷。


【發(fā)明內(nèi)容】

[0004]根據(jù)一個(gè)實(shí)施例，一種超結(jié)半導(dǎo)體器件，包括:超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸。所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域。所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的、相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域。所述第一半導(dǎo)體區(qū)域在晶體管單元區(qū)域中的寬度W1大于在邊緣端接區(qū)域中的寬度。所述第二半導(dǎo)體區(qū)域的每一個(gè)在所述晶體管單元區(qū)域中的寬度W2大于在所述邊緣端接區(qū)域中的寬度。
[0005]根據(jù)另一實(shí)施例，一種超結(jié)半導(dǎo)體器件，包括:超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸。所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域。所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域。半導(dǎo)體器件進(jìn)一步包括溝道停止層結(jié)構(gòu)，溝道停止層結(jié)構(gòu)包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域。沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域延伸通過(guò)所述邊緣端接區(qū)域的所述第二半導(dǎo)體區(qū)域與所述場(chǎng)板交疊。
[0006]根據(jù)又一實(shí)施例，一種半導(dǎo)體器件，包括:超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸。所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域。所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域。半導(dǎo)體器件進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域。所述第二半導(dǎo)體區(qū)域在所述第二區(qū)域的不同區(qū)域中的深度d2沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域向所述轉(zhuǎn)變區(qū)域中減小。
[0007]通過(guò)閱讀下列詳細(xì)描述以及查看附圖，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到附加特征和優(yōu)勢(shì)。

【專利附圖】

【附圖說(shuō)明】
[0008]包括附圖以提供對(duì)本發(fā)明的進(jìn)一步理解，并且將附圖并入在本說(shuō)明書(shū)中并構(gòu)成本說(shuō)明書(shū)的一部分。附圖圖示本發(fā)明的實(shí)施例并且與描述一起用于說(shuō)明本發(fā)明的原理。由于通過(guò)參照下列詳細(xì)描述它們變得更好理解，所以將容易認(rèn)識(shí)到本發(fā)明的其它實(shí)施例和預(yù)期優(yōu)勢(shì)。
[0009]圖1是根據(jù)半導(dǎo)體器件的實(shí)施例的與半導(dǎo)體主體的第一側(cè)和第二側(cè)平行并且定位于半導(dǎo)體主體的第一側(cè)和第二側(cè)之間的截平面的俯視圖。
[0010]圖2是根據(jù)半導(dǎo)體器件的另一實(shí)施例的與半導(dǎo)體主體的第一側(cè)和第二側(cè)平行并且定位于半導(dǎo)體主體的第一側(cè)和第二側(cè)之間的截平面的俯視圖。
[0011]圖3A是沿著圖1所示半導(dǎo)體器件的單元區(qū)域中的線A-A’的示意性截面圖。
[0012]圖3B是沿著圖1所示半導(dǎo)體器件的邊緣端接區(qū)域中的線B-B’的示意性截面圖。
[0013]圖4是圖示晶體管單元區(qū)域之間的轉(zhuǎn)變區(qū)域的一個(gè)實(shí)施例的截面圖，其中具有從晶體管單元區(qū)域到轉(zhuǎn)變區(qū)域中減小的ρ摻雜補(bǔ)償區(qū)域的深度d2。
[0014]圖5A是具有溝道停止層結(jié)構(gòu)的半導(dǎo)體器件的一個(gè)實(shí)施例的截面圖，該溝道停止層結(jié)構(gòu)包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域。
[0015]圖5B是圖5A所示半導(dǎo)體器件的俯視圖。
[0016]圖6圖示了沿著圖1所示半導(dǎo)體器件的單元區(qū)域中的線A-A’的示意性截面圖的一個(gè)實(shí)施例。
[0017]圖7是制造半導(dǎo)體器件的方法的工藝流程的示意性圖示，包括對(duì)溝槽中的半導(dǎo)體層的一部分進(jìn)行電化學(xué)刻蝕，該溝槽在彼此相對(duì)的第一區(qū)域中具有第一寬度并且在第一區(qū)域之間的第二區(qū)域中具有大于第一寬度的第二寬度。
[0018]圖8是制造包括溝道停止層結(jié)構(gòu)的超結(jié)結(jié)構(gòu)的工藝流程的示意性圖示。
[0019]圖9是制造半導(dǎo)體器件的工藝流程的示意性圖示，包括對(duì)溝槽中的半導(dǎo)體層的一部分進(jìn)行刻蝕，該溝槽在彼此相對(duì)的第一區(qū)域中具有第一深度并且在第一區(qū)域之間的第二區(qū)域中具有小于第一深度的第二深度。
[0020]圖1OA是用于圖示根據(jù)一個(gè)實(shí)施例的制造SJ半導(dǎo)體器件的方法的半導(dǎo)體主體部分的示意性截面圖。
[0021]圖1OB圖示在第一溝槽和第二溝槽形成之后圖1OA的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。
[0022]圖1OC是在外延半導(dǎo)體層形成之后圖1OB的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。
[0023]圖1OD圖示在外延半導(dǎo)體層的電化學(xué)刻蝕期間的狀態(tài)下圖1OC的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。
[0024]圖1OE圖示在外延半導(dǎo)體層的電化學(xué)刻蝕結(jié)束時(shí)圖1OD的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。
[0025]圖1OF圖示在半導(dǎo)體外延層的電化學(xué)刻蝕之后且在外延半導(dǎo)體層的各向異性刻蝕之后圖1OE的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。
[0026]圖1OG圖示在利用材料填充第一溝槽和第二溝槽之后圖1OF的半導(dǎo)體主體部分的示意性截面圖的一個(gè)實(shí)施例。

【具體實(shí)施方式】
[0027]在下面的詳細(xì)描述中，參照附圖，該附圖構(gòu)成其一部分并且在附圖中通過(guò)圖示的方式示出可以實(shí)施本發(fā)明的特定實(shí)施例。將理解的是，在不脫離本發(fā)明的范圍的情況下，可以利用其它實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯上的改變。例如，可以在其它實(shí)施例上或者結(jié)合其它實(shí)施例使用針對(duì)一個(gè)實(shí)施例圖示或描述的特征，以產(chǎn)生又一個(gè)實(shí)施例。期望本發(fā)明包括這樣的修改和變型。使用特定語(yǔ)言描述示例，該特定語(yǔ)言不應(yīng)被認(rèn)為是限制所附權(quán)利要求的范圍。附圖不按比例繪制并且僅用于圖示的目的。為清晰起見(jiàn)，如果未另外陳述，則在不同附圖中通過(guò)對(duì)應(yīng)的參考標(biāo)號(hào)標(biāo)示相同的元件。
[0028]術(shù)語(yǔ)“具有”、“含有”、“包括”、“包含”等是開(kāi)放性的，并且該術(shù)語(yǔ)指示所述結(jié)構(gòu)、元件或特征的存在，但并不排除附加元件或特征。除非上下文另外清晰指出，否則冠詞“一個(gè)”、“一”和“該”旨在包括復(fù)數(shù)以及單數(shù)。術(shù)語(yǔ)“電連接”描述電連接元件之間的永久低歐姆連接，例如所關(guān)注的元件之間的直接接觸或經(jīng)由金屬和/或高摻雜半導(dǎo)體的低歐姆連接。術(shù)語(yǔ)“電耦合”包括可以在電耦合元件之間設(shè)置適于信號(hào)傳輸?shù)囊粋€(gè)或多個(gè)中間元件，例如可控制用于臨時(shí)提供第一狀態(tài)中的低歐姆連接和第二狀態(tài)中的高歐姆電解耦合的元件。
[0029]附圖通過(guò)在摻雜類型“η”或“p”附近指示或“ + ”圖示了相關(guān)摻雜濃度。例如，“η-”是指低于“η”摻雜區(qū)域的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)域具有比“η”摻雜區(qū)域更高的摻雜濃度。相同相關(guān)摻雜濃度的摻雜區(qū)域不一定具有相同的絕對(duì)摻雜濃度。例如，兩個(gè)不同的“η”摻雜區(qū)域可以具有相同或不同的絕對(duì)摻雜濃度。
[0030]圖1圖示了根據(jù)半導(dǎo)體器件的一個(gè)實(shí)施例的與半導(dǎo)體主體100的第一側(cè)和第二側(cè)平行并且位于半導(dǎo)體主體100的第一側(cè)和第二側(cè)之間的截平面的俯視圖。半導(dǎo)體主體由例如硅(Si)、碳化硅(SiC)、鍺(Ge)、鍺硅(SiGe)、氮化鎵(GaN)或砷化鎵(GeAs)之類的單晶半導(dǎo)體材料提供。第一側(cè)和第二側(cè)之間的距離可以在例如20μπι和300μπι之間的范圍內(nèi)，第一側(cè)和第二側(cè)之間的距離即半導(dǎo)體主體的厚度。第一側(cè)和第二側(cè)的法線限定垂直方向，并且與法線方向正交的方向是側(cè)向方向。
[0031]半導(dǎo)體器件的超結(jié)結(jié)構(gòu)102包括第一區(qū)域103和第二區(qū)域104，第一區(qū)域103和第二區(qū)域104沿著第一側(cè)向方向X1交替布置并且沿著第二側(cè)向方向X2并行延伸。第一區(qū)域103中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域105，例如η型臺(tái)面區(qū)域。第二區(qū)域104中的每一個(gè)沿著第一側(cè)向方向xl包括相反的第二導(dǎo)電類型的、在相對(duì)第二半導(dǎo)體區(qū)域107a、107b之間的內(nèi)部區(qū)域106，第二導(dǎo)電類型為例如在本示例中與作為第一導(dǎo)電類型的η型相反的P型。第一半導(dǎo)體區(qū)域105在晶體管單元區(qū)域109中的寬度W1大于在邊緣端接區(qū)域110中的寬度。轉(zhuǎn)變區(qū)域111位于晶體管單元區(qū)域109和邊緣端接區(qū)域110之間。在晶體管單元區(qū)域109中，晶體管單元被布置成包括去往負(fù)載/控制端子的接觸，例如電連接到例如半導(dǎo)體主體中的半導(dǎo)體區(qū)域(諸如η+摻雜源極區(qū)域)的接觸插塞或接觸線。邊緣端接區(qū)域110目的在于使電擊穿移位到晶體管單元區(qū)域109中，用于避免由于邊緣端接中的不希望的電擊穿引起的阻擋電壓的降級(jí)，該不希望的電擊穿可能是由于本區(qū)域中等勢(shì)線的曲率引起的。
[0032]根據(jù)一個(gè)實(shí)施例，第一半導(dǎo)體區(qū)域105在邊緣端接區(qū)域110中的寬度W1的范圍是半導(dǎo)體區(qū)域105在晶體管單元區(qū)域109中的寬度W1的30%至90%之間或者40%至80%之間。
[0033]內(nèi)部區(qū)域106在晶體管單元區(qū)域109中的寬度W3小于在邊緣端接區(qū)域110中的寬度。根據(jù)圖1所示的實(shí)施例，寬度W、w2、W3在轉(zhuǎn)變區(qū)域111中持續(xù)地改變，即，沿著第二側(cè)向方向X2從晶體管單元區(qū)域109中的第一值減小到邊緣端接區(qū)域110中的第二值。
[0034]根據(jù)一個(gè)實(shí)施例，第二區(qū)域107a、107b的每一個(gè)中的摻雜濃度大于在第一半導(dǎo)體區(qū)域105的每一個(gè)中的摻雜濃度。對(duì)于由硅制成的半導(dǎo)體主體而言，第一半導(dǎo)體區(qū)域105中的摻雜濃度可以在lX1015cm_3和1.5 X 116CnT3之間的范圍內(nèi)，而第二半導(dǎo)體區(qū)域107a、107b的每一個(gè)中的摻雜濃度可以在5 X 115CnT3和I X 117CnT3之間的范圍內(nèi)。如磷(P)、砷(As)或銻(Sb)的N型摻雜劑可以在第一半導(dǎo)體區(qū)域105的每一個(gè)中限定η型。如硼(B)、鋁(Al)、銦(In)或鎵(Ga)的P型摻雜劑可以在第二半導(dǎo)體區(qū)域107a、107b的每一個(gè)中限定P型。第一半導(dǎo)體區(qū)域105在晶體管單兀區(qū)域109中的寬度W1可以例如在500nm和5 μ m的范圍內(nèi)。第二半導(dǎo)體區(qū)域107a、107b的寬度W2可以例如在10nm和3 μ m的范圍內(nèi)。
[0035]根據(jù)一個(gè)實(shí)施例，內(nèi)部區(qū)域106包括未摻雜(即本征或輕摻雜)的半導(dǎo)體材料。內(nèi)部區(qū)域106的半導(dǎo)體材料的摻雜濃度小于第一半導(dǎo)體區(qū)域105中的半導(dǎo)體材料的摻雜濃度。具有氣體夾雜或不具有氣體夾雜的空隙可以位于內(nèi)部區(qū)域106中。根據(jù)一個(gè)實(shí)施例，空隙由處理半導(dǎo)體主體100引起。根據(jù)另一實(shí)施例，內(nèi)部區(qū)域106由電介質(zhì)材料制成或包括電介質(zhì)材料，例如像S12的氧化物和任選的具有或不具有氣體夾雜的空隙。根據(jù)另一實(shí)施例，內(nèi)部區(qū)域可以包括未摻雜或輕摻雜的半導(dǎo)體材料與含具有或不具有氣體夾雜的任選空隙的電介質(zhì)材料的組合。
[0036]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件為超結(jié)晶體管。半導(dǎo)體器件可以為超結(jié)絕緣柵場(chǎng)效應(yīng)晶體管(SJ IGFET)，例如SJ金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(SJ M0SFET)或超結(jié)絕緣柵雙極晶體管(SJ IGBT)。根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件的阻擋電壓在100V和5000V之間的范圍內(nèi)，并且可以進(jìn)一步在200V和1000V之間的范圍內(nèi)。SJ晶體管可以是包括一個(gè)負(fù)載端子和另一負(fù)載端子的垂直SJ晶體管，該一個(gè)負(fù)載端子例如是在半導(dǎo)體主體100的前側(cè)處的源極端子，該另一負(fù)載端子例如在半導(dǎo)體主體100的后側(cè)處的漏極端子。
[0037]圖2是根據(jù)半導(dǎo)體器件的另一實(shí)施例的與半導(dǎo)體主體100的第一側(cè)和第二側(cè)平行并且位于第一側(cè)和第二側(cè)之間的截平面的俯視圖。在圖1的俯視圖中，沿著第二側(cè)向方向X2在晶體管單元區(qū)域109和邊緣端接區(qū)域110之間圖示第一區(qū)域103和第二區(qū)域104的形狀。在圖2的示意性俯視圖中，沿著第一側(cè)向方向X1在晶體管單元區(qū)域109和邊緣端接區(qū)域110之間圖示第一區(qū)域103和第二區(qū)域104的形狀。
[0038]在圖2所示的實(shí)施例中，交替布置的第一區(qū)域103和第二區(qū)域104的不同區(qū)域中的寬度Wp W2> W3分別沿著第一側(cè)向方向X2從晶體管單元區(qū)域109中的第一值逐步地變?yōu)檫吘壎私訁^(qū)域110中的第二值。在轉(zhuǎn)變區(qū)域111中具有兩個(gè)第一半導(dǎo)體區(qū)域105的圖2所示實(shí)施例中，寬度W1的示例性值可以對(duì)應(yīng)于晶體管單元區(qū)域109中的參考值的100%、位于鄰近晶體管單元區(qū)域109的轉(zhuǎn)變區(qū)域111中的第一半導(dǎo)體區(qū)域105中的參考值的90%、位于鄰近邊緣端接區(qū)域110的轉(zhuǎn)變區(qū)域111中的第一半導(dǎo)體區(qū)域105中的參考值的80%以及邊緣端接區(qū)域110中的參考值的70%。這些值在其它實(shí)施例中可以不同，并且可以依賴于轉(zhuǎn)變區(qū)域中的第一半導(dǎo)體區(qū)域105的數(shù)目。參照?qǐng)D1的描述給定的關(guān)于尺寸、摻雜濃度、材料等的示例性值同樣適用于圖2。
[0039]晶體管單元區(qū)域109和邊緣端接區(qū)域110之間的寬度wpw2、w3的特定變化允許如將參照?qǐng)D3A和圖3B的示意性截面圖所描述的改進(jìn)的超結(jié)結(jié)構(gòu)。
[0040]圖3A是沿著圖1所示半導(dǎo)體器件的單元區(qū)域109中的線A_A’的示意性截面圖。
[0041]在晶體管單元區(qū)域109中，擊穿電壓Vfc處的電場(chǎng)矢量EraiU包括側(cè)向電場(chǎng)分量EhOT，jP垂直電場(chǎng)分量ErartY
[0042]圖3B是圖1所示半導(dǎo)體器件的邊緣端接區(qū)域110中的線B_B’的示意性截面圖。第一半導(dǎo)體區(qū)域105和第二半導(dǎo)體區(qū)域107a、107b在邊緣端接區(qū)域110中的寬度％、W2小于在晶體管單元區(qū)域109中的寬度，如圖1中所示那樣。因此，第一半導(dǎo)體區(qū)域105和第二半導(dǎo)體區(qū)域107a、107b在邊緣端接區(qū)域110中的每單位長(zhǎng)度的電荷容量小于在晶體管單元區(qū)域109中由第二半導(dǎo)體區(qū)域107a、107b在邊緣端接區(qū)域110中的每單位長(zhǎng)度的更小空間電荷引起的每單位長(zhǎng)度的電荷容量。側(cè)向電場(chǎng)分量EhOT，2在邊緣端接區(qū)域110中的量小于側(cè)向電場(chǎng)分量E1^1在晶體管單元區(qū)域109中的量。因此，垂直電場(chǎng)分量EVOTt，2在邊緣端接區(qū)域110中的量可以超過(guò)垂直電場(chǎng)分量Evotm在晶體管單元區(qū)域109中的量。由于垂直電場(chǎng)分量表示阻擋電壓能力，所以圖1和圖2的實(shí)施例所示的第一半導(dǎo)體區(qū)域105的寬度W1和第二半導(dǎo)體區(qū)域107a、107b的寬度W2的特定設(shè)計(jì)允許與晶體管單元區(qū)域109相比電壓阻擋能力在邊緣端接區(qū)域110中的增加。由此，可以改進(jìn)半導(dǎo)體器件的堅(jiān)固性和可靠性?？梢酝ㄟ^(guò)對(duì)例如圖1和圖2所示的第二區(qū)域104表示的溝槽中的第二半導(dǎo)體區(qū)域107a、107b的電化學(xué)刻蝕來(lái)實(shí)現(xiàn)第一半導(dǎo)體區(qū)域105的寬度W1和第二半導(dǎo)體區(qū)域107a、107b的寬度W2的特定設(shè)計(jì)。
[0043]圖4是圖示晶體管單元區(qū)域109和邊緣端接區(qū)域110之間的轉(zhuǎn)變區(qū)域111的一個(gè)實(shí)施例的截面圖。示例性截面圖是沿著圖1所示的半導(dǎo)體器件的線C-C’截取的。在所示實(shí)施例中，第二半導(dǎo)體區(qū)域107b是沿著與第一側(cè)113垂直延伸的垂直方向y具有深度d2的P摻雜的。半導(dǎo)體主體100的η摻雜部分與第二半導(dǎo)體區(qū)域107b的底側(cè)鄰接。第二半導(dǎo)體區(qū)域107b的深度d2從晶體管單元區(qū)域109中的第一值通過(guò)轉(zhuǎn)變區(qū)域111減小到邊緣端接區(qū)域110中的第二值。盡管半導(dǎo)體主體100的部分115整個(gè)布置在晶體管單元區(qū)域109中的第二半導(dǎo)體區(qū)域107b下方，但邊緣端接區(qū)域110中的半導(dǎo)體主體100的對(duì)應(yīng)部分沿著與圖4的繪制平面垂直的方向與第二半導(dǎo)體區(qū)域107a、107b交替布置。出于如上面參照?qǐng)D3A和圖3B所述的類似原因，這導(dǎo)致與晶體管單元區(qū)域109相比在邊緣端接區(qū)域110中的電壓阻擋能力的增加。同樣，可以改善器件堅(jiān)固性和器件可靠性。上述效應(yīng)在主要具有垂直分量的邊緣區(qū)域中，即在直接鄰接晶體管單元區(qū)域109的邊緣區(qū)域中特別有效。
[0044]溝槽端部是奇異點(diǎn)并且構(gòu)成連續(xù)單元設(shè)計(jì)的斷點(diǎn)。作為示例,溝槽端部處的外延填充行為和外延生長(zhǎng)行為不同于晶體管單元陣列。因而，與晶體管單元陣列內(nèi)的溝槽的內(nèi)部部分相比，包括溝槽的超結(jié)結(jié)構(gòu)中的電荷補(bǔ)償在溝槽端部處作用不同。
[0045]圖5A是具有溝道停止層結(jié)構(gòu)的半導(dǎo)體器件的一個(gè)實(shí)施例的截面圖，溝道停止層結(jié)構(gòu)包括n+摻雜半導(dǎo)體區(qū)域117，該η+摻雜半導(dǎo)體區(qū)域117電耦合到場(chǎng)板118例如多晶硅和/或金屬場(chǎng)板。電介質(zhì)120 (例如諸如S12之類的氧化物和/或諸如Si3N4之類的氮化物)布置在場(chǎng)板118和半導(dǎo)體主體100之間。轉(zhuǎn)變線122標(biāo)示其中電介質(zhì)120的厚度朝晶體管單元區(qū)域增加的位置或者場(chǎng)板彎曲的位置。
[0046]圖5B是圖5A所示的半導(dǎo)體器件的俯視圖。第二半導(dǎo)體區(qū)域107a、107b沿著第二側(cè)向方向X2延伸通過(guò)邊緣端接區(qū)域110到無(wú)場(chǎng)區(qū)域124中。因而，當(dāng)在溝槽中例如通過(guò)電化學(xué)刻蝕形成第二半導(dǎo)體區(qū)域107a、107b時(shí)，溝槽端部置于溝道停止層結(jié)構(gòu)以外的無(wú)場(chǎng)區(qū)域124中。由此，溝槽端部轉(zhuǎn)移到如下區(qū)域中，在該區(qū)域中它們對(duì)電荷補(bǔ)償?shù)挠绊懖粫?huì)引起對(duì)器件堅(jiān)固性和器件可靠性的傷害。
[0047]圖6圖示了沿著圖1所示半導(dǎo)體器件的晶體管單元區(qū)域109中的線D-D’的示意性截面圖的一個(gè)實(shí)施例。在包括第一區(qū)域103和第二區(qū)域104的超結(jié)結(jié)構(gòu)之上，鄰接P摻雜主體區(qū)域126。P摻雜主體區(qū)域126經(jīng)由P+摻雜主體接觸區(qū)128電耦合到源極接觸127。源極接觸127的側(cè)壁也電耦合到n+摻雜源極區(qū)域129。用于將主體126和源極區(qū)域129電耦合到源極接觸127的其它接觸機(jī)制可以類似地適用。在相對(duì)的源極區(qū)域129之間，溝槽130沿著垂直方向延伸到第一半導(dǎo)體區(qū)域105中。電介質(zhì)結(jié)構(gòu)131將溝槽130的上部部分中的柵極電極132與P摻雜主體區(qū)域126的周圍部分電隔離，并且進(jìn)一步將溝槽130的下部部分中的場(chǎng)電極134與第一半導(dǎo)體區(qū)域105的周圍部分電隔離。通過(guò)向柵極電極132施加電壓，可以通過(guò)場(chǎng)效應(yīng)控制沿著溝道區(qū)域136的導(dǎo)電性。
[0048]圖6所示的半導(dǎo)體器件是包括第一負(fù)載端子和第二負(fù)載端子的垂直IGFET，該第一負(fù)載端子例如半導(dǎo)體主體100的第一側(cè)113處的包括源極接觸127的源極端子，該第二負(fù)載端子例如半導(dǎo)體主體100的與第一側(cè)113相對(duì)的第二側(cè)133處的包括漏極接觸139的漏極端子。圖1、圖2和圖5B中圖示了圖6的半導(dǎo)體器件的示例性俯視圖。
[0049]圖7是制造超結(jié)半導(dǎo)體器件的方法的工藝流程的示意性圖示。
[0050]工藝特征S700包括在第一導(dǎo)電類型的半導(dǎo)體主體中形成沿著側(cè)向方向延伸的溝槽，其中溝槽在沿著側(cè)向方向彼此相對(duì)的第一區(qū)域中具有第一寬度，并且溝槽在第一區(qū)域之間的第二區(qū)域中具有比第一寬度更大的第二寬度。
[0051]工藝特征S710包括形成對(duì)溝槽的側(cè)壁和底側(cè)進(jìn)行加襯的第二導(dǎo)電類型的半導(dǎo)體層。
[0052]工藝特征S720包括通過(guò)電化學(xué)刻蝕去除側(cè)壁處和底側(cè)處的半導(dǎo)體層的部分。
[0053]可以利用本征半導(dǎo)體材料、輕摻雜半導(dǎo)體材料、電介質(zhì)材料和空隙中的一種或組合填充溝槽。
[0054]圖8是制造超結(jié)半導(dǎo)體器件的另一方法的工藝流程的示意性圖示。
[0055]工藝特征S800包括形成包括第一區(qū)域和第二區(qū)域的超結(jié)結(jié)構(gòu)，第一區(qū)域和第二區(qū)域沿著第一側(cè)向方向交替布置并且沿著第二側(cè)向方向并行延伸，其中第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域，并且第二區(qū)域中的每一個(gè)沿著第一側(cè)向方向包括與第一導(dǎo)電類型相反的第二導(dǎo)電類型的相對(duì)第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域。
[0056]工藝特征S810包括形成溝道停止層結(jié)構(gòu)，該溝道停止層結(jié)構(gòu)包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域，其中沿著第二側(cè)向方向從晶體管單元區(qū)域延伸通過(guò)邊緣端接區(qū)域的第二半導(dǎo)體區(qū)域與場(chǎng)板交疊。
[0057]圖9是制造超結(jié)半導(dǎo)體器件的另一方法的工藝流程的示意性圖示。
[0058]工藝特征S900包括在第一導(dǎo)電類型的半導(dǎo)體主體中形成沿著側(cè)向方向延伸的溝槽，其中溝槽在沿著側(cè)向方向彼此相對(duì)的第一區(qū)域中具有第一深度并且該溝槽在第一區(qū)域之間的第二區(qū)域中具有小于第一深度的第二深度。
[0059]工藝特征S910包括形成對(duì)溝槽的側(cè)壁和底側(cè)進(jìn)行加襯的第二導(dǎo)電類型的半導(dǎo)體層。
[0060]工藝特征S920包括通過(guò)電化學(xué)刻蝕去除在側(cè)壁處和在底側(cè)處的半導(dǎo)體層的部分。
[0061]除了圖7至圖9所示的工藝特征外，在這些特征中的任意一個(gè)之前或之后或者在這些特征中的任意兩個(gè)之間，可以與所示工藝特征中的任意一個(gè)一起形成其它器件元素。作為示例，這些方法還可以包括諸如源極區(qū)域、漏極區(qū)域、柵極結(jié)構(gòu)、電耦合到半導(dǎo)體主體的有源區(qū)域內(nèi)形成的半導(dǎo)體元素的導(dǎo)電結(jié)構(gòu)之類的元素的形成。由此，可以在第二區(qū)域中形成晶體管單元區(qū)域并且可以在第一區(qū)域中形成邊緣端接區(qū)域。
[0062]圖1OA至圖1OG圖示了根據(jù)實(shí)施例的在超結(jié)半導(dǎo)體器件的制造期間的不同工藝階段處的半導(dǎo)體主體部分404的示意性截面圖。作為示例，截面圖可以指代圖1所示實(shí)施例的線A-A’。
[0063]參照?qǐng)D10A，設(shè)置包括n+摻雜襯底440和在其上形成的η摻雜外延層442的半導(dǎo)體主體404作為基礎(chǔ)材料。
[0064]可以根據(jù)在最終器件的操作模式中吸收阻擋電壓的體積的目標(biāo)厚度選擇外延層442的厚度d。半導(dǎo)體層442內(nèi)的摻雜劑的濃度可以對(duì)應(yīng)于構(gòu)成最終超級(jí)結(jié)半導(dǎo)體器件的漂移區(qū)的η摻雜的柱的目標(biāo)摻雜劑濃度。半導(dǎo)體層442的摻雜劑的濃度可以經(jīng)受生產(chǎn)容限。這些生產(chǎn)容限可能是由在例如外延生長(zhǎng)期間設(shè)置摻雜濃度時(shí)的有限準(zhǔn)確度引起的。
[0065]參照?qǐng)D1OB的示意性截面圖，在外延層442內(nèi)形成從前表面406沿著垂直方向420延伸到半導(dǎo)體主體404的深度中的第一溝槽408a和第二溝槽408b?？梢允褂迷诎雽?dǎo)體主體404的表面406上的刻蝕掩膜諸如硬掩膜444，在半導(dǎo)體主體404中刻蝕溝槽408a和408b。溝槽408a和408b的底側(cè)可以布置在半導(dǎo)體層442內(nèi)。溝槽408a和408b之間的臺(tái)面區(qū)域可以限定漂移區(qū)402。
[0066]參照?qǐng)D1OC所示的半導(dǎo)體主體部分404的示意性截面圖，在半導(dǎo)體主體404的前表面406上、在第一溝槽408a和第二溝槽408b中的每一個(gè)的側(cè)壁處和底側(cè)處形成外延ρ慘雜層415。
[0067]參照?qǐng)D1OD所示的半導(dǎo)體主體部分404的示意性截面圖，外延半導(dǎo)體層415經(jīng)歷電化學(xué)刻蝕，諸如使用堿性溶液446的堿性濕法刻蝕。例如，當(dāng)刻蝕硅時(shí)，堿性溶液可以包括KOH或ΤΜΑΗ。電壓V1施加在外延半導(dǎo)體層415和電化學(xué)堿性溶液446之間。堿性溶液446和外延半導(dǎo)體層415之間的結(jié)類似于肖特基勢(shì)壘結(jié)。因此，在該界面處構(gòu)建肖特基耗盡區(qū)域448?？梢赃x擇電壓V1,使得將通過(guò)外延半導(dǎo)體層415和堿性溶液446之間的結(jié)形成的肖特基二極管短路或正向偏置。
[0068]電壓V2施加在ρ摻雜外延半導(dǎo)體層415和η摻雜半導(dǎo)體主體404之間，使得這些區(qū)域之間的ρη結(jié)反向偏置并且形成空間電荷區(qū)域，該空間電荷區(qū)域包括半導(dǎo)體主體404內(nèi)的第一耗盡層450和外延半導(dǎo)體層415內(nèi)的第二耗盡層452?？梢赃x擇V2的值，使得第一溝槽408a和第二溝槽408b之間的半導(dǎo)體主體404的區(qū)域(即漂移區(qū)402)變得耗盡自由電荷載流子?？梢赃x擇外延半導(dǎo)體層415的厚度，使得在施加電壓'、V2之后耗盡區(qū)域448、452并不相遇。換言之，可以選擇電壓V1和V2,使得不構(gòu)成空間電荷區(qū)域的中性區(qū)域454保
&3甶O
[0069]參照?qǐng)D1OE中所示的半導(dǎo)體主體部分404的示意性截面圖，一旦遇到耗盡區(qū)域452和448，就結(jié)束外延半導(dǎo)體層415的刻蝕。外延半導(dǎo)體層415的體積包括兩部分，即，肖特基耗盡層448和ρη耗盡層452的體積。耗盡層452引起在半導(dǎo)體主體404內(nèi)形成的另一ρη耗盡層450的精確補(bǔ)償。該電荷補(bǔ)償不受器件元件制造期間的任意生產(chǎn)容限影響。由于在去除電化學(xué)堿性溶液之后不保持肖特基勢(shì)壘，所以關(guān)于理想電荷補(bǔ)償，肖特基耗盡層448的電荷構(gòu)成過(guò)多電荷。在稍后工藝階段中使這些過(guò)多電荷可以反平衡、針對(duì)改善魯棒性的電場(chǎng)調(diào)諧維持這些過(guò)多電荷或者去除這些過(guò)多電荷。作為示例，可以通過(guò)外延半導(dǎo)體層415的相應(yīng)部分的各向同性干法或濕法刻蝕，部分地或全部地去除肖特基耗盡層448的電荷。作為另一示例，也可以通過(guò)例如對(duì)外延半導(dǎo)體層415的相應(yīng)部分進(jìn)行熱氧化和隨后通過(guò)刻蝕工藝去除氧化層，來(lái)去除肖特基耗盡層448的電荷。作為又一示例，可以通過(guò)利用具有與外延半導(dǎo)體層415的導(dǎo)電類型不同的導(dǎo)電類型的外延半導(dǎo)體材料填充溝槽408a、408b，來(lái)使肖特基耗盡層448的電荷反平衡?？梢栽谌コ龎A性溶液446之后且在利用如圖1OG所示后續(xù)工藝階段中所述的材料填充溝槽408a、408b之前，執(zhí)行通過(guò)上述工藝去除過(guò)多電荷。
[0070]盡管可以在溝槽408a、408b中的每一個(gè)內(nèi)的底側(cè)處保持外延半導(dǎo)體層415，但圖1OF所示的半導(dǎo)體主體部分404的示意性截面圖指代其中刻蝕外延半導(dǎo)體層415以去除位于溝槽408a、408b中的每一個(gè)內(nèi)的底側(cè)處和半導(dǎo)體主體404的前表面406上的該層的這些部分。作為示例，可以使用各向異性干法刻蝕來(lái)刻蝕半導(dǎo)體層415。在刻蝕之后，該層的剩余部分限定第一溝槽408a和第二溝槽408b內(nèi)的第一半導(dǎo)體子區(qū)416a、……、416d。
[0071]參照?qǐng)D1OG所示的半導(dǎo)體主體部分404的示意性截面圖，第一溝槽408a和第二溝槽408b填充有參照?qǐng)D1所述的材料。
[0072]其它工藝可以隨后，或者在圖1OA至圖1OG所示的工藝之前、之間或一起執(zhí)行，以最終實(shí)現(xiàn)SJ半導(dǎo)體器件。
[0073]盡管這里圖示和描述了特定實(shí)施例，但本領(lǐng)域普通技術(shù)人員將理解到，在不偏離本發(fā)明范圍的情況下，各種備選和/或等同實(shí)現(xiàn)方案可以替代所示和所述的特定實(shí)施例。本申請(qǐng)旨在于覆蓋這里所述特定實(shí)施例的任意修改或變型。因此，本發(fā)明旨在于僅受權(quán)利要求和其等同方案限制。
【權(quán)利要求】
1.一種超結(jié)半導(dǎo)體器件，包括: 超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸；所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域；所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的、相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域；以及其中 所述第一半導(dǎo)體區(qū)域的第一個(gè)的寬度W1在晶體管單元區(qū)域中比在邊緣端接區(qū)域中更大，并且所述第二半導(dǎo)體區(qū)域的每一個(gè)的寬度W2在所述晶體管單元區(qū)域中比在所述邊緣端接區(qū)域中更大。
2.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述寬度W、W2分別沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域中的第一值連續(xù)地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
3.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中在所述交替布置的第一區(qū)域和第二區(qū)域的不同區(qū)域中的所述寬度WpW2分別沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域中的第一值逐步地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
4.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，其中所述第二半導(dǎo)體區(qū)域中的每一個(gè)在所述邊緣端接區(qū)域中的所述寬度W2的范圍是在所述晶體管單元區(qū)域中的所述寬度W2的30%到90%之間。
5.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，其中所述內(nèi)部區(qū)域包括本征半導(dǎo)體材料、輕摻雜半導(dǎo)體材料、電介質(zhì)材料和空隙中的一種或組合。
6.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，其中所述第一區(qū)域中的每一個(gè)是臺(tái)面區(qū)域，并且所述第二區(qū)域中的每一個(gè)包括溝槽和對(duì)所述溝槽的相對(duì)側(cè)壁進(jìn)行加襯的所述第二半導(dǎo)體區(qū)域。
7.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述第二半導(dǎo)體區(qū)域在所述第二區(qū)域的不同區(qū)域中的深度d2沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域向所述轉(zhuǎn)變區(qū)域中減小。
8.根據(jù)權(quán)利要求1所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括溝道停止層結(jié)構(gòu)，所述溝道停止層結(jié)構(gòu)包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域，其中沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域延伸通過(guò)所述邊緣端接區(qū)域的所述第二半導(dǎo)體區(qū)域與所述場(chǎng)板交疊。
9.一種超結(jié)半導(dǎo)體器件，包括: 超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸；所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域；所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的、相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域；以及 溝道停止層結(jié)構(gòu)，包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域，其中沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域延伸通過(guò)所述邊緣端接區(qū)域的所述第二半導(dǎo)體區(qū)域與所述場(chǎng)板交疊。
10.根據(jù)權(quán)利要求9所述的超結(jié)半導(dǎo)體器件，其中所述摻雜半導(dǎo)體區(qū)域?qū)⒌诙酒瑐?cè)處的電極電耦合到與所述第二芯片側(cè)相對(duì)的第一芯片側(cè)處的所述場(chǎng)板。
11.根據(jù)權(quán)利要求9所述的超結(jié)半導(dǎo)體器件，其中 所述第一半導(dǎo)體區(qū)域的第一個(gè)的寬度W1在晶體管單元區(qū)域中比在邊緣端接區(qū)域中更大，并且所述第二半導(dǎo)體區(qū)域的每一個(gè)的寬度W2在所述晶體管單元區(qū)域中比在所述邊緣端接區(qū)域中更大。
12.根據(jù)權(quán)利要求9所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述寬度W、W2分別沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域中的第一值連續(xù)地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
13.根據(jù)權(quán)利要求9所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中在交替布置的所述第一區(qū)域和所述第二區(qū)域的不同區(qū)域中的所述寬度WpW2分別沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域中的第一值逐步地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
14.根據(jù)權(quán)利要求9所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述第二半導(dǎo)體區(qū)域在所述第二區(qū)域的不同區(qū)域中的深度d2沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域向所述轉(zhuǎn)變區(qū)域中減小。
15.一種超結(jié)半導(dǎo)體器件，包括: 超結(jié)結(jié)構(gòu)，包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域沿著第一側(cè)向方向交替地布置并且沿著第二側(cè)向方向并行延伸；所述第一區(qū)域中的每一個(gè)包括第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域；所述第二區(qū)域中的每一個(gè)沿著所述第一側(cè)向方向包括與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的、相對(duì)的第二半導(dǎo)體區(qū)域之間的內(nèi)部區(qū)域；以及 在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述第二半導(dǎo)體區(qū)域在所述第二區(qū)域的不同區(qū)域中的深度d2沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域向所述轉(zhuǎn)變區(qū)域中減小。
16.根據(jù)權(quán)利要求15所述的超結(jié)半導(dǎo)體器件，其中 所述第一半導(dǎo)體區(qū)域的第一個(gè)的寬度W1在晶體管單元區(qū)域中比在邊緣端接區(qū)域中更大，并且所述第二半導(dǎo)體區(qū)域的每一個(gè)的寬度W2在所述晶體管單元區(qū)域中比在所述邊緣端接區(qū)域中更大。
17.根據(jù)權(quán)利要求15所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括: 在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中所述寬度Wl、W2分別沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域中的第一值連續(xù)地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
18.根據(jù)權(quán)利要求15所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括: 在所述晶體管單元區(qū)域和所述邊緣端接區(qū)域之間的轉(zhuǎn)變區(qū)域，其中在交替布置的所述第一區(qū)域和所述第二區(qū)域的不同區(qū)域中的所述寬度^、W2分別沿著所述第一側(cè)向方向從所述晶體管單元區(qū)域中的第一值逐步地變?yōu)樗鲞吘壎私訁^(qū)域中的第二值。
19.根據(jù)權(quán)利要求15所述的超結(jié)半導(dǎo)體器件，進(jìn)一步包括: 溝道停止層結(jié)構(gòu)，包括電耦合到場(chǎng)板的摻雜半導(dǎo)體區(qū)域，其中沿著所述第二側(cè)向方向從所述晶體管單元區(qū)域延伸通過(guò)所述邊緣端接區(qū)域的所述第二半導(dǎo)體區(qū)域與所述場(chǎng)板交疊。
【文檔編號(hào)】H01L29/78GK104347715SQ201410370323
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年7月30日 優(yōu)先權(quán)日:2013年7月31日
【發(fā)明者】H·韋伯 申請(qǐng)人:英飛凌科技奧地利有限公司