半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端的制作方法
【專利摘要】半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端使得半導(dǎo)體器件具有良好的耐壓和穩(wěn)定性，屬于半導(dǎo)體器件【技術(shù)領(lǐng)域】?，F(xiàn)有技術(shù)器件制作工藝有待簡(jiǎn)化，器件耐壓性能有待提高。在本發(fā)明之半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端中，所述表面超級(jí)結(jié)結(jié)構(gòu)由多個(gè)P型雜質(zhì)區(qū)和N型雜質(zhì)區(qū)交替排列構(gòu)成，其特征在于，所述表面超級(jí)結(jié)結(jié)構(gòu)位于器件芯片終端表面，每個(gè)P型雜質(zhì)區(qū)、N型雜質(zhì)區(qū)從有源區(qū)邊界延伸到芯片邊緣。本發(fā)明能夠降低半導(dǎo)體器件芯片終端表面電場(chǎng)強(qiáng)度，芯片終端單位寬度的耐壓水平得到明顯提高，耐壓能力甚至能夠等效于絕緣體。同時(shí)，制作表面超級(jí)結(jié)結(jié)構(gòu)的工藝非常常規(guī)和簡(jiǎn)單。
【專利說(shuō)明】半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，具體涉及半導(dǎo)體器件的終端結(jié)構(gòu)，該終端結(jié)構(gòu)使得半導(dǎo)體器件具有良好的耐壓和穩(wěn)定性，屬于半導(dǎo)體器件【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]在器件芯片的終端結(jié)構(gòu)中，器件隨著反偏電壓的增加，耗盡區(qū)向PN結(jié)的兩側(cè)擴(kuò)展，在終端表面出現(xiàn)高電場(chǎng)，降低了器件耐壓，隨著終端表面PN結(jié)數(shù)量增加和PN結(jié)耐壓的提高，表面電場(chǎng)分布就更加復(fù)雜。現(xiàn)有技術(shù)通過(guò)終端結(jié)構(gòu)設(shè)計(jì)來(lái)降低器件芯片終端表面電場(chǎng)強(qiáng)度，提高接近器件內(nèi)部平行PN結(jié)的擊穿電壓，從而提高器件的耐壓性能。與此有關(guān)的現(xiàn)有半導(dǎo)體器件終端技術(shù)包括場(chǎng)板終端技術(shù)、JTE (結(jié)終端延伸)終端技術(shù)、VLD (橫向變摻雜)終端技術(shù)以及場(chǎng)限環(huán)終端技術(shù)。
[0003]場(chǎng)板終端技術(shù)中的電阻場(chǎng)板技術(shù)采用摻氧多晶硅(SIPOS)作為器件的電阻場(chǎng)板，器件在反偏時(shí)，從有源區(qū)到器件芯片邊緣多晶硅中的電位分布近似線性上升，而器件芯片終端硅界面處電位分布上升得更快一些。這樣就得到了兩個(gè)有利的結(jié)果:(I)使得器件芯片表面的電場(chǎng)強(qiáng)度分布變得平坦；(2)場(chǎng)板電位在任何一處都低于Si表面，這對(duì)增加表面處PN結(jié)耗盡區(qū)寬度是有利的。因此，擊穿電壓得到了提高。但是，摻氧多晶硅電阻場(chǎng)板制作工藝復(fù)雜，如需要增加多晶硅層淀積工藝，且生產(chǎn)中的過(guò)程參數(shù)不易控制，如摻氧比例。
[0004]在JTE終端技術(shù)、VLD終端技術(shù)中，由于表面濃度比較低，對(duì)表面電荷比較敏感，容易受界面電荷的影響，器件穩(wěn)定性受到影響。
[0005]在場(chǎng)限環(huán)終端技術(shù)中，為了提高半導(dǎo)體器件的耐壓，現(xiàn)有半導(dǎo)體器件的終端結(jié)構(gòu)通常為場(chǎng)限環(huán)與浮空?qǐng)霭宓慕Y(jié)合。
[0006]因此需要尋找一項(xiàng)更為有效的提高器件耐壓性能的終端技術(shù)。


【發(fā)明內(nèi)容】

[0007]為了簡(jiǎn)化器件制作工藝，提高器件耐壓性能，我們發(fā)明了一種半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端。
[0008]在本發(fā)明之半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端中，所述表面超級(jí)結(jié)結(jié)構(gòu)由多個(gè)P型雜質(zhì)區(qū)和N型雜質(zhì)區(qū)交替排列構(gòu)成，其特征在于，所述表面超級(jí)結(jié)結(jié)構(gòu)位于器件芯片終端I表面，每個(gè)P型雜質(zhì)區(qū)2、N型雜質(zhì)區(qū)3從有源區(qū)邊界4延伸到芯片邊緣5，如圖1?4所示。
[0009]本發(fā)明其技術(shù)效果在于，由于表面超級(jí)結(jié)結(jié)構(gòu)(Surface Super Junct1n,簡(jiǎn)稱SCSJ)的耐壓機(jī)理與通常的PN結(jié)不同，表面超級(jí)結(jié)結(jié)構(gòu)在反偏后，電場(chǎng)峰值移至表面超級(jí)結(jié)結(jié)構(gòu)的兩端，表面超級(jí)結(jié)結(jié)構(gòu)中的超級(jí)結(jié)區(qū)表面電場(chǎng)分布均勻，實(shí)際上在器件芯片終端表面從有源區(qū)邊界到芯片邊緣形成一個(gè)電場(chǎng)分布均勻的耐壓層，由于這個(gè)耐壓層的兩端是芯片有源區(qū)邊界的芯片邊緣，表面電場(chǎng)被最大程度地展開(kāi)，降低了表面電場(chǎng)的強(qiáng)度。終端表面下的半導(dǎo)體電位要小于終端表面表層的電位，因此，芯片耗盡區(qū)也在終端表面的拉扯下展開(kāi)，使表面電場(chǎng)強(qiáng)度分布進(jìn)一步平滑、強(qiáng)度進(jìn)一步降低，芯片終端單位寬度的耐壓水平得到明顯提高，耐壓能力甚至能夠等效于絕緣體。由于構(gòu)成超級(jí)結(jié)結(jié)構(gòu)的P型雜質(zhì)區(qū)和N型雜質(zhì)區(qū)的雜質(zhì)濃度可以達(dá)到很高的程度，所以這個(gè)表面超級(jí)結(jié)結(jié)構(gòu)對(duì)表面電荷不敏感，器件耐壓穩(wěn)定。并且，通過(guò)改變芯片終端寬度，也就是超級(jí)結(jié)的長(zhǎng)度，就能夠調(diào)整器件的耐壓，這一措施方便、簡(jiǎn)單。同時(shí)，制作表面超級(jí)結(jié)結(jié)構(gòu)的工藝非常常規(guī)和簡(jiǎn)單。
[0010]從另一角度看，本發(fā)明還能夠在不降低器件的耐壓水平的同時(shí)，減小芯片終端尺寸，降低對(duì)界面電荷的敏感性，提高器件的耐壓穩(wěn)定性。

【專利附圖】

【附圖說(shuō)明】
[0011]圖1是本發(fā)明之具有表面超級(jí)結(jié)結(jié)構(gòu)的終端結(jié)構(gòu)俯視示意圖，該圖同時(shí)作為摘要附圖。圖2是本發(fā)明之具有表面超級(jí)結(jié)結(jié)構(gòu)的終端的芯片四角部分的結(jié)構(gòu)俯視示意圖，該圖同時(shí)表示在矩形芯片四角部位每個(gè)P型雜質(zhì)區(qū)、N型雜質(zhì)區(qū)從有源區(qū)邊界以放射狀形式延伸到芯片邊緣。圖3是本發(fā)明之具有表面超級(jí)結(jié)結(jié)構(gòu)局部立體示意圖。圖4是本發(fā)明之具有表面超級(jí)結(jié)結(jié)構(gòu)局部剖視示意圖。圖5是本發(fā)明之具有表面超級(jí)結(jié)結(jié)構(gòu)的終端的芯片四角部分的結(jié)構(gòu)俯視示意圖，該圖同時(shí)表示在矩形芯片四角部位一個(gè)P型雜質(zhì)區(qū)沿矩形芯片對(duì)角線從有源區(qū)邊界延伸到芯片邊緣。

【具體實(shí)施方式】
[0012]在本發(fā)明之半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端中，所述表面超級(jí)結(jié)結(jié)構(gòu)由多個(gè)P型雜質(zhì)區(qū)和N型雜質(zhì)區(qū)交替排列構(gòu)成。所述表面超級(jí)結(jié)結(jié)構(gòu)位于器件芯片終端I表面，每個(gè)P型雜質(zhì)區(qū)2、N型雜質(zhì)區(qū)3從有源區(qū)邊界4延伸到芯片邊緣5，如圖1?4所示。所述表面超級(jí)結(jié)結(jié)構(gòu)的制作方式為光刻選擇性擴(kuò)散、刻槽摻雜以及刻槽外延三種方式之一。所述表面超級(jí)結(jié)結(jié)構(gòu)的每個(gè)P型雜質(zhì)區(qū)2、N型雜質(zhì)區(qū)3的雜質(zhì)濃度、寬度及深度依據(jù)RESURF方法優(yōu)化調(diào)整。P型雜質(zhì)區(qū)2與N型雜質(zhì)區(qū)3的寬度相等或者不相等。當(dāng)P型雜質(zhì)區(qū)2與N型雜質(zhì)區(qū)3的寬度不相等時(shí)，P型雜質(zhì)區(qū)2的寬度大于或者小于N型雜質(zhì)區(qū)3的寬度。P型雜質(zhì)區(qū)2與N型雜質(zhì)區(qū)3的深度相等或者不相等。當(dāng)P型雜質(zhì)區(qū)2與N型雜質(zhì)區(qū)3的深度不相等時(shí)，P型雜質(zhì)區(qū)2的深度大于或者小于N型雜質(zhì)區(qū)3的深度。
[0013]在矩形芯片四角部位，所述表面超級(jí)結(jié)結(jié)構(gòu)中的每個(gè)P型雜質(zhì)區(qū)2、N型雜質(zhì)區(qū)3從有源區(qū)邊界4延伸到芯片邊緣5的延伸形式為以下兩種之一:
[0014]1、以矩形芯片幾何中心為中心呈放射狀延伸，如圖2所示。如果將從有源區(qū)邊界4到芯片邊緣5的距離定義為所述表面超級(jí)結(jié)結(jié)構(gòu)的寬度，那么，所述表面超級(jí)結(jié)結(jié)構(gòu)位于矩形芯片四角部位的部分的寬度大于或者等于所述表面超級(jí)結(jié)結(jié)構(gòu)位于矩形芯片四邊部位的部分的寬度。由于在矩形芯片四角的電場(chǎng)強(qiáng)度較大，當(dāng)所述寬度關(guān)系為大于時(shí)，有利于電場(chǎng)強(qiáng)度的降低，進(jìn)而提高芯片的耐壓水平。
[0015]2、一個(gè)P型雜質(zhì)區(qū)2沿矩形芯片對(duì)角線延伸，如圖5所示，在該P(yáng)型雜質(zhì)區(qū)2兩側(cè)各有一組P型雜質(zhì)區(qū)2分支，每組P型雜質(zhì)區(qū)2分支的走向與該側(cè)其他P型雜質(zhì)區(qū)2走向平行。如此規(guī)則的分布有利于實(shí)現(xiàn)電荷平衡，改善器件芯片終端耐壓性能。
【權(quán)利要求】
1.一種半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，所述表面超級(jí)結(jié)結(jié)構(gòu)由多個(gè)P型雜質(zhì)區(qū)和N型雜質(zhì)區(qū)交替排列構(gòu)成，其特征在于，所述表面超級(jí)結(jié)結(jié)構(gòu)位于器件芯片終端(I)表面，每個(gè)P型雜質(zhì)區(qū)(2)、N型雜質(zhì)區(qū)(3)從有源區(qū)邊界(4)延伸到芯片邊緣(5)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，所述表面超級(jí)結(jié)結(jié)構(gòu)的制作方式為光刻選擇性擴(kuò)散、刻槽摻雜以及刻槽外延三種方式之一。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，所述表面超級(jí)結(jié)結(jié)構(gòu)的每個(gè)P型雜質(zhì)區(qū)(2)、N型雜質(zhì)區(qū)(3)的雜質(zhì)濃度、寬度及深度依據(jù)RESURF方法優(yōu)化調(diào)整。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，P型雜質(zhì)區(qū)(2)與N型雜質(zhì)區(qū)(3)的寬度相等或者不相等。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，當(dāng)P型雜質(zhì)區(qū)(2)與N型雜質(zhì)區(qū)(3)的寬度不相等時(shí)，P型雜質(zhì)區(qū)(2)的寬度大于或者小于N型雜質(zhì)區(qū)(3)的覽度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，P型雜質(zhì)區(qū)(2)與N型雜質(zhì)區(qū)(3)的深度相等或者不相等。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，當(dāng)P型雜質(zhì)區(qū)(2)與N型雜質(zhì)區(qū)(3)的深度不相等時(shí)，P型雜質(zhì)區(qū)(2)的深度大于或者小于N型雜質(zhì)區(qū)⑶的深度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的具有表面超級(jí)結(jié)結(jié)構(gòu)的終端，其特征在于，在矩形芯片四角部位，所述表面超級(jí)結(jié)結(jié)構(gòu)中的每個(gè)P型雜質(zhì)區(qū)(2)、N型雜質(zhì)區(qū)(3)從有源區(qū)邊界(4)延伸到芯片邊緣(5)的延伸形式為以下兩種之一: A、以矩形芯片幾何中心為中心呈放射狀延伸，從有源區(qū)邊界(4)到芯片邊緣(5)的距離為所述表面超級(jí)結(jié)結(jié)構(gòu)的寬度，所述表面超級(jí)結(jié)結(jié)構(gòu)位于矩形芯片四角部位的部分的寬度大于或者等于所述表面超級(jí)結(jié)結(jié)構(gòu)位于矩形芯片四邊部位的部分的寬度； B、一個(gè)P型雜質(zhì)區(qū)(2)沿矩形芯片對(duì)角線延伸，在該P(yáng)型雜質(zhì)區(qū)(2)兩側(cè)各有一組P型雜質(zhì)區(qū)⑵分支，每組P型雜質(zhì)區(qū)⑵分支的走向與該側(cè)其他P型雜質(zhì)區(qū)⑵走向平行。
【文檔編號(hào)】H01L29/06GK104332489SQ201410578556
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年10月23日 優(yōu)先權(quán)日:2014年10月23日
【發(fā)明者】左義忠, 張海宇, 賈國(guó), 高宏偉, 李延慶 申請(qǐng)人:吉林華微電子股份有限公司