嵌入式碳化硅的制備方法
【專利摘要】本發(fā)明公開了一種嵌入式碳化硅的制備方法，包括：對形成有半導(dǎo)體器件的襯底NMOS區(qū)域進行低溫離子注入，以在硅襯底形成非晶硅層；刻蝕所述非晶硅層，形成溝槽；清洗溝槽表面；原位腐蝕溝槽表面；碳化硅沉積，以形成嵌入式碳化硅。本發(fā)明通過對襯底NMOS區(qū)域進行低溫離子注入，以在襯底NMOS區(qū)域形成非晶硅層；刻蝕所述襯底NMOS區(qū)域的非晶硅層得到NMOS源漏區(qū)的溝槽,然后在所述NMOS源漏區(qū)的溝槽內(nèi)形成低位錯缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高NMOSFET的電子遷移率，從而提高它的電流驅(qū)動能力。
【專利說明】嵌入式碳化娃的制備方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種嵌入式碳化硅的制備方法。
【背景技術(shù)】
[0002] 在45納米及45納米以下半導(dǎo)體制造流程中，嵌入式碳化娃（Embedded SiC)技 術(shù)通過在溝道中產(chǎn)生單軸壓應(yīng)力來提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動能 力。其具體原理是：通過在Si襯底上刻蝕凹槽，選擇性地外延生長SiC層，由于SiC晶格常 數(shù)與Si不匹配，在垂直溝道方向Si晶格受到壓縮產(chǎn)生壓應(yīng)力，而沿溝道方向Si晶格受到 拉伸產(chǎn)生張應(yīng)力。
[0003] 目前，SiC內(nèi)的C含量對嵌入式碳化硅技術(shù)具有較大的影響。這是因為SiC薄膜 中的應(yīng)變（應(yīng)力）會隨著層厚的增加而增加，當層厚超過某一臨界值0〇時，SiC將不能形 成很好的單晶結(jié)構(gòu)，在生長過程中就會發(fā)生弛豫，薄膜中積累的應(yīng)變會引起晶面滑移，使界 面原子排列錯開，應(yīng)變急劇釋放，以失配位錯或者表面起伏的形式釋放出來，在薄膜中產(chǎn)生 大量缺陷。該臨界值GO與薄膜生長條件相關(guān)，而薄膜中c濃度是對薄膜生長條件影響最 大的因素之一。C組分越大，SiC薄膜厚度的臨界值越小。但由于C在Si中的固濃度的限 制，目前的業(yè)界SiC選擇性外延的C的含量為1 %?2%。因此，如何改善嵌入式碳化硅技 術(shù)中碳化硅薄膜的缺陷，是本領(lǐng)域技術(shù)人員亟待解決的一個技術(shù)問題。
【發(fā)明內(nèi)容】
[0004] 本發(fā)明提供一種嵌入式氮化硅的制備方法，以解決碳化硅薄膜缺陷較大的問題。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供一種嵌入式碳化硅的制備方法，包括：對形成有 半導(dǎo)體器件的襯底NM0S區(qū)域進行低溫離子注入，以在硅襯底表面形成非晶硅層；刻蝕所述 非晶硅層，形成溝槽；清洗溝槽表面；原位腐蝕溝槽表面；碳化硅沉積，以形成嵌入式碳化 硅。本發(fā)明通過對襯底NM0S區(qū)域進行低溫離子注入，以在襯底NM0S區(qū)域形成非晶硅層；刻 蝕所述襯底NM0S區(qū)域的非晶硅層得到NM0S源漏區(qū)的溝槽，然后在所述NM0S源漏區(qū)的溝 槽內(nèi)形成低位錯缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高NM0SFET 的電子遷移率，從而提高它的電流驅(qū)動能力。
[0006] 作為優(yōu)選，采用SiCoNi預(yù)清洗溝槽表面，其可以在沒有電漿和粒子轟擊的環(huán)境中 去除氧化膜，降低了對硅襯底的破壞。
[0007] 作為優(yōu)選，使用HC1、C12或HC1與C12的混合氣體原位腐蝕溝槽表面，改善溝槽表 面的粗糙度，進而降低碳化硅的缺陷。
[0008] 作為優(yōu)選，所述低溫離子注入中的注入離子為硅離子、氬離子、鍺離子或者氮離 子。
[0009] 作為優(yōu)選，所述非晶硅層的厚度為200A?700A。
[0010] 作為優(yōu)選，所述非晶硅層的厚度為460A?500A。
[0011] 作為優(yōu)選，所述低溫離子注入的溫度為-100?〇攝氏度。
[0012] 作為優(yōu)選，對形成有半導(dǎo)體器件的襯底NM0S區(qū)域進行低溫離子注入步驟之前，在 襯底的PM0SFET上形成光阻；在形成溝槽之后，使用酸槽將光阻去除。
[0013] 作為優(yōu)選，去除光阻后，外延前清洗溝槽表面。
[0014] 作為優(yōu)選，刻蝕所述非晶硅層，以形成溝槽的步驟中，所述非晶硅層部分保留在所 述溝槽表面。
[0015] 進一步的，通過使用HC1、Cl2或HC1與Cl2混合氣體，在與嵌入式碳化硅生長的同 一腔室內(nèi)原位刻蝕所述溝槽的表面以去除保留的所述非晶硅層。
[0016] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：本發(fā)明通過對襯底NM0S區(qū)域進行低溫離 子注入，以在襯底NM0S區(qū)域形成非晶硅層；刻蝕所述襯底NM0S區(qū)域的非晶硅層得到NM0S 源漏區(qū)的溝槽，然后在所述NM0S源漏區(qū)的溝槽內(nèi)形成低位錯缺陷的嵌入式SiC，進而可以 在確保碳化硅薄膜低缺陷的前提下，提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動 能力。
【專利附圖】
【附圖說明】
[0017] 圖1為本發(fā)明一【具體實施方式】中低溫離子注入襯底結(jié)構(gòu)示意圖；
[0018] 圖2為本發(fā)明一【具體實施方式】中去除光阻后器件的結(jié)構(gòu)示意圖；
[0019] 圖3為本發(fā)明一【具體實施方式】中溝槽結(jié)構(gòu)示意圖；
[0020] 圖4為本發(fā)明一【具體實施方式】中碳化硅沉積后溝槽結(jié)構(gòu)示意圖。
【具體實施方式】
[0021] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。需說明的是，本發(fā)明附圖均采用簡化的形式且均使用非精 準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0022] 請參照圖1至圖4,所述嵌入式碳化硅的制備方法，包括：
[0023] 首先，對形成有半導(dǎo)體器件的襯底NM0S區(qū)域進行低溫離子注入，以在硅襯底形成 非晶硅層2。具體地，如圖1所示，在PM0SFET 10上形成光阻1;對另一側(cè)的NM0SFET 20進 行低溫離子注入。具體地，低溫離子注入的溫度范圍為零下l〇〇°C至0°C，采用的注入離子 為硅離子、氬離子、鍺離子或者氮離子。進行離子注入時，根據(jù)離子類型調(diào)節(jié)離子的注入能 量、注入劑量、注入角度和注入旋轉(zhuǎn)次數(shù)等工藝條件，在硅襯底表面形成200?700人的非晶 娃層2。
[0024] 如圖2所示，刻蝕所述非晶硅層2,形成溝槽3,此時溝槽3的表面具有較大的粗糙 度；需要說明的是，此步驟中，所述非晶硅層2未被完全刻蝕，即還存在部分非晶硅層2保留 在所述溝槽3的表面。
[0025] 接著，如圖3所示，酸槽清洗去除光阻1。
[0026] 接著，外延前清洗溝槽3表面，去除酸槽清洗后的殘留物；
[0027] 接著，采用SiCoNi預(yù)清洗溝槽3表面，使用SiCoNi預(yù)清洗可以在沒有電漿和粒子 轟擊的環(huán)境中去除氧化膜，降低了對硅襯底的破壞。
[0028] 接著，使用HC1、Cl2或HC1與Cl2的混合氣體原位腐蝕溝槽3表面。具體地，該步 驟與后續(xù)的嵌入式碳化硅生長在同一腔室內(nèi)完成，用于刻蝕去除所述溝槽3表面保留的部 分非晶硅層2,達到改善溝槽3表面的粗糙度的目的。
[0029] 最后，如圖4所示，進行碳化硅沉積，以形成嵌入式碳化硅4,沉積溫度為525? 575攝氏度。
[0030] 本發(fā)明通過對形成有半導(dǎo)體器件的襯底NM0S區(qū)域進行低溫離子注入，以在襯底 NM0S區(qū)域形成非晶硅層2 ;刻蝕所述襯底NM0S區(qū)域的非晶硅層2得到NM0S源漏區(qū)的溝槽 3,然后在所述NM0S源漏區(qū)的溝槽3內(nèi)形成低位錯缺陷的嵌入式碳化硅4,可以在確保碳化 硅薄膜低缺陷的前提下，提高NM0SFET20的電子遷移率，從而提高它的電流驅(qū)動能力。
[0031] 請繼續(xù)參照圖1至圖4所示，下面以在28LP的嵌入式碳化硅制備工藝為例，本發(fā) 明的具體實施方案如下：
[0032] 首先，在零下50°C溫度下，使用N+離子對形成有半導(dǎo)體器件的襯底NM0S區(qū)域進行 離子注入，注入能量為16Kev，注入劑量為1 X 1015,注入角度為0度，注入旋轉(zhuǎn)次數(shù)1次，在 硅襯底表面形成460?500A的非晶硅層2。
[0033] 接著，使用干法選擇性刻蝕去除非晶硅層2,在NM0SFET 20上形成溝槽3 ;
[0034] 接著，使用酸槽將用作掩模的光阻1去除；
[0035] 接著，使用外延前清洗處理溝槽3表面，去除溝槽3表面殘留；
[0036] 接著，使用SiCoNi預(yù)清洗溝槽3表面；
[0037] 接著，使用HC1、C12或HC1與C12的混合氣原位（in-situ)腐蝕溝槽3表面；
[0038] 最后，SiC沉積，形成低位錯缺陷的嵌入式碳化娃4。
[0039] 綜上所述，本發(fā)明的嵌入式碳化硅的制備方法，包括：對形成有半導(dǎo)體器件的襯底 進行刻蝕NM0S區(qū)域進行低溫離子注入，以在硅襯底表面形成非晶硅層2 ;刻蝕所述非晶硅 層2,形成溝槽3 ;清洗溝槽3表面；原位腐蝕溝槽3表面；碳化硅沉積，以形成嵌入式碳化 硅4。本發(fā)明通過在襯底NM0S區(qū)域形成非晶硅層2 ;刻蝕所述襯底NM0S區(qū)域的非晶硅層2 得到NM0S源漏區(qū)的溝槽3,然后在所述NM0S源漏區(qū)的溝槽3內(nèi)形成低位錯缺陷的嵌入式碳 化硅4,可以在確保碳化硅薄膜低缺陷的前提下，提高NM0SFET 20的電子遷移率，從而提高 它的電流驅(qū)動能力。
[0040] 顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神 和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之 內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種嵌入式碳化娃的制備方法，其特征在于，包括： 對形成有半導(dǎo)體器件的襯底NMOS區(qū)域進行低溫離子注入，以在硅襯底形成非晶硅層； 刻蝕所述非晶硅層，形成溝槽； 清洗溝槽表面； 原位腐蝕溝槽表面； 碳化硅沉積，以形成嵌入式碳化硅。
2. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，采用SiCoNi預(yù)清洗溝 槽表面。
3. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，使用HC1、C12或HC1與 Cl2的混合氣體原位腐蝕溝槽表面。
4. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述低溫離子注入采 用的注入離子為硅離子、氬離子、鍺離子或者氮離子。
5. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述非晶硅層的厚度 為 200A?700A。
6. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述非晶硅層的厚度 為 46〇A?50〇A。
7. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述低溫離子注入的 溫度為-100?〇攝氏度。
8. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，對形成有半導(dǎo)體器件 的襯底NM0S區(qū)域進行低溫離子注入步驟之前，在襯底的PM0SFET上形成光阻；在形成溝槽 之后，使用酸槽將光阻去除。
9. 如權(quán)利要求8所述的嵌入式碳化硅的制備方法，其特征在于，去除光阻后，外延前清 洗溝槽表面。
10. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，刻蝕所述非晶硅層， 以形成溝槽的步驟中，所述非晶硅層部分保留在所述溝槽表面。
11. 如權(quán)利要求10所述的嵌入式碳化硅的制備方法，其特征在于，通過使用HC1、C12* HC1與(：12混合氣體，在與嵌入式碳化硅生長的同一腔室內(nèi)原位刻蝕所述溝槽的表面以去除 保留的所述非晶硅層。
【文檔編號】H01L21/20GK104409354SQ201410697237
【公開日】2015年3月11日 申請日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】肖天金, 邱裕明, 康俊龍 申請人:上海華力微電子有限公司