一種基于高阻硅襯底的ldmos mmic芯片的制作方法
【專利摘要】本實用新型公開了一種基于高阻硅襯底的LDMOS MMIC芯片，所述芯片上集成有LDMOS晶體管、電感、電容、電阻、金屬連線與圖形和焊盤，其特征是，所述芯片采用無外延層的P型高阻硅襯底；所述芯片正面的LDMOS源極和芯片背面的金屬層通過硅襯底通孔技術(shù)連接。本實用新型所達到的有益效果：采用高阻硅襯底，以及硅襯底通孔技術(shù)將芯片正面的LDMOS源極與芯片背面的金屬層連接。高阻硅襯底使得片上電感、電容、電阻、金屬連線與圖形和焊盤等的對地寄生電容和損耗降低，LDMOS MMIC的性能得到提高，從而可以減少金屬互聯(lián)的層數(shù)，降低成本。同時本技術(shù)能降低LDMOS晶體管N型漏極和漂移區(qū)與P型襯底之間的PN結(jié)電容，使得LDMOS晶體管的輸出電容降低，增加了LDMOS器件的帶寬與功率轉(zhuǎn)換效率。
【專利說明】—種基于高阻硅襯底的匕0,3圓10芯片

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種基于高阻硅襯底的0)103 1110芯片，屬于0)103器件【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]在10103器件中，源極與芯片背面的地之間有很大的電流。為了降低源與地之間的電阻，通常會采用低阻重摻雜的？型襯底，并在其上外延生長低阻？型硅層，在外延層中制作10103器件。
[0003]基于0)103的麗單片微波集成電路)需要將電感、電容、電阻等無源器件集成在芯片上。但作為地的低阻重摻雜的？型襯底與頂層金屬的隔離不超過導(dǎo)致了較大的與地之間的寄生電容，嚴重地降低了電感的0與自諧振頻率，增加了電容、電阻、金屬連線與圖形和焊盤等的對地寄生電容，降低了 0)^)3麗X的性能。為了降低金屬連線與圖形、電感、電容、電阻等無源器件和焊盤與地的寄生電容，通常會采用多層金屬互聯(lián)技術(shù)(4層金屬以上)以增加金屬連線與圖形、電感、電容、電阻等無源器件和焊盤與地之間的隔離，但提高了成本。
實用新型內(nèi)容
[0004]為解決現(xiàn)有技術(shù)的不足，本實用新型的目的在于提供一種基于高阻硅襯底的10108麗X芯片，可以減少片上集成的無源器件的寄生電容，提高0)103麗X的性能；同時減少金屬互聯(lián)的層數(shù)，從而降低成本；可以降低0)103晶體管~型漏極和漂移區(qū)與？型襯底之間的結(jié)電容，使得0)103晶體管的輸出電容降低，從而增加了 0)103器件的帶寬與功率轉(zhuǎn)換效率。
[0005]為了實現(xiàn)上述目標，本實用新型采用如下的技術(shù)方案:
[0006]一種基于高阻硅襯底的0)103麗X芯片，所述芯片上集成有0)103晶體管、電感、電容、電阻、金屬連線與圖形和焊盤，其特征是，所述芯片正面的0)103源極和芯片背面之間設(shè)置有襯底；所述襯底采用無外延層的？型高阻硅襯底；所述芯片正面的0)103源極和芯片背面的金屬層通過硅通孔技術(shù)連接。
[0007]本實用新型所達到的有益效果:采用？型高阻硅襯底，以及硅通孔技術(shù)將芯片正面的0)^)3源極與芯片背面的金屬層連接。高阻硅襯底使電感、電容、電阻、金屬連線與圖形和焊盤與地(即芯片背面的金屬層)的隔離增加，使得片上電感、電容、電阻、金屬連線與圖形和焊盤等的對地寄生電容和損耗降低，10108麗X的性能得到提高，不再需要多層金屬互聯(lián)以增加隔離，從而降低成本。本裝置也降低了 0)103晶體管~型漏極和漂移區(qū)與？型硅襯底之間的結(jié)電容，使得0)^)3器件的輸出電容下降，從而增加了器件的帶寬與功率轉(zhuǎn)換效率。

【專利附圖】

【附圖說明】
[0008]圖1是本實用新型的截面結(jié)構(gòu)示意圖。

【具體實施方式】
[0009]下面結(jié)合附圖對本實用新型作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術(shù)方案，而不能以此來限制本實用新型的保護范圍。
[0010]在0)^)3器件中，源級與芯片背面的地之間有很大的電流。為了降低源與地之間的電阻，會采用低阻的重摻雜的？型硅襯底，并在其上外延低阻？型硅層，在低阻外延層中制作0)103器件，10108的源極與重摻雜？型襯底間通過一個重摻雜的？區(qū)相聯(lián)。
[0011]基于0)^)3的111(:(單片微波集成電路)需要將電感等無源器件集成在芯片中。但作為地的低阻重摻雜的？型襯底與頂層金屬連線的隔離一般不超過嚴重地降低了電感的0與自諧振頻率，增加了電容、電阻、金屬連線與焊盤的寄生電容，降低了 0)103麗X的性能。為了降低金屬連線與圖形、電感、電容、電阻等無源器件和焊盤等與地的寄生電容，通常會采用多層金屬互聯(lián)技術(shù)(4層金屬以上),提高了成本。
[0012]本實用新型涉及的一種基于高阻硅襯底的0)103麗X芯片，將現(xiàn)有的0)103麗中的芯片進行了改進。
[0013]芯片上集成有電感、電容、電阻、金屬連線與圖形和焊盤等的全部或部分，摒棄了低阻重摻雜的？型襯底及其上的低阻？型外延層而采用無外延層的？型高阻硅襯底，可以將電感、電容、電阻、金屬連線圖形和焊盤等與地的隔離增加，因此可以減少金屬互聯(lián)的層數(shù)，從而降低成本。同時，高阻硅襯底取代低阻重摻雜？型襯底及其上的低阻？型外延層，大大地降低了 0)10%型漏極和漂移區(qū)與？型硅襯底之間的結(jié)電容，這是由于結(jié)兩側(cè)的摻雜越低則電容越小，從而增加了器件的帶寬與效率。
[0014]芯片正面的0)103源極和芯片背面的金屬層通過硅通孔技術(shù)連接，實現(xiàn)了 0)103麗X芯片中高性能的集成無源器件以及低寄生電容的金屬連線與圖形和焊盤等，同時也降低了 0)103晶體管的漏極輸出電容。
[0015]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實用新型技術(shù)原理的前提下，還可以做出若干改進和變形，這些改進和變形也應(yīng)視為本實用新型的保護范圍。
【權(quán)利要求】
1.一種基于高阻硅襯底的LDMOS MMIC芯片，所述芯片上集成有LDMOS晶體管、電感、電容、電阻、金屬連線與圖形和焊盤，其特征是，所述芯片正面的LDMOS源極和芯片背面之間設(shè)置有襯底；所述襯底采用無外延層的P型高阻硅襯底；所述芯片正面的LDMOS源極和芯片背面的金屬層通過硅通孔技術(shù)連接。
【文檔編號】H01L27/04GK204230242SQ201420762350
【公開日】2015年3月25日 申請日期:2014年12月8日 優(yōu)先權(quán)日:2014年12月8日
【發(fā)明者】陳強, 多新中, 張復(fù)才, 沈美根, 任春嶺 申請人:江蘇博普電子科技有限責任公司