本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法和電子裝置。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實(shí)現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)。

隨著CMOS器件尺寸的不斷縮小，來自制造和設(shè)計(jì)方面的挑戰(zhàn)促使了三維設(shè)計(jì)如鰭片場(chǎng)效應(yīng)晶體管(FinFET)的發(fā)展。相對(duì)于現(xiàn)有的平面晶體管，F(xiàn)inFET是用于20nm及以下工藝節(jié)點(diǎn)的先進(jìn)半導(dǎo)體器件，其可以有效控制器件按比例縮小所導(dǎo)致的難以克服的短溝道效應(yīng)，還可以有效提高在襯底上形成的晶體管陣列的密度，同時(shí)，F(xiàn)inFET中的柵極環(huán)繞鰭片(鰭形溝道)設(shè)置，因此能從三個(gè)面來控制靜電，在靜電控制方面的性能也更突出。在半導(dǎo)體技術(shù)領(lǐng)域中，靜電放電(ESD)現(xiàn)象是對(duì)集成電路的一大威脅。隨著半導(dǎo)體制程工藝尺寸的不斷減小，ESD防護(hù)設(shè)計(jì)在納米級(jí)的CMOS技術(shù)中變得越來越具有挑戰(zhàn)性和難度。

圖1示出了一種現(xiàn)有的具有鰭結(jié)ESD二極管的FinFET器件的剖面示意圖，該FinFET器件包括：半導(dǎo)體襯底100，位于半導(dǎo)體襯底內(nèi)的P阱101，位于半導(dǎo)體襯底表面上的鰭片102，以及位于相鄰鰭片102之前形成于所述半導(dǎo)體襯底中的淺溝槽隔離結(jié)構(gòu)，其中所述淺溝槽隔離結(jié)構(gòu)103的頂面高于所述鰭片102的底部，低于所述鰭片102的頂面，在所述鰭片102的底部與所述半導(dǎo)體襯底100相連接的部分形成有N+擴(kuò)散區(qū)104，該N+擴(kuò)散區(qū)104與半導(dǎo)體襯底100內(nèi)的P阱101構(gòu)成傳統(tǒng)的鰭結(jié)ESD二極管，用于FinFET器件的靜電放電防護(hù)。

然而隨著FinFET器件尺寸的不斷縮小，使得鰭片變的越來越窄， 而窄鰭結(jié)構(gòu)導(dǎo)致寄生雙極晶體管的ESD魯棒性顯著減低，ESD電流通過窄鰭的小的橫截面進(jìn)行泄放。這很容易導(dǎo)致局部熱點(diǎn)，進(jìn)一步惡化ESD的魯棒性。

因此，有必要提出一種新的半導(dǎo)體器件，以提高ESD防護(hù)性能。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問題，本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件，包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底內(nèi)的具有第一導(dǎo)電類型的阱區(qū)；

位于所述半導(dǎo)體襯底表面上的若干鰭片；

位于相鄰所述鰭片之間的所述半導(dǎo)體襯底上的隔離結(jié)構(gòu)；

位于所述隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的具有第二導(dǎo)電類型的擴(kuò)散區(qū)，并且所述擴(kuò)散區(qū)位于所述阱區(qū)內(nèi)。

進(jìn)一步，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，或者，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

進(jìn)一步，所述擴(kuò)散區(qū)為重?fù)诫s擴(kuò)散區(qū)。

進(jìn)一步，所述隔離結(jié)構(gòu)的頂面高于所述鰭片的底部，低于所述鰭片的頂面。

進(jìn)一步，隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。

進(jìn)一步，所述淺溝槽隔離結(jié)構(gòu)包括形成于相鄰所述鰭片之間的半導(dǎo)體襯底內(nèi)的淺溝槽和填充所述淺溝槽并覆蓋部分所述鰭片的絕緣材料。

進(jìn)一步，所述擴(kuò)散區(qū)與所述阱區(qū)構(gòu)成二極管。

進(jìn)一步，還包括位于所述鰭片頂面上的應(yīng)力層。

進(jìn)一步，所述鰭片與所述擴(kuò)散區(qū)具有相同的摻雜類型。

本發(fā)明實(shí)施例二提供一種半導(dǎo)體器件的制作方法，包括：

步驟A1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成有具有第一導(dǎo)電類型的阱區(qū)，在所述半導(dǎo)體襯底的表面上形成有若干鰭片；

步驟A2：進(jìn)行離子注入工藝，以在所述阱區(qū)內(nèi)形成具有第二導(dǎo)電類型的擴(kuò)散區(qū)；

步驟A3：在所述半導(dǎo)體襯底的表面上和相鄰所述鰭片之間形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)的頂面高于所述鰭片的底部，低于所述鰭片的頂面。

進(jìn)一步，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，或者，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

進(jìn)一步，所述擴(kuò)散區(qū)為重?fù)诫s擴(kuò)散區(qū)。

進(jìn)一步，所述步驟A1包括：

提供半導(dǎo)體襯底；

進(jìn)行離子注入工藝，以在所述半導(dǎo)體襯底內(nèi)形成具有第一導(dǎo)電類型的阱區(qū)，所述阱區(qū)的頂面與所述半導(dǎo)體襯底的正面相距一定距離，該距離為預(yù)定形成的鰭片的高度；

在所述半導(dǎo)體襯底的正面形成圖案化的掩膜層，該圖案化的掩膜層定義所述鰭片的形狀；

以所述圖案化的掩膜層為掩膜對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕，停止于所述阱區(qū)上，以形成所述鰭片。

進(jìn)一步，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。

進(jìn)一步，形成所述淺溝槽隔離結(jié)構(gòu)的工藝步驟包括：

在暴露的所述半導(dǎo)體襯底的表面上和所述鰭片上沉積形成絕緣材料；

對(duì)所述絕緣材料進(jìn)行平坦化；

回蝕刻所述絕緣材料，以形成所述淺溝槽隔離結(jié)構(gòu)。

進(jìn)一步，采用流動(dòng)式化學(xué)氣相沉積法沉積形成所述絕緣材料。

進(jìn)一步，在執(zhí)行所述步驟A2時(shí)，所述鰭片也被摻雜具有與所述擴(kuò)散區(qū)相同的摻雜類型。

進(jìn)一步，在所述步驟A3之后還包括在所述鰭片的頂面上形成應(yīng)力層的步驟。

本發(fā)明實(shí)施例三提供一種電子裝置，該電子裝置包括半導(dǎo)體器件 以及與所述半導(dǎo)體器件相連接的電子組件，其中所述半導(dǎo)體器件包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底內(nèi)的具有第一導(dǎo)電類型的阱區(qū)；

位于所述半導(dǎo)體襯底表面上的若干鰭片；

位于相鄰所述鰭片之間的所述半導(dǎo)體襯底上的隔離結(jié)構(gòu)；

位于所述隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的具有第二導(dǎo)電類型的擴(kuò)散區(qū)，并且所述擴(kuò)散區(qū)位于所述阱區(qū)內(nèi)。

綜上所述，本發(fā)明的半導(dǎo)體器件包括形成于淺溝槽隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，該擴(kuò)散區(qū)位于阱區(qū)內(nèi)，與阱區(qū)構(gòu)成ESD二極管，用于FinFET器件的靜電放電保護(hù)。與現(xiàn)有技術(shù)相比，本發(fā)明的擴(kuò)散區(qū)不受鰭片橫截面尺寸的影響，其主要依賴于淺溝槽隔離結(jié)構(gòu)的尺寸，因此該半導(dǎo)體器件具有強(qiáng)魯棒性，可提供更好的ESD防護(hù)性能。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1示出了一種現(xiàn)有的具有鰭結(jié)ESD二極管的FinFET器件的剖面示意圖；

圖2示出了本發(fā)明一具體實(shí)施方式中的半導(dǎo)體器件的剖面示意圖；

圖3A-3G示出了本發(fā)明一具體實(shí)施方式的制作方法的相關(guān)步驟所獲得半導(dǎo)體器件的剖面示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避 免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其 它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面，將參照?qǐng)D2對(duì)本發(fā)明的半導(dǎo)體器件做詳細(xì)描述。圖2示出了本發(fā)明一具體實(shí)施方式中的半導(dǎo)體器件的剖面示意圖。

如圖2所示，本發(fā)明的半導(dǎo)體器件包括半導(dǎo)體襯底200。所述半導(dǎo)體襯底200可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。所述半導(dǎo)體襯底200還可以為摻雜的P型襯底。

還包括位于半導(dǎo)體襯底200內(nèi)的具有第一導(dǎo)電類型的阱區(qū)201，以及位于半導(dǎo)體襯底200表面上的若干鰭片202，位于相鄰鰭片202之間的半導(dǎo)體襯底200上的隔離結(jié)構(gòu)203。隔離結(jié)構(gòu)203的頂面高于鰭片202的底部，低于所述鰭片202的頂面，也即覆蓋部分鰭片202。

所述鰭片202的材料可以為硅、鍺或鍺硅等半導(dǎo)體材料。該鰭片202用作FinFET器件的溝道。示例性地，所述鰭片202的形成方法可以為：首先在半導(dǎo)體襯底上形成半導(dǎo)體材料層，半導(dǎo)體襯底內(nèi)已經(jīng)形成具有第一導(dǎo)電類型的阱區(qū)，所述半導(dǎo)體材料層可以Si、SiGe、Ge或者III-V材料，然后在所述半導(dǎo)體材料層上形成圖案化的掩膜層，例如光刻膠掩膜層，所述光刻膠掩膜層定義了所述鰭片的寬度、長(zhǎng)度以及位置等，然后以所述光刻膠掩膜層為掩膜蝕刻所述半導(dǎo)體材料層，以形成鰭片，然后去除所述光刻膠掩膜層，去除所述光刻膠掩膜層的方法可以為氧化灰化法。

在另一個(gè)示例中，所述鰭片202的形成方法還可以為：提供半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成有具有第一導(dǎo)電類型的阱區(qū)，在半導(dǎo)體襯底上形成圖案化的掩膜層，例如光刻膠掩膜層，所述光刻膠掩膜層定義了所述鰭片的寬度、長(zhǎng)度以及位置等，然后以所述光刻膠掩膜層 為掩膜蝕刻所述半導(dǎo)體襯底，以形成鰭片，然后去除所述光刻膠掩膜層。

需要注意的是，所述鰭片202的形成方法僅僅是示例性的，并不局限于上述方法。

在一個(gè)示例中，隔離結(jié)構(gòu)203為淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)包括形成于相鄰所述鰭片之間的半導(dǎo)體襯底內(nèi)的淺溝槽和填充所述淺溝槽并覆蓋部分所述鰭片的絕緣材料。該絕緣材料可以為氧化硅、氮氧化硅等，上述材料僅是示例性地，在此不作具體限制。

本發(fā)明的半導(dǎo)體器件還包括位于隔離結(jié)構(gòu)203底部的半導(dǎo)體襯底200內(nèi)的具有第二導(dǎo)電類型的擴(kuò)散區(qū)204，并且所述擴(kuò)散區(qū)204位于所述阱區(qū)201內(nèi)。

在一個(gè)示例中，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。也即阱區(qū)201為P型阱區(qū)，擴(kuò)散區(qū)204為N型擴(kuò)散區(qū)，P型阱區(qū)和N型擴(kuò)散區(qū)相接觸形成結(jié)，進(jìn)而構(gòu)成二極管，用作FinFET器件的ESD防護(hù)。進(jìn)一步地，所述擴(kuò)散區(qū)204為重?fù)诫s擴(kuò)散區(qū)。當(dāng)阱區(qū)201為P型阱區(qū)，擴(kuò)散區(qū)204為N+擴(kuò)散區(qū)。

在另一個(gè)示例中，所述第一導(dǎo)電類型還可以為N型，所述第二導(dǎo)電類型為P型。

示例性地，所述鰭片202與所述擴(kuò)散區(qū)具有相同的摻雜類型，均為第二導(dǎo)電類型，例如，所述擴(kuò)散區(qū)為N+擴(kuò)散區(qū)，則所述鰭片202的摻雜類型也為N+型。

本發(fā)明的半導(dǎo)體器件還包括位于鰭片202頂面上的應(yīng)力層205。對(duì)于PFET而言，所述應(yīng)力層205的材料為鍺硅層；對(duì)于NFET而言，所述應(yīng)力層205的材料為碳硅層。

本發(fā)明的半導(dǎo)體器件包括形成于淺溝槽隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，該擴(kuò)散區(qū)位于阱區(qū)內(nèi)，阱區(qū)和擴(kuò)散區(qū)具有不同的摻雜類型，擴(kuò)散區(qū)與阱區(qū)構(gòu)成ESD二極管，用于FinFET器件的靜電放電保護(hù)。與現(xiàn)有技術(shù)相比，本發(fā)明的擴(kuò)散區(qū)不受鰭片橫截面尺寸的影響，其主要依賴于淺溝槽隔離結(jié)構(gòu)的尺寸，因此該半導(dǎo)體器件具有強(qiáng)魯棒性，可提供更好的ESD防護(hù)性能。

實(shí)施例二

下面，參照?qǐng)D3A-3G對(duì)本發(fā)明的半導(dǎo)體器件的制作方法做詳細(xì)描述。其中圖3A-3G示出了本發(fā)明一具體實(shí)施方式的制作方法的相關(guān)步驟所獲得半導(dǎo)體器件的剖面示意圖。

首先，執(zhí)行步驟A1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成有具有第一導(dǎo)電類型的阱區(qū)，在所述半導(dǎo)體襯底的表面上形成有若干鰭片。

具體地，如圖3A所示，提供半導(dǎo)體襯底300。所述半導(dǎo)體襯底300可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。本實(shí)施例中，所述半導(dǎo)體襯底300為硅襯底。所述半導(dǎo)體襯底300還可以為摻雜的P型襯底。

可選地，在進(jìn)行離子注入工藝之前可先在所述半導(dǎo)體襯底300的表面上沉積形成一襯墊層301。襯墊層301可以包括數(shù)種襯墊材料的任何一種，包括但不限于：氧化硅襯墊材料和氮化硅襯墊材料，本實(shí)施例中，襯墊層包括氧化硅襯墊材料?？梢允褂冒ǖ幌抻冢夯瘜W(xué)汽相沉積方法和物理汽相沉積方法的方法形成襯墊層。通常，襯墊層具有從大約200到大約1000埃的厚度。該襯墊層301用于之后進(jìn)行離子注入工藝時(shí)，保護(hù)半導(dǎo)體襯底免于受到離子注入的損傷。

如圖3B所示，接著，進(jìn)行離子注入工藝，以在所述半導(dǎo)體襯底300內(nèi)形成具有第一導(dǎo)電類型的阱區(qū)302，所述阱區(qū)302的頂面與所述半導(dǎo)體襯底300的正面相距一定距離，該距離為預(yù)定形成的鰭片的高度。

可采用本領(lǐng)域技術(shù)人員常用的離子注入方法形成阱區(qū)302，在離子注入過程中，控制離子注入的深度，使得所述阱區(qū)302的頂面與所述半導(dǎo)體襯底300的正面相距一定距離，該距離為預(yù)定形成的鰭片的高度。注入的離子可根據(jù)預(yù)定形成的阱區(qū)的導(dǎo)電類型進(jìn)行選擇，例如，預(yù)定形成阱區(qū)為N阱，則注入的離子可以為P或As，若預(yù)定形成阱區(qū)為P阱，則注入的離子可以為B等。

接著，如圖3C所示，在所述半導(dǎo)體襯底300的正面形成圖案化 的掩膜層303，該圖案化的掩膜層303定義所述鰭片的形狀；以所述圖案化的掩膜層303為掩膜對(duì)所述半導(dǎo)體襯底300進(jìn)行刻蝕，停止于所述阱區(qū)302上，以形成所述鰭片304。

掩模層303通?？梢园〝?shù)種掩模材料的任何一種，包括但不限于：硬掩模材料和光刻膠掩模材料。較佳地，掩模層包括光刻膠掩模材料。光刻膠掩模材料可以包括選自包括正性光刻膠材料、負(fù)性光刻膠材料和混合光刻膠材料的組中的光刻膠材料。所述光刻膠掩膜材料定義了所述鰭片的寬度、長(zhǎng)度以及位置等。

可采用濕法刻蝕或干法刻蝕工藝進(jìn)行半導(dǎo)體襯底300的刻蝕，以形成鰭片304，其中，干刻蝕工藝，例如反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個(gè)的刻蝕方法。之后，可選擇性地將圖案化的掩膜層去除，暴露鰭片的頂面，當(dāng)然也可在之后的隔離結(jié)構(gòu)形成過程中將圖案化的掩膜層一并去除，在此不做具體限制。

在另一個(gè)示例中，所述鰭片的形成方法還可以為：首先在半導(dǎo)體襯底上形成半導(dǎo)體材料層，半導(dǎo)體襯底內(nèi)已經(jīng)形成具有第一導(dǎo)電類型的阱區(qū)，所述半導(dǎo)體材料層可以Si、SiGe、Ge或者III-V材料，然后在所述半導(dǎo)體材料層上形成圖案化的掩膜層，例如光刻膠掩膜層，所述光刻膠掩膜層定義了所述鰭片的寬度、長(zhǎng)度以及位置等，然后以所述光刻膠掩膜層為掩膜蝕刻所述半導(dǎo)體材料層，以形成鰭片，然后去除所述光刻膠掩膜層，去除所述光刻膠掩膜層的方法可以為氧化灰化法。

接著，執(zhí)行步驟A2：進(jìn)行離子注入工藝，以在所述阱區(qū)內(nèi)形成具有第二導(dǎo)電類型的擴(kuò)散區(qū)。

如圖3D所示，執(zhí)行離子注入工藝，在阱區(qū)302內(nèi)形成具有第二導(dǎo)電類型的擴(kuò)散區(qū)305。注入的離子可根據(jù)預(yù)定形成的擴(kuò)散區(qū)305的導(dǎo)電類型進(jìn)行選擇，例如，預(yù)定形成擴(kuò)散區(qū)305為N型，則注入的離子可以為P或As，若預(yù)定形成擴(kuò)散區(qū)305為P型，則注入的離子可以為B等。示例性地，該離子注入工藝為重?fù)诫s工藝，形成的擴(kuò)散區(qū)305為重?fù)诫s擴(kuò)散區(qū)。其中，在離子注入過程中，還可能對(duì)鰭片304進(jìn)行了離子注入，所述鰭片也被摻雜具有與所述擴(kuò)散區(qū)相同的摻 雜類型，均為第二導(dǎo)電類型。

接著，執(zhí)行步驟A3：在所述半導(dǎo)體襯底的表面上和相鄰所述鰭片之間形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)的頂面高于所述鰭片的底部，低于所述鰭片的頂面。

示例性地，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。在一個(gè)示例中，形成淺溝槽隔離結(jié)構(gòu)的工藝步驟包括：

首先，如圖3E所示，在暴露的所述半導(dǎo)體襯底300的表面上和所述鰭片304上沉積形成絕緣材料306a。該絕緣材料的材料為氧化硅、氮氧化硅等，可采用化學(xué)氣相沉積、物理沉積、磁控濺射等方法沉積形成所述絕緣材料306a，本實(shí)施例中，因流動(dòng)式化學(xué)氣相沉積法(Flowable CVD)其優(yōu)異的間隙和溝槽填充能力，采用流動(dòng)式化學(xué)氣相沉積法(Flowable CVD，F(xiàn)CVD)沉積形成所述絕緣材料。

之后，還包括對(duì)所述絕緣材料進(jìn)行平坦化的步驟?？梢允褂冒雽?dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實(shí)現(xiàn)表面的平坦化。該平坦化方法的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法?；瘜W(xué)機(jī)械拋光平坦化方法更常用。

接著，如圖3F所示，回蝕刻所述絕緣材料306a，以形成所述淺溝槽隔離結(jié)構(gòu)306。使用一干蝕刻制造工藝，例如以氟化硫(SF₆)、氮及氯作為蝕刻劑且對(duì)氧化物具有高選擇性的選擇性反應(yīng)性離子蝕刻(RIE)制造工藝，進(jìn)行回蝕刻制造工藝?；匚g刻后，所述隔離結(jié)構(gòu)306的頂面高于所述鰭片304的底部，低于所述鰭片304的頂面?；匚g刻過程中，還可將前述步驟中的圖案化的掩膜層一并去除。

之后，如圖3G所示，還可在所述鰭片304的頂面上形成應(yīng)力層307。該應(yīng)力層307的材料可以根據(jù)器件的類型進(jìn)行選擇，對(duì)于PFET而言，所述應(yīng)力層307的材料為鍺硅層；對(duì)于NFET而言，所述應(yīng)力層307的材料為碳硅層?？刹捎帽绢I(lǐng)域技術(shù)人員熟知的任何方法形成所述應(yīng)力層307，例如外延生長(zhǎng)工藝等。之后還可包括采用原位摻雜工藝形成抬升源極和漏極、形成分別位于所述源極和漏極內(nèi)的N+或P+源極接觸和漏極接觸，以及熱退火激活所述源極和漏極等工藝，在此不作贅述。

上述全部步驟中，所涉及的第一導(dǎo)電類型為P型，所述第二導(dǎo)電 類型為N型，或者，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型?？傊鍏^(qū)和擴(kuò)散區(qū)具有不同的摻雜類型，可以形成PN結(jié)。進(jìn)而形成P+擴(kuò)散區(qū)/N阱二極管或N+擴(kuò)散區(qū)/P阱二極管。

因此，采用本發(fā)明的制作方法形成的半導(dǎo)體器件包括形成于淺溝槽隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，該擴(kuò)散區(qū)位于阱區(qū)內(nèi)，阱區(qū)和擴(kuò)散區(qū)具有不同的摻雜類型，擴(kuò)散區(qū)與阱區(qū)構(gòu)成ESD二極管，用于FinFET器件的靜電放電保護(hù)。與現(xiàn)有技術(shù)相比，本發(fā)明的擴(kuò)散區(qū)不受鰭片橫截面尺寸的影響，其主要依賴于淺溝槽隔離結(jié)構(gòu)的尺寸，因此通過本發(fā)明的制作方法形成的半導(dǎo)體器件具有強(qiáng)魯棒性，可提供更好的ESD防護(hù)性能。

實(shí)施例三

本發(fā)明還提供一種電子裝置，該電子裝置包括實(shí)施例一中所述的半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件。

其中所述半導(dǎo)體器件包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底內(nèi)的具有第一導(dǎo)電類型的阱區(qū)；位于所述半導(dǎo)體襯底表面上的若干鰭片；位于相鄰所述鰭片之間的隔離結(jié)構(gòu)；位于所述隔離結(jié)構(gòu)底部的半導(dǎo)體襯底內(nèi)的具有第二導(dǎo)電類型的擴(kuò)散區(qū)，并且所述擴(kuò)散區(qū)位于所述阱區(qū)內(nèi)。阱區(qū)和擴(kuò)散區(qū)構(gòu)成二極管，用作FinFET器件的ESD防護(hù)。

或者，該電子裝置包括實(shí)施例二中所述的方法制作的半導(dǎo)體器件以及與該半導(dǎo)體器件相連接的電子組件。

由于包括的半導(dǎo)體器件具有更好的ESD防護(hù)性能，該電子裝置同樣具有上述優(yōu)點(diǎn)。

該電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是具有上述半導(dǎo)體器件的中間產(chǎn)品，例如：具有該集成電路的手機(jī)主板等。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局 限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。