本發(fā)明涉及一種電子裝置，尤指一種具導磁件(ferromagnetic material)的電子裝置。

背景技術(shù)：

隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微小化(miniaturization)的封裝需求，正朝著降低承載晶片的封裝基板的厚度發(fā)展。電子產(chǎn)品能否達到輕、薄、短、小、快的理想境界，取決于晶片在高記憶容量，寬頻及低電壓化需求的發(fā)展，惟晶片能否持續(xù)提高記憶容量與操作頻率并降低電壓需求，端視晶片上電子電路與積體化的程度，以及作為提供電子電路訊號與電源傳遞媒介所用的輸入/輸出接腳(I/O Connector)密度而定。

一般半導體應用裝置，例如通訊或高頻半導體裝置中，常需要將電阻器、電感器、電容器及振蕩器(oscillator)等多數(shù)射頻(radio frequency)被動元件電性連接至所封裝的半導體晶片，以使該半導體晶片具有特定的電流特性或發(fā)出訊號。

以球柵陣列(Ball Grid Array，簡稱BGA)半導體裝置為例，多數(shù)被動元件雖安置于基板表面，而為了避免該等被動元件阻礙半導體晶片與多數(shù)焊墊間的電性連結(jié)及配置，傳統(tǒng)上多將該等被動元件安置于基板角端位置或半導體晶片接置區(qū)域以外基板的額外布局面積上。

然而，限定被動元件的位置將縮小基板線路布局(Routability)的靈活性；同時此舉需考量焊墊位置會導致該等被動元件布設數(shù)量受到局限，不利半導體裝置高度集積化的發(fā)展趨勢；甚者，被動元件布設數(shù)量隨著半導體封裝件高性能的要求而相對地遽增，如采現(xiàn)有方法該基板表面必須同時容納多數(shù)半導體晶片以及較多被動元件而造成封裝基板面積加大，進而迫使封裝件體積增大，也不符合半導體封裝件輕 薄短小的發(fā)展潮流。

基于上述問題，遂將該多數(shù)被動元件制作成集總元件(如晶片型電感)整合至半導體晶片與焊墊區(qū)域間的基板區(qū)域上。如圖1所示的半導體封裝件1，其于一具有線路層11的基板10上設置一半導體晶片13及多個電感元件12，且該半導體晶片13藉由多個焊線130電性連接該線路層11的焊墊110。

惟，隨著半導體裝置內(nèi)單位面積上輸出/輸入連接端數(shù)量的增加，焊線130的數(shù)量也隨之提升，且一般電感元件12的高度(0.8毫米)高于該半導體晶片13的高度(0.55毫米)，故焊線130容易碰觸該電感元件12而造成短路。

此外，若欲避免上述短路問題，需將該焊線130的弧度拉高并橫越該電感元件12的上方，但此方式將提高焊接的困難度并增加制程復雜性，且增加該焊線130的弧線(Wire Loop)的長度，故將大幅提升該焊線130的制作成本，且該焊線130本身具有重量，若拉高的焊線130缺乏支撐，易因該焊線130本身重力崩塌(Sag)而碰觸該電感元件12，因而導致短路。

又，該電感元件12為晶片型，故其所需體積大，特別是電源電路所需的電感元件12，且寄生(parasitic)效應隨著該電感元件12遠離該半導體晶片13而增加。

另外，以線圈型電感12’取代該電感元件12，如圖1’所示，以避免上述問題，但該線圈型電感12’僅設在該基板10上，使該線圈型電感12’所產(chǎn)生的電感模擬值為17Nh(于2.0㎜×1.25㎜的面積上)，致使該線圈型電感12’的電感值過小而不符合需求。

因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

技術(shù)實現(xiàn)要素：

鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種電子裝置，可產(chǎn)生較高磁通量，進而增加電感量。

本發(fā)明的電子裝置包括：導磁件，其具有相對的第一表面與第二表面、鄰接該第一與第二表面的外側(cè)面、及至少一連通該第一與第二 表面的穿孔；導體結(jié)構(gòu)，其設于該導磁件的第一表面、第二表面與外側(cè)面并延伸入該穿孔中，使該導磁件與該導體結(jié)構(gòu)能產(chǎn)生磁通量；以及基體，其包覆該導磁件與該導體結(jié)構(gòu)。

前述的電子裝置中，該基體包含基板與封裝層，其中該導磁件與該導體結(jié)構(gòu)設于該基板上，以令該封裝層覆蓋該導磁件與該導體結(jié)構(gòu)。

前述的電子裝置中，該導磁件為鐵素體、鐵(Fe)、錳(Mn)、鋅(Zn)、鎳(Ni)、鐵氧體或上述材料的合金所構(gòu)成的群組的其中一者。

前述的電子裝置中，該導體結(jié)構(gòu)包含設于該導磁件的第一表面的線路層及多個跨越該導磁件的第二表面的導線，且各該導線的兩端部電性連接該線路層，例如，該線路層具有多個導電跡線，供各該導線的相對兩端部分別連接至二不同的該導電跡線。

此外，該導體結(jié)構(gòu)還包含多個設于該導磁件的第二表面上的轉(zhuǎn)接墊，使各該導線分成兩段連接一對應的該轉(zhuǎn)接墊，其中一段自該穿孔中連接該對應的轉(zhuǎn)接墊，而另一段自該外側(cè)面連接該對應的轉(zhuǎn)接墊。

又，該導體結(jié)構(gòu)還包含多個設于該穿孔中的線路層上的導電柱，以供各該導線的一端部結(jié)合至一對應的該導電柱。

另外，該導體結(jié)構(gòu)還包含多個設于該外側(cè)面的線路層上的導電柱，以供各該導線的一端部結(jié)合至一對應的該導電柱，或者，該導體結(jié)構(gòu)還包含多個設于該穿孔中的線路層上的導電柱，以供各該導線的另一端部結(jié)合至一對應的該導電柱。

此外，前述的穿孔可為封閉式穿孔或開放式穿孔，其中，該開放式穿孔具有至少一缺口。

由上可知，本發(fā)明的電子裝置中，主要藉由該導體結(jié)構(gòu)環(huán)繞該具有穿孔的導磁件，使該導磁件與該導體結(jié)構(gòu)產(chǎn)生的磁通量增加，以增加電感量，進而增加電感值。

此外，藉由該導磁件的設計，可增加單一線圈的電感值，故相較于現(xiàn)有無導磁件的線圈型電感，本發(fā)明可用較少的線圈數(shù)量達到相同的電感值，因而能微小化電感的體積。

附圖說明

圖1及圖1’為現(xiàn)有半導體封裝件的剖視示意圖；

圖2為本發(fā)明的電子裝置的第一實施例的剖視示意圖；其中，圖2’為圖2的局部立體圖；

圖3為本發(fā)明的電子裝置的第二實施例的剖視示意圖；

圖4A至圖4C為本發(fā)明的電子裝置的第三實施例的不同實施例的剖視示意圖；

圖5為本發(fā)明的電子裝置的第四實施例的上視示意圖；以及

圖6A至圖6G為本發(fā)明的電子裝置的第五實施例的不同實施例的上視示意圖。

符號說明

1 半導體封裝件

10,200 基板

11,220 線路層

110 焊墊

12 電感元件

12’ 線圈型電感

13 半導體晶片

130 焊線

2,3,4,4’,4” 電子裝置

20 基體

201 封裝層

21,51,61 導磁件

21a 第一表面

21b 第二表面

21c 外側(cè)面

21d 內(nèi)側(cè)面

210,510,610,610’ 穿孔

22,32,42,42’,42” 導體結(jié)構(gòu)

220a,220b 導電跡線

221,321 導線

221a,221b 端部

320 轉(zhuǎn)接墊

321a 第一段

321b 第二段

420,420’,420” 導電柱

610a 缺口。

具體實施方式

以下藉由特定的具體實施例說明本發(fā)明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。

須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供熟悉此技藝的人士的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當也視為本發(fā)明可實施的范疇。

請參閱圖2及圖2’，其為本發(fā)明的電子裝置2的第一實施例的示意圖。

如圖2及圖2’所示，該電子裝置2包括：一導磁件21、圍繞該導磁件21的導體結(jié)構(gòu)22、以及包覆該導磁件與該導體結(jié)構(gòu)的基體20。

所述的導磁件21為高磁導率(permeability)的導磁件，例如為鐵素體(ferrite)或鐵(Fe)、錳(Mn)、鋅(Zn)、鎳(Ni)、鐵氧體等材料或上述材料的合金所構(gòu)成的群組的其中一者，其具有相對的第一表面21a與第二表面21b、鄰接該第一與第二表面21a,21b的外側(cè)面21c、及連通該第一與第二表面21a,21b的穿孔210，使該導磁件21呈環(huán)體，其中，該穿孔210的壁面為該導磁件21的內(nèi)側(cè)面21d。

所述的導體結(jié)構(gòu)22設于該導磁件21的第一表面21a、第二表面21b與外側(cè)面21c周圍并延伸入該穿孔210中，以令該導體結(jié)構(gòu)22與 該導磁件21產(chǎn)生磁通量，并使該導體結(jié)構(gòu)22與該導磁件21構(gòu)成電感。

所述的基體20包含一基板200與一封裝層201，且該導磁件21與該導體結(jié)構(gòu)22設于該基板20上，該封裝層201覆蓋該導磁件21與該導體結(jié)構(gòu)22，使該基體20包覆該導磁件21與該導體結(jié)構(gòu)22。具體地，該基板200為陶瓷基板、金屬板、銅箔基板、線路板、晶圓、晶片或封裝件等，且該封裝層201以模壓(molding)制程制作的封裝膠體并流入該穿孔210中。又，該基板200可包含內(nèi)部線路(圖略)及多個位于各介電層中以電性連接該內(nèi)部線路的導電盲孔(圖略)。

另外，于該基體20的基板200上可接置電子元件，該電子元件為主動元件、被動元件或其組合者，且該主動元件為例如半導體晶片，而該被動元件為例如電阻、電容及電感。

于本實施例中，該導體結(jié)構(gòu)22包含設于該導磁件21的第一表面21a的線路層220、及跨越該導磁件21的第二表面21b的導線221，且該導線221的相對兩端部221a,221b分別電性連接該線路層220，使該導體結(jié)構(gòu)22構(gòu)成多個線圈，令該些線圈串接成繞圈狀而套設該導磁件21的環(huán)體。

具體地，該導線221為打線制程的焊線，如金線，且該線路層220為銅材并以如濺鍍(Sputtering)、涂布(coating)或電鍍(plating)等布線(routing)制程制作于該基板200的介電層上，以電性連接該基板200的內(nèi)部線路與導電盲孔。

此外，于單一打線處包含兩條導線221，也可僅包含一條或其它數(shù)量的導線。

又，該線路層220具有多個導電跡線220a,220b，使同一條導線221的相對兩端部221a,221b分別連接至不同的導電跡線220a,220b。

另外，該導線221從該外側(cè)面21c周圍的線路層220上經(jīng)過該導磁件21的第二表面21b上方而伸入該穿孔210中的線路層220上。

于其它實施例中，該基體20也可為介電層(圖略)，以令該介電層材料填入該穿孔210中，使該導磁件21嵌埋于該介電層中，且該線路層220分布于介電層中。

請參閱圖3，其為本發(fā)明的電子裝置3的第二實施例的剖面示意圖。本實施例與第一實施例的差異在于導體結(jié)構(gòu)32的實施例，在此僅 說明相異處，而其它相同處不再贅述。

如圖3所示，該導體結(jié)構(gòu)32還包含設于該導磁件21的第二表面21b上的轉(zhuǎn)接墊320，使該導線321分成連接該轉(zhuǎn)接墊320的第一段321a與第二段321b，該第一段321a自該穿孔210中連接該轉(zhuǎn)接墊320，而第二段321b自該外側(cè)面21c周圍連接該轉(zhuǎn)接墊320。

于本實施例中，該轉(zhuǎn)接墊320為銅材并以布線(routing)制程制作。

請參閱圖4A至圖4C，其為本發(fā)明的電子裝置4的第三實施例的剖面示意圖。本實施例與第一實施例的差異在于導體結(jié)構(gòu)42,42’,42”的實施例，在此僅說明相異處，而其它相同處不再贅述。

如圖4A所示，相較于第一實施例，該導體結(jié)構(gòu)42還包含設于該穿孔210中的線路層220上的導電柱420，令該導線221的一端部221a結(jié)合該導電柱420。

如圖4B所示，相較于第一實施例，該導體結(jié)構(gòu)42’還包含設于該導磁件21的外側(cè)面21c周圍的線路層220上的導電柱420’，令該導線221的一端部221b結(jié)合該導電柱420’。

如圖4C所示，相較于第一實施例，該導體結(jié)構(gòu)4”還包含設于該穿孔210中與設于該外側(cè)面21c周圍的線路層220上的多個導電柱420”，令該導線221的相對兩端部221a,221b分別結(jié)合該些導電柱420”。

于本實施例中，該些導電柱420,420’,420”為銅材，且以布線(routing)制程制作。

透過前述說明可知，本發(fā)明的電子裝置2,3,4,4’,4”藉由該導磁件21具有穿孔210的設計，使該導體結(jié)構(gòu)22,32,42,42’,42”環(huán)繞該導磁件21，而磁場將趨向于集中在低磁阻的鐵磁路徑(ferromagnetic path)，因而得以增加磁通量，進而增加電感量，使本發(fā)明的電感值可提高至75nH(Henry)(遠大于現(xiàn)有技術(shù)的17nH)。

此外，本發(fā)明藉由該導磁件21具有穿孔210的設計，可增加單一線圈的電感值，故相較于現(xiàn)有無磁鐵的線圈型電感，本發(fā)明可用較少的線圈數(shù)量達到相同的電感值。例如，現(xiàn)有線圈型電感需三圈線圈才能達到17nH，而本發(fā)明的線圈僅需一圈即可達到17nH。

又，本發(fā)明的電子裝置由該導體結(jié)構(gòu)22,32,42,42’,42”與該導磁件21所構(gòu)成，故能依需求微小化電感的體積。例如，欲達到相同的電感值，本發(fā)明的線圈的圈數(shù)少于現(xiàn)有線圈型電感的圈數(shù)圈，因而減少電感的體積，且該導磁件21內(nèi)部可無需設計線路(即純導磁材質(zhì))，因而其體積可依需求減少，故本發(fā)明的電感符合微小化的需求。

因此，相較于現(xiàn)有技術(shù)，本發(fā)明的電子裝置2,3,4,4’,4”能以更小的布設范圍制作電感并產(chǎn)生更大的電感值。

另外，請參閱圖5及圖6A至圖6D，其為本發(fā)明的電子裝置的第四及第五實施例的剖面示意圖。本實施例與第一實施例的差異在于導磁件的實施例，在此僅說明相異處，而其它相同處不再贅述。

如圖5所示，相較于第一實施例，該導磁件51形成有多個穿孔510，于本實施例中為2個，而使該導磁件51的上視圖呈現(xiàn)「日」字型。當然該穿孔也可為多個，而使該導磁件的上視圖呈現(xiàn)「田」字型。

如圖6A至圖6G所示，相較于第一實施例所揭示的導磁件21的穿孔210為封閉式穿孔，本實施例中該導磁件61的穿孔610’為開放式穿孔，也就是該穿孔610’具有至少一缺口610a，例如：于圖6A中，該導磁件61具有一穿孔610’，該穿孔610’為開放式穿孔且具有一缺口610a；于圖6B及圖6C中，該導磁件61具有一穿孔610’，該穿孔610’為開放式穿孔且具有多個缺口610a；于圖6D及圖6E中，該導磁件61具有多個穿孔610’，該些穿孔610’為開放式穿孔且具有多個缺口610a；于圖6F中，該導磁件61具有二穿孔610’，該二穿孔610’為開放式穿孔且具有一連通的缺口610a；于圖6G中，該導磁件61具有多個穿孔610,610’，其中該穿孔610為封閉式穿孔，該穿孔610’為開放式穿孔且具有一缺口610a。

上述實施例僅用于例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟習此項技藝的人士均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權(quán)利保護范圍，應如權(quán)利要求書所列。