本發(fā)明涉及一種半導(dǎo)體元件的制作方法，特別是涉及一種閃存存儲(chǔ)器的制作方法。

背景技術(shù)：

閃存存儲(chǔ)器(Flash)是一種常見(jiàn)的非揮發(fā)性存儲(chǔ)器，其存儲(chǔ)單元可能包含了由通道區(qū)所分隔的源極區(qū)與漏極區(qū)，以及設(shè)置在通道區(qū)上方的電荷存儲(chǔ)結(jié)構(gòu)，其由浮動(dòng)?xùn)排c電荷捕獲層等部位所構(gòu)成，并以一介電質(zhì)，如氧化物，來(lái)與其他元件電性隔絕。舉例而言，電荷存儲(chǔ)結(jié)構(gòu)與通道區(qū)之間一般都會(huì)設(shè)置穿隧介電質(zhì)(即柵極氧化層)來(lái)彼此隔絕。存儲(chǔ)單元的控制柵位于電荷存儲(chǔ)結(jié)構(gòu)的上方，其通過(guò)一電荷阻擋層(如現(xiàn)有技術(shù)中慣稱的多晶硅間介電質(zhì)或柵極間介電質(zhì)，inter-poly dielectric,IPD)與電荷存儲(chǔ)結(jié)構(gòu)電性隔絕。如此，電荷存儲(chǔ)結(jié)構(gòu)可以設(shè)計(jì)成浮動(dòng)?xùn)诺男问?，使其電性浮?dòng)并與上下方的控制柵以及通道區(qū)絕緣。

為了進(jìn)一步改善柵極及其互連結(jié)構(gòu)的電性，集成電路制造商開(kāi)發(fā)出使用純金屬層來(lái)作為字符線中導(dǎo)電層的技術(shù)，如鎢金屬(tungsten)由于具有便宜、高熔點(diǎn)(約3400℃)等特性，其非常適合用在現(xiàn)今的半導(dǎo)體制作工藝中。然而，使用未反應(yīng)的鎢作為字符線中的導(dǎo)電層會(huì)在集成電路制作工藝中產(chǎn)生問(wèn)題。舉例來(lái)說(shuō)，在一般半導(dǎo)體制作工藝中，字符線堆疊結(jié)構(gòu)的圖形化后就會(huì)進(jìn)行源極/漏極的再氧化步驟(re-oxidation)，以修復(fù)源極/漏極角落區(qū)域受損的柵極氧化層并減輕熱電子效應(yīng)。在再氧化步驟期間，從堆疊結(jié)構(gòu)側(cè)壁裸露出來(lái)的鎢在高溫的有氧環(huán)境下會(huì)被快速地轉(zhuǎn)變成三氧化鎢(WO₃)。這樣鎢的氧化現(xiàn)象會(huì)造成電性的劣化，如鎢氧化物側(cè)向隆起導(dǎo)致字符線與字符線之間彼此橋接，或者是鎢導(dǎo)電層變質(zhì)導(dǎo)致薄膜電阻過(guò)高等問(wèn)題。

為了改善上述鎢的氧化問(wèn)題，目前業(yè)界一般的作法是在進(jìn)行再氧化步驟之前先在字符線堆疊結(jié)構(gòu)上覆蓋一保護(hù)性的襯層，如一層氮化硅，來(lái)隔絕鎢導(dǎo)電層接觸到外界的氧化環(huán)境，這樣的作法可以避免鎢導(dǎo)電層氧化造成電性 劣化等問(wèn)題。然而，盡管上述形成襯層的作法解決了前述現(xiàn)有問(wèn)題，其又會(huì)衍生出其他的問(wèn)題。舉例言之，一般氮化硅襯層需要達(dá)到一定的厚度以上(如大于3nm)才能有效地保護(hù)鎢導(dǎo)電層不受氧化，然而過(guò)厚的襯層(如大于2nm)會(huì)容易殘留在字符線堆疊結(jié)構(gòu)的角落處而與該處裸露出的柵極氧化層接觸，如此在后續(xù)的低摻雜漏極(lightly-doped drain,LDD)灰化步驟中，氮化硅襯層中的氮雜質(zhì)會(huì)滲入并污染柵極氧化層，使得柵極/字符線的電性受到嚴(yán)重的劣化。再者，有些現(xiàn)有的襯層形成方法并不能很融洽地整合到元件制造的標(biāo)準(zhǔn)流程中，例如，襯層的存在有可能導(dǎo)致后續(xù)再氧化步驟的不足或變質(zhì)。

是以，現(xiàn)今業(yè)界希望能夠開(kāi)發(fā)出能融洽地整合到現(xiàn)有存儲(chǔ)元件制作工藝中的方法，其期能夠順利地解決前述字符線堆疊結(jié)構(gòu)上鎢導(dǎo)電層的氧化問(wèn)題，并不會(huì)影響存儲(chǔ)元件原有的電性。

技術(shù)實(shí)現(xiàn)要素：

有鑒于前述現(xiàn)有技術(shù)所會(huì)遭遇到的問(wèn)題，本發(fā)明特以提出了一種新穎的半導(dǎo)體元件制作方法，其特點(diǎn)在于可在現(xiàn)有的制作工藝中針對(duì)存儲(chǔ)元件柵極堆疊結(jié)構(gòu)中易受氧化的金屬層部位強(qiáng)化保護(hù)，而不影響到堆疊結(jié)構(gòu)其他部位的性質(zhì)以及存儲(chǔ)元件整體的電性表現(xiàn)。

本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件的制作方法，其步驟包含提供一基底、在基底上形成一柵極堆疊結(jié)構(gòu)，其中柵極堆疊結(jié)構(gòu)從基底一側(cè)開(kāi)始依序包含一浮動(dòng)?xùn)?、一柵極間介電層、一控制柵、以及一金屬層、在基底與柵極堆疊結(jié)構(gòu)上共形地形成一襯層、在襯層上形成一掩模層，其中掩模層的頂面低于金屬層，使得部分襯層裸露而出、以及進(jìn)行一氮化步驟將裸露出的襯層轉(zhuǎn)化成一氮化襯層，使得柵極堆疊結(jié)構(gòu)中至少包含金屬層的部分會(huì)為氮化襯層所覆蓋。

無(wú)疑地，本發(fā)明的這類目的與其他目的在閱者讀過(guò)下文以多種圖示與繪圖來(lái)描述的優(yōu)選實(shí)施例細(xì)節(jié)說(shuō)明后將變得更為顯見(jiàn)。

附圖說(shuō)明

圖1-圖7為本發(fā)明實(shí)施例一半導(dǎo)體元件制作流程的截面示意圖。

符號(hào)說(shuō)明

100 基底

101 穿隧介電層

102 襯層

102a 薄化襯層

103 掩模層

104 氮化襯層

105 氧化襯層

106 氧化層

107 氧化襯層

110 柵極堆疊結(jié)構(gòu)

112 浮動(dòng)?xùn)?/p>

113 柵極間介電層

114 控制柵

115 金屬層

116 硬掩模層

具體實(shí)施方式

本發(fā)明揭露了一種形成半導(dǎo)體元件、存儲(chǔ)單元以及/或存儲(chǔ)器陣列等結(jié)構(gòu)的方法，其特點(diǎn)在于在裸露的導(dǎo)電質(zhì)表面形成一襯層，并對(duì)一預(yù)定水平高度以上的該襯層進(jìn)行一氮化處理使其改質(zhì)。氮化處理后的襯層可在后續(xù)制作工藝期間提供導(dǎo)電質(zhì)良好的保護(hù)效果，例如避免裸露的導(dǎo)電質(zhì)氧化，而預(yù)定水平高度以下的襯層則可以加以薄化或移除，以避免其妨礙到常規(guī)制作工藝的進(jìn)行或是影響到元件的電性。

文中使用的“氧化”一詞可以代表半導(dǎo)體結(jié)構(gòu)在氧自由基存在的環(huán)境下受熱的行為，例如一臨場(chǎng)蒸氣生成制作工藝(in-situ steam generation,ISSG)，但不限于此。

文中使用的“氮化襯層”一詞指的是從襯層衍生出的材質(zhì)，相較于原始的襯層，其材質(zhì)具有大量的氮成分，或者是其氮成分相對(duì)較多。

文中使用的“基底”一詞，其代表且包含了那些讓半導(dǎo)體元件或存儲(chǔ)單元等組成物形成在其上的基材或構(gòu)體。此基底可為一種半導(dǎo)體基底、一種形成在支撐結(jié)構(gòu)上的半導(dǎo)體基材、或是一種金屬電極、或是一種其上形成有一或多個(gè)材料、結(jié)構(gòu)、區(qū)域的半導(dǎo)體基底。此基底可為傳統(tǒng)的硅基底或是含有 半導(dǎo)體材料的塊材。此處所稱的“基底”一詞不只代表了傳統(tǒng)的硅晶片，其也包含了絕緣層覆硅基底(silicon-on-insulator,SOI)，如硅藍(lán)寶石基底(silicon-on-sapphire,SOS)、硅玻璃基底(silicon-on-glass,SOG)、硅底材上的硅外延層，或是其他的半導(dǎo)體或光電材質(zhì)，如硅鍺(SiGe)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)、磷化銦(InP)等材料。再者，當(dāng)下文描述中使用“基底”一詞時(shí)，其可代表所有先前制作工藝階段已經(jīng)形成在該半導(dǎo)體基材之上或之中的材料、區(qū)域、或接點(diǎn)等。

文中關(guān)于空間或方位上的用詞，如“下方”、“之下”、“較低/低于”、“底”、“上方”、“之上”、“較高/高于”、“頂”、“前”、“后”、“左”、“右”等詞，其用來(lái)便于描述附圖中所繪示的組成元件或特征之間的相對(duì)關(guān)系。除非有特別加以指明，不然這些空間上的用詞都意欲含括圖中所繪示以外的其他方位或位向。舉例言之，假使圖中的物件被反過(guò)來(lái)，原本被描述成位于某其他元件“下方”或“之下”的元件會(huì)變成位于該其他元件“上方”或“之上”。故此，視該用詞的前后文義而定，對(duì)本領(lǐng)域的一般技術(shù)人士而言，“下方”一詞可能會(huì)同時(shí)含括了“上方”與“下方”的方位。文中的物件也可能以其他方式來(lái)定位(如轉(zhuǎn)九十度或反向等)，而文中使用的這類空間相關(guān)的描述詞也以此來(lái)釋義。

當(dāng)文中指出某元件位于另一元件“上”或“上方”時(shí)，其代表且包含了該元件直接位于該另一元件正上方、相鄰、之下、或是與該另一元件直接接觸等含意，其也包含了該元件并非直接位于該另一元件正上方、相鄰、之下、或是與該另一元件直接接觸等含意。相反地，當(dāng)某元件被描述成直接位于該另一元件上時(shí)，不會(huì)有任何其他元件介于其間。

除非文中有特別加以指出，不然文中所描述的材料都可以任何合適的技術(shù)來(lái)形成，如旋涂法、刮涂法、浸涂法、毯覆式刮涂法、化學(xué)氣相沉積(CVD)、原子層沉積法(ALD)、以及物理氣相沉積法(PVD)等，但不限于此?；蛘撸牧峡梢栽诋?dāng)前制作工藝中(in-situ)直接生長(zhǎng)。視所欲形成的特定材料而定，本領(lǐng)域的一般技術(shù)人士可以選擇要用來(lái)沉積或成長(zhǎng)這些材料的技術(shù)。

除非文中有特別加以指出，不然文中所述關(guān)于材料的移除動(dòng)作都可以任何合適的技術(shù)來(lái)達(dá)成，如蝕刻或磨平等作法，但不限于此。

文中所揭露的方法可用來(lái)形成至少一種具有導(dǎo)電區(qū)域的半導(dǎo)體元件結(jié)構(gòu)。舉例言之，所揭露的方法可用來(lái)形成導(dǎo)電接觸、導(dǎo)電互連結(jié)構(gòu)、晶體管、 以及存儲(chǔ)元件等，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)單元、閃存存儲(chǔ)器(flash，包含具有NAND,NOR,AND等邏輯單元的存儲(chǔ)器陣列)、或是其他的存儲(chǔ)器架構(gòu)。

在下文的細(xì)節(jié)描述中，元件符號(hào)會(huì)標(biāo)示在隨附的圖示中成為其中的一部份，并且以可實(shí)行該實(shí)施例的特例描述方式來(lái)表示。這類實(shí)施例會(huì)說(shuō)明足夠的細(xì)節(jié)使該領(lǐng)域的一般技術(shù)人士得以具以實(shí)施。閱者需了解到本發(fā)明中也可利用其他的實(shí)施例或是在不悖離所述實(shí)施例的前提下作出結(jié)構(gòu)性、邏輯性、及電性上的改變。因此，下文的細(xì)節(jié)描述將不欲被視為是一種限定，反之，其中所包含的實(shí)施例將由隨附的權(quán)利要求來(lái)加以界定。

請(qǐng)參照?qǐng)D1-圖7，其繪示出根據(jù)本發(fā)明優(yōu)選實(shí)施例中一半導(dǎo)體元件制作流程的截面示意圖。需注意，為了圖示簡(jiǎn)明以及說(shuō)明清晰之故，附圖中都僅將繪釋出單一半導(dǎo)體元件，如一存儲(chǔ)單元結(jié)構(gòu)，且其中可能省略了某些現(xiàn)有且非本發(fā)明特點(diǎn)的組成部件，如源極、漏極、或是接觸窗等。

首先，如圖1所示，提供一基底100作為半導(dǎo)體元件?；?00可為一硅基材，如摻有摻質(zhì)(如n型或p型摻質(zhì))的單晶硅基材，或是具有預(yù)先形成的半導(dǎo)性區(qū)域的半導(dǎo)體晶片?；?00可能為一同質(zhì)性基材，或者其上可能已經(jīng)形成或整合有多種不同的集成電路結(jié)構(gòu)。一穿隧介電層101可形成在基底100上，其材質(zhì)可包含二氧化硅(SiO₂)、氮化硅(Si₃N₄)、或其他合適的材料。穿隧介電層101也可能是由多個(gè)電性絕緣材質(zhì)或區(qū)域所構(gòu)成。

復(fù)參照?qǐng)D1，在形成穿隧介電層101后，接著在穿隧介電層101上形成一柵極堆疊結(jié)構(gòu)110。柵極堆疊結(jié)構(gòu)110從靠近基底100一側(cè)開(kāi)始依序包含浮動(dòng)?xùn)?floating gate,FG)112、柵極間介電層(inter-gate/poly dielectric,IPD)113、控制柵(control gate,CG)114、金屬層115、以及硬掩模層116等部位。柵極堆疊結(jié)構(gòu)110作為一電荷存儲(chǔ)節(jié)點(diǎn)，其通過(guò)穿隧介電層101與基底100的主動(dòng)區(qū)域(active area,AA)電容耦接。柵極堆疊結(jié)構(gòu)110可以一般的光刻蝕刻制作工藝來(lái)形成，舉例言之，首先在穿隧介電層101上依序形成浮動(dòng)?xùn)?12、柵極間介電層113、控制柵114、金屬層115、以及硬掩模層116等部位的材料層。接著進(jìn)行第一次光刻蝕刻制作工藝將硬掩模層116圖形化成半導(dǎo)體元件的形狀，再以硬掩模層116為蝕刻掩模進(jìn)行第二次蝕刻制作工藝來(lái)將下方的材料層部位一起圖形化，形成柵極堆疊結(jié)構(gòu)110。需注意在此實(shí)施例中，柵極堆疊結(jié)構(gòu)110的圖形化步驟并未將穿隧介電層101也圖形化，其 僅受到蝕刻步驟而使厚度有所刪減。當(dāng)然，在其他實(shí)施例中，柵極堆疊結(jié)構(gòu)110部位以外的穿隧介電層101也有可能被完全移除。

在柵極堆疊結(jié)構(gòu)110中，浮動(dòng)?xùn)?12是一電荷負(fù)載結(jié)構(gòu)，設(shè)定來(lái)捕捉電荷。浮動(dòng)?xùn)?12材質(zhì)可包含一或多種元素金屬，如鎢、鈦、鈷等，或是含有金屬成分的化合物，如金屬硅化物、金屬氮化物等，或是摻有導(dǎo)電摻質(zhì)的半導(dǎo)體材料，如摻雜過(guò)的多晶硅，但不以此為限，其可使用諸如化學(xué)氣相沉積(CVD)、有機(jī)金屬氣相沉積(MOCVD)、物理氣相沉積(PVD)、原子層沉積法(ALD)、或其他合適的方法來(lái)形成。

在柵極堆疊結(jié)構(gòu)110中，柵極間介電層113形成在浮動(dòng)?xùn)?12與控制柵114之間，其用來(lái)阻隔兩柵極之間的電荷流通。以如此方式，電荷存儲(chǔ)結(jié)構(gòu)可以設(shè)計(jì)成浮動(dòng)?xùn)诺男问?，使其電性浮?dòng)并與上下方的控制柵以及通道區(qū)絕緣。柵極間介電層113的材質(zhì)可包含二氧化硅(SiO₂)或氮化硅(Si₃N₄)，或是由兩者所組成的ONO介電復(fù)層結(jié)構(gòu)(SiO₂-Si₃N₄-SiO₂)。柵極間介電層113也可使用高介電(high-k)材料來(lái)形成，如氧化鋁(Al₂O₃)或氮氧化鉿硅(HfSiON)，但不以此為限。同樣地，柵極間介電層113可使用ALD、CVD、PVD或是噴氣沉積法(jet vapor deposition,JVD)等方式來(lái)形成。以O(shè)NO介電復(fù)層結(jié)構(gòu)為例，第一層SiO₂與中間層的Si₃N₄以ALD法沉積，而最外層的SiO₂以CVD法沉積。在某些實(shí)施例中，柵極間介電層113也可能會(huì)包覆住整個(gè)浮動(dòng)?xùn)?12結(jié)構(gòu)。

在柵極堆疊結(jié)構(gòu)110中，控制柵114形成在柵極間介電層113之上并通過(guò)柵極間介電層113與浮動(dòng)?xùn)?12電容耦接，其可為存儲(chǔ)單元結(jié)構(gòu)中字符線的一部分。控制柵114的材質(zhì)可為摻有導(dǎo)電摻質(zhì)的半導(dǎo)體材料，如摻雜過(guò)的多晶硅，或是金屬硅化物或金屬氮化物等，但不以此為限。在本發(fā)明實(shí)施例中，控制柵也可能是由一個(gè)摻雜導(dǎo)電區(qū)域(如前述摻雜過(guò)的多晶硅)以及一個(gè)金屬材質(zhì)區(qū)域所構(gòu)成的復(fù)層結(jié)構(gòu)，如圖1所示實(shí)施例中，控制柵114上還形成有一金屬層115，該金屬層也可以視為是控制柵的一部分，其材質(zhì)可為鎢(W)或鎳(Ni)。在字符線中設(shè)置純金屬層有助于改善柵極及其互連結(jié)構(gòu)的電性，但未反應(yīng)的純金屬層(如鎢)在后續(xù)的加熱制作工藝(如源極/漏極的再氧化步驟)容易氧化變質(zhì)，造成電性的劣化，此即本發(fā)明所欲解決的問(wèn)題。

除此之外，柵極堆疊結(jié)構(gòu)110的最上方還有一上蓋層116，其使用絕緣材質(zhì)形成，如SiO₂、Si₃N₄、或是SiON等。或者，在某些實(shí)施例中，可直接 使用前述的硬掩模層作為上蓋層。

接下來(lái)請(qǐng)參照?qǐng)D2。在形成柵極堆疊結(jié)構(gòu)110后，接著在基底100以及柵極堆疊結(jié)構(gòu)110上共形地覆蓋一保護(hù)性的襯層102，用來(lái)保護(hù)柵極堆疊結(jié)構(gòu)110的側(cè)壁不受后續(xù)制作工藝環(huán)境影響，如氧化環(huán)境或是蝕刻環(huán)境，或是保護(hù)基底上的主動(dòng)區(qū)域不受到控制柵114或金屬層115的金屬粒子所污染。襯層102會(huì)從柵極堆疊結(jié)構(gòu)110處延伸共形地覆蓋并接觸整個(gè)穿隧介電層101上。在此實(shí)施例中，襯層102的材質(zhì)與上蓋層116相似，其優(yōu)選可使用ALD法以SiO₂、Si₃N₄、或是SiON等材質(zhì)來(lái)形成。

在本發(fā)明實(shí)施例中，盡管襯層102存在可以有效地避免金屬層115氧化或是雜質(zhì)粒子污染問(wèn)題，但是由于襯層102有與穿隧介電層101直接接觸的關(guān)系，當(dāng)后續(xù)有進(jìn)行高溫制作工藝時(shí)，襯層102中的雜質(zhì)粒子(如氮雜質(zhì))很容易擴(kuò)散到穿隧介電層101中。特別是為了有效保護(hù)金屬層115，襯層102都會(huì)有設(shè)定成具有一定厚度(如>2nm)，然而過(guò)厚的襯層102容易殘留，促使雜質(zhì)粒子更容易擴(kuò)散進(jìn)入穿隧介電層101中，特別是從局部應(yīng)力較大的角落處，從而顯著地影響半導(dǎo)體元件的電性。

為了解決上述問(wèn)題，本發(fā)明的作法是對(duì)襯層102作局部性的強(qiáng)化，以使襯層102在發(fā)揮保護(hù)性功效的同時(shí)又不會(huì)影響到敏感的元件電性?，F(xiàn)在請(qǐng)參照?qǐng)D3，首先在襯層102上形成一掩模層103以覆蓋襯層102以及基底100，接著對(duì)掩模層103進(jìn)行一選擇性的回蝕制作工藝(etch back)，使得掩模層103的頂面低于柵極堆疊結(jié)構(gòu)100中的金屬層115，以讓部分的襯層102裸露而出。掩模層103的材質(zhì)可為一般的光致抗蝕劑或其他蝕刻率與襯層102有明顯差別的材料，不以此為限。此步驟的目的在于至少讓覆蓋住金屬層的襯層102部位裸露而出，以進(jìn)行后續(xù)的強(qiáng)化動(dòng)作。

接下來(lái)請(qǐng)參照?qǐng)D4。在裸露出覆蓋金屬層的襯層102部位后，接著對(duì)裸露的襯層102進(jìn)行一氮化步驟。此氮化步驟可包含等離子體氮化制作工藝(plasma nitridation)以及/或后氮化回火制作工藝(post nitridation annealing,PNA)，其目的在于將覆蓋金屬層的襯層102部位改質(zhì)成更具保護(hù)性，如更耐蝕刻以及抗氧化。從圖4可以看出，經(jīng)過(guò)此氮化步驟，上半部的襯層已經(jīng)轉(zhuǎn)變?yōu)椴馁|(zhì)不同的氮化襯層104。

現(xiàn)在請(qǐng)參照?qǐng)D5，在形成氮化襯層104之后，接著進(jìn)行一灰化步驟(ashing)將掩模層103完全移除，裸露出下方原有襯層102。接著進(jìn)行一選擇性的濕 蝕刻制作工藝移除部分的原有襯層102，使其厚度減少至一預(yù)定值(如≤2nm)而形成一薄化襯層102a?；蛘撸谀承┣闆r下也可將原有襯層102完全移除。在此步驟中，由于氮化襯層104的材質(zhì)已與原有襯層102不同，故濕蝕刻制作工藝僅會(huì)移除原有襯層102，不會(huì)對(duì)氮化襯層104造成任何影響。此步驟的目的在于削減甚至移除襯層102下方與穿隧介電層101接觸的部位，使得穿隧介電層101不易受到雜質(zhì)粒子擴(kuò)散的影響。

在襯層102薄化至一定厚度以下之后，接著即可進(jìn)行后續(xù)常規(guī)的半導(dǎo)體元件制作步驟，如進(jìn)行一低摻雜漏極(lightly-doped drain,LDD)的灰化步驟。如圖6所示，LDD灰化步驟是用來(lái)移除形成LDD區(qū)域時(shí)所使用的光致抗蝕劑，一般的灰化制作工藝是在含氧的等離子體環(huán)境下進(jìn)行，其會(huì)將殘留在基底100上的光致抗蝕劑完全去除，并使得薄化襯層102a轉(zhuǎn)變?yōu)橐谎趸瘜?06。同時(shí)，灰化制作工藝也會(huì)氧化氮化襯層104，使其表面轉(zhuǎn)化成氮氧化硅層105。

最后，請(qǐng)參照?qǐng)D7，在LDD灰化步驟后，視產(chǎn)品與制作工藝而定，可再選擇性地進(jìn)行一氧化制作工藝來(lái)平緩整個(gè)柵極堆疊結(jié)構(gòu)110的表面，例如使用Tokyo Electron的槽型平面天線(slot plane antenna,SPA)等離子體氧化制作工藝來(lái)對(duì)柵極堆疊結(jié)構(gòu)110的表面進(jìn)行氧化處理。從圖7可以看到，柵極堆疊結(jié)構(gòu)110結(jié)構(gòu)上的氮化襯層104、氮氧化硅層105以及氧化層106在此氧化制作工藝的作用下與下方的穿隧介電層101整合成一單一較為平整的氧化襯層107保護(hù)結(jié)構(gòu)。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。