本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，尤其涉及一種VDMOS器件及其形成方法。

背景技術(shù)：

平面VDMOS器件有一個非常重要的參數(shù)就是EAS(單脈沖雪崩擊穿能量)，雪崩擊穿能量標(biāo)定了器件可以容忍的瞬時過沖電壓的安全值，其依賴于雪崩擊穿需要消散的能量。在源極和漏極會產(chǎn)生較大電壓尖峰的應(yīng)用環(huán)境下，必須要考慮器件的雪崩能量。

一般器件的雪崩損壞有兩種模式，熱損壞和寄生三極管導(dǎo)通損壞。寄生三極管導(dǎo)通損壞是指器件本身存在一個寄生的三極管(外延層-體區(qū)-源區(qū))，當(dāng)器件關(guān)斷時，源漏間的反向電流流經(jīng)體區(qū)時，產(chǎn)生壓降，如果此壓降大于寄生三極管的開啟電壓，則此反向電流會因?yàn)槿龢O管的放大作用將寄生三極管導(dǎo)通，導(dǎo)致失控，此時，柵極電壓已不能關(guān)斷VDMOS。

現(xiàn)有技術(shù)通過將深體區(qū)做的過濃或過深以減小體區(qū)電阻，達(dá)到防止寄生的三極管導(dǎo)通，優(yōu)化EAS能力的目的，但是深體區(qū)距離溝道區(qū)較近，這樣做會對器件其他參數(shù)造成影響，例如出現(xiàn)闊值電壓(Vth)升高和漏源擊穿電壓(BVDss)降低等問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種VDMOS器件的制作方法，用以解決現(xiàn)有技術(shù)中優(yōu)化EAS能力的同時對器件其他參數(shù)造成影響的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案：

一種VDMOS器件的制作方法，包括：在襯底上依次制作外延層、柵氧化層和多晶柵極；對位于相鄰的所述多晶柵極之間的所述外延層進(jìn)行第一次注入形成輕摻雜體區(qū)；在所述輕摻雜體區(qū)內(nèi)形成源區(qū)注入?yún)^(qū)，所述源區(qū)注入?yún)^(qū)內(nèi)的元素具有大原子比重大且易激活的屬性；按照第一預(yù)設(shè)時間進(jìn)行第一次驅(qū)入，以形成溝道區(qū)；淀積介質(zhì)層并刻蝕形成重?fù)诫s體區(qū)注入窗口，進(jìn)行第三次注入在所述輕摻雜體區(qū)內(nèi)形成重?fù)诫s體區(qū)；按照第二預(yù)設(shè)時間進(jìn)行第二次驅(qū)入，以增大所述重?fù)诫s體區(qū)的體積并確保所述溝道區(qū)的長度。

其中，所述形成多晶柵極，具體為:在柵氧化層上淀積一層多晶硅層后進(jìn)行刻蝕，刻穿所述多晶硅層和部分柵氧化層，形成間隔設(shè)置的多個多晶柵極。

所述在所述輕摻雜體區(qū)內(nèi)形成源區(qū)注入?yún)^(qū)，具體為：在所述第一次注入之后，在位于相鄰兩個所述多晶柵極之間的所述外延層內(nèi)進(jìn)行第二次注入形成初始源區(qū)；或，在所述第一次注入之后，涂覆光刻膠并刻蝕形成源區(qū)注入窗口，進(jìn)行第二次注入形成分隔成兩部分的源區(qū)。

所述淀積介質(zhì)層并刻蝕形成重?fù)诫s體區(qū)注入窗口，具體包括：刻蝕所述介質(zhì)層和所述初始源區(qū)，將所述初始源區(qū)分隔成兩部分的源區(qū)。

進(jìn)一步地，若形成N+源區(qū)時，注入元素為砷；若形成P+源區(qū)時，注入元素為二氟化硼。

較佳地，所述第一預(yù)設(shè)時間與所述第二預(yù)設(shè)時間之和等于只進(jìn)行一次輕摻雜體區(qū)驅(qū)入工藝的驅(qū)入時間。

較佳地，所述第二預(yù)設(shè)時間等于所述第一預(yù)設(shè)時間。

進(jìn)一步地，所述按照第一預(yù)設(shè)時間進(jìn)行第一次驅(qū)入，包括:按照第一預(yù)設(shè)時間和第一預(yù)設(shè)溫度，對所述輕摻雜體區(qū)進(jìn)行驅(qū)入；所述第一預(yù)設(shè)時間為60～100分鐘；所述第一預(yù)設(shè)溫度1100～1200攝氏度。

其中，所述按照第二預(yù)設(shè)時間進(jìn)行第二次驅(qū)入，包括:按照第二預(yù)設(shè)時間和第二預(yù)設(shè)溫度，對所述重?fù)诫s深體區(qū)進(jìn)行驅(qū)入；所述第二預(yù)設(shè)時間為60～100分鐘；所述第二預(yù)設(shè)溫度為1100～1200攝氏度。

基于上述VDMOS器件的制作方法，本發(fā)明實(shí)施例還提供一種VDMOS器件，所述VDMOS器件通過如權(quán)利要求1～9任一項所述的VDMOS器件的制作方法得到。

在本發(fā)明的技術(shù)效果是：一方面采用兩次注入和驅(qū)入的方式制作了輕摻雜體區(qū)和重?fù)诫s體區(qū)，因?yàn)榈诙悟?qū)入增大重?fù)诫s體區(qū)的體積，進(jìn)而增大重?fù)诫s體區(qū)在整個體區(qū)的比重，從而減小了體區(qū)的電阻率，使得體區(qū)電阻減??；另一方面通過對兩次驅(qū)入時間的控制確保了器件溝道區(qū)的長度，從而在減小體區(qū)電阻的同時不對其他的電性參數(shù)造成影響。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實(shí)施例提供的VDMOS器件制作方法流程圖；

圖2a至圖2g是本發(fā)明實(shí)施例提供的VDMOS器件的形成方法各步驟對應(yīng)的剖面結(jié)構(gòu)示意圖；

圖3a和圖3b是本發(fā)明實(shí)施例提供的VDMOS器件源區(qū)的另一種制作方法。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

半導(dǎo)體的類型由半導(dǎo)體中多數(shù)載流子決定，如果多數(shù)載流子為空穴，則為P型，重?fù)诫s的為P+型，輕摻雜的為P-型；如果多數(shù)載流子為電子，則為N型， 重?fù)诫s的為N+型，輕摻雜的為N-型。

圖1為本發(fā)明VDMOS器件的制作方法的一個實(shí)施例流程圖，本實(shí)施例的方法包括：

步驟S101：在襯底上依次制作外延層、柵氧化層和多晶柵極；

步驟S102：對位于相鄰的所述多晶柵極之間的所述外延層進(jìn)行第一次注入形成輕摻雜體區(qū)；

步驟S103：在所述輕摻雜體區(qū)內(nèi)形成源區(qū)注入?yún)^(qū)，所述源區(qū)注入?yún)^(qū)內(nèi)的元素具有大原子比重大且易激活的屬性；

步驟S104：按照第一預(yù)設(shè)時間進(jìn)行第一次驅(qū)入，以形成溝道區(qū)；

步驟S105：淀積介質(zhì)層并刻蝕形成重?fù)诫s體區(qū)注入窗口，進(jìn)行第三次注入在所述輕摻雜體區(qū)內(nèi)形成重?fù)诫s體區(qū)；

步驟S106：按照第二預(yù)設(shè)時間進(jìn)行第二次驅(qū)入，以增大所述重?fù)诫s體區(qū)的體積并確保所述溝道區(qū)的長度。

其中，所述形成多晶柵極，具體為：在柵氧化層上淀積一層多晶硅層后進(jìn)行刻蝕，刻穿所述多晶硅層和部分柵氧化層，形成間隔設(shè)置的多個多晶柵極。部分柵氧化層的作用是一方面因?yàn)樵磪^(qū)注入為大原子As或者BF2，必須要將氧化層刻蝕掉一部分，減小對源區(qū)注入離子的阻擋；另一方面可以保護(hù)外延層表面，減少注入過程中對外延層表面帶來的損傷。

所述在所述輕摻雜體區(qū)內(nèi)形成源區(qū)注入?yún)^(qū)有兩種形成方法，一種方法是：在所述第一次注入之后，在位于相鄰兩個所述多晶柵極之間的所述外延層內(nèi)進(jìn)行第二次注入形成初始源區(qū)，再通過刻穿初始源區(qū)將其分隔成兩部分，形成源區(qū)；另一種方法是：在所述第一次注入之后，涂覆光刻膠并刻蝕形成源區(qū)注入窗口，進(jìn)行第二次注入形成分隔成兩部分的源區(qū)。源區(qū)形成的方式有多種，在本實(shí)施例中的第二種方法，其源區(qū)形成過程相對簡單，無需進(jìn)行光刻確定源區(qū)注入窗口，減少工藝過程和工藝成本。

在本實(shí)施例中，一方面采用兩次注入和驅(qū)入的方式制作了輕摻雜體區(qū)和重 摻雜體區(qū)，因?yàn)榈诙悟?qū)入增大重?fù)诫s體區(qū)的體積，進(jìn)而增大重?fù)诫s體區(qū)在整個體區(qū)的比重，從而減小了體區(qū)的電阻率，使得體區(qū)電阻減??；另一方面通過對兩次驅(qū)入時間的控制確保了器件溝道區(qū)的長度，從而在減小體區(qū)電阻的同時不對其他的電性參數(shù)造成影響。現(xiàn)有技術(shù)中僅在形成輕摻雜體區(qū)時進(jìn)行驅(qū)入，在形成重?fù)诫s體區(qū)時為避免對溝道寬度的影響而不進(jìn)行驅(qū)入。本實(shí)施例中恰對輕摻雜體區(qū)和重?fù)诫s體區(qū)均進(jìn)行驅(qū)入，通過控制兩次驅(qū)入時間來實(shí)現(xiàn)減小體區(qū)電阻并確保溝道長度。兩次驅(qū)入時間的具體設(shè)定需根據(jù)具體場景來進(jìn)行。實(shí)施例中確保溝道長度也是視具體應(yīng)用場景而定。

為了更好的理解本發(fā)明，以下結(jié)合參考圖2a至圖2g的又一實(shí)施例提供了一種VDMOS器件的形成方法，圖2a至圖2g示出了本實(shí)施例所提供的VDMOS器件的形成方法各步驟對應(yīng)的剖面結(jié)構(gòu)示意圖。

具體的，以n型溝道為例進(jìn)行說明，即體區(qū)為p型半導(dǎo)體，源區(qū)為n型半導(dǎo)體，此時僅為示例，此發(fā)明同樣適用P型溝道的實(shí)施例。

如圖2a所示，首先提供襯底，在襯底上依次制作外延層、柵氧化層，在柵氧化層上淀積一層多晶硅層后進(jìn)行刻蝕，刻穿所述多晶硅層和部分柵氧化層，形成間隔設(shè)置的多個多晶柵極，其中柵極氧化層厚度為不等，視器件開啟電壓范圍而定，優(yōu)選為其中多晶柵極厚度從不等，優(yōu)選為外延層上刻蝕留下部分柵氧化層的目的是一方面因?yàn)樵磪^(qū)注入為大原子As或者BF2，必須要將氧化層刻蝕掉一部分，減小對源區(qū)注入離子的阻擋；另一方面可以保護(hù)外延層表面，減少注入過程中對外延層表面帶來的損傷。

如圖2b所示，對位于相鄰的所述多晶柵極之間的所述外延層進(jìn)行第一次注入形成P-體區(qū)；在所述輕摻雜體區(qū)內(nèi)形成源區(qū)注入?yún)^(qū)，所述源區(qū)注入?yún)^(qū)內(nèi)的元素具有大原子比重大且易激活的屬性；若是n型溝道，通常源區(qū)注入元素為砷，因?yàn)樯樵氐脑有驍?shù)33，元素相對原子質(zhì)量越大驅(qū)入過程移動的越慢，才能保證第二次驅(qū)入的時候形成確定寬度的溝道，若是P型溝道，通常源區(qū)注入二 氟化硼。通常源區(qū)注入能量在80KeV～150KeV之間，優(yōu)選為120KeV，注入劑量通常為1E15/cm²～8E15/cm²，優(yōu)選為6E15/cm²。通常P-體區(qū)注入元素為硼，注入能量通常在50KeV～150KeV之間，優(yōu)選為80KeV，注入劑量通常為1E13/cm²～8E13/cm²個，優(yōu)選為4E13/cm²個。

如圖2c所示，按照第一預(yù)設(shè)時間和第一預(yù)設(shè)溫度，對所述輕摻雜體區(qū)進(jìn)行驅(qū)入，以形成溝道區(qū)，所述第一預(yù)設(shè)時間為60～100分鐘，優(yōu)選為70分鐘；所述第一預(yù)設(shè)溫度1100～1200攝氏度，優(yōu)選為1150攝氏度，驅(qū)入(driving)工藝目的是激活所摻雜的離子，通常驅(qū)入工藝是采用高溫退火處理完成。

如圖2d所示，淀積一層介質(zhì)層并刻蝕所述介質(zhì)層和初始源區(qū)，將所述初始源區(qū)分隔成兩部分的源區(qū)，形成重?fù)诫s體區(qū)注入窗口。

如圖2e所示，對重?fù)诫s體區(qū)注入窗口進(jìn)行第三次注入在所述P-體區(qū)內(nèi)形成P+體區(qū)，通常注入元素為硼，注入能量為80KeV～150KeV，優(yōu)選為120KeV，劑量通常為1E15/cm²-5E15/cm²，優(yōu)選為2E15/cm²。

如圖2f所示，按照第二預(yù)設(shè)時間和第二預(yù)設(shè)溫度，對所述重?fù)诫s深體區(qū)進(jìn)行驅(qū)入，以增大所述重?fù)诫s體區(qū)的體積并確保所述溝道區(qū)的長度，所述第二預(yù)設(shè)時間為60～100分鐘，優(yōu)選為70分鐘；所述第二預(yù)設(shè)溫度為1100～1200攝氏度，優(yōu)選為1150攝氏度。由于深體區(qū)經(jīng)過了高溫的驅(qū)入過程，進(jìn)而增大重?fù)诫s體區(qū)在整個體區(qū)的比重，從而減小了體區(qū)的電阻率，根據(jù)電阻公式：R＝ρ*L/S，因?yàn)長/S未變化，得出體區(qū)電阻減小，同時第一預(yù)設(shè)時間與所述第二預(yù)設(shè)時間之和等于常規(guī)的輕摻雜體區(qū)驅(qū)入的預(yù)設(shè)時間(即現(xiàn)有技術(shù)中只進(jìn)行輕摻雜體區(qū)驅(qū)入的驅(qū)入時間)，確保了溝道區(qū)與傳統(tǒng)工藝生成的器件的溝道寬度相同，其中第二預(yù)設(shè)時間可以等于所述第一預(yù)設(shè)時間，因?yàn)檫@樣時間易于控制，進(jìn)而可以控制體區(qū)的兩次驅(qū)入程度，最終保證了最終溝道的長度。

如圖2g所示，在表面再淀積一層金屬層，進(jìn)而形成源級金屬，這樣VDMOS器件的一個元胞結(jié)構(gòu)就如圖所示，VDMOS器件就是通過上述方法步驟制作而成，最終VDMOS器件是由若干個這樣的元胞組成的。

為了進(jìn)一步說明方法流程圖中介紹的源區(qū)的另一種制作方法，下面實(shí)施例結(jié)合圖3a、圖3b提供了另一種源區(qū)制作方法對應(yīng)的剖面結(jié)構(gòu)示意圖。

如圖3a所示，在表面涂敷一層光刻膠后通過顯影刻蝕，形成源區(qū)的注入窗口。

如圖3b所示，進(jìn)行第二次注入形成分隔成兩部分的源區(qū)。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍之內(nèi)。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。