本發(fā)明涉及一種封裝結(jié)構(gòu)及其制造方法，特別涉及一種嵌埋式封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

在社會(huì)高度信息化的今日，多媒體應(yīng)用市場(chǎng)不斷地急速擴(kuò)張，集成電路封裝技術(shù)也隨之朝電子裝置的數(shù)字化、網(wǎng)絡(luò)化、區(qū)域連接化以及使用人性化的趨勢(shì)發(fā)展。為符合上述的要求，電子組件必須配合高速處理化、多功能化、積集化（Integrated）以及小型輕量化等多方面的要求，集成電路封裝技術(shù)也因此跟著朝向微型化、高密度化發(fā)展。其中，球格數(shù)組式構(gòu)造（Ball Grid Array，BGA）、芯片尺寸構(gòu)造（Chip-Scale Package，CSP）、覆晶構(gòu)造（Flip Chip Package，F(xiàn)/C）、多芯片模塊（Multi-Chip Module，MCM）等高密度集成電路封裝技術(shù)也應(yīng)運(yùn)而生。

其中，覆晶構(gòu)造技術(shù)主要是在形成有多個(gè)芯片的晶圓上對(duì)外的接點(diǎn)（通常是晶圓焊墊）上形成球底金屬層（UBM, Under Bump Metallurgy），接著于球底金屬層的上形成凸塊或植入焊球以作為后續(xù)芯片（或晶圓）與基板（substrate）電性導(dǎo)通的連接接口。由于覆晶構(gòu)造技術(shù)可應(yīng)用于高接腳數(shù)（High Pin Count）的芯片封裝結(jié)構(gòu)，并同時(shí)具有縮小封裝面積及縮短信號(hào)傳輸路徑等多項(xiàng)優(yōu)點(diǎn)，所以覆晶構(gòu)造技術(shù)已經(jīng)廣泛地應(yīng)用在芯片封裝領(lǐng)域。

并且，為了能在有限的基板面積中創(chuàng)造出更大的空間以提升電子裝置的功能，現(xiàn)有技術(shù)將電子組件嵌埋于基板內(nèi)，以形成一嵌埋式封裝結(jié)構(gòu)。使用者可以依據(jù)其需求，選用具有合適的介電系數(shù)及電阻值的基板材料，以調(diào)整電路特性。通過(guò)縮短電路布局、減少非嵌埋式電子單元的使用數(shù)量，并減少信號(hào)傳輸距離來(lái)提升嵌埋式封裝結(jié)構(gòu)的工作性能。

以下，請(qǐng)參照?qǐng)D1A至圖1I以簡(jiǎn)單說(shuō)明一般嵌埋式封裝結(jié)構(gòu)的制造方法。首先，如圖1A所示，于一基板10上經(jīng)過(guò)鉆孔、電鍍一第一金屬層11以及塞孔之后，再以微影蝕刻技術(shù)將部分的第一金屬層11移除，以露出部分基板10。再如圖1B所示，利用雷射蝕刻或是沖壓方式，將露出第一金屬層11的基板10移除，以形成多個(gè)開(kāi)孔101。再如圖1C所示，將上述經(jīng)過(guò)加工的基板10放置固定于一例如膠帶的載體12上，并將電子組件131及132對(duì)準(zhǔn)相對(duì)應(yīng)的開(kāi)孔101而固定于載體12上。再如圖1D所示，以一介電材料14填入并固定上述基板10、第一金屬層11以及電子組件131、132，再于介電材料14的第一表面141形成一第二金屬層15。再如圖1E所示，由于上述的介電材料14已固定基板10、第一金屬層11以及電子組件131、132，因此可移除載體12，并由第二金屬層15相對(duì)的另一側(cè)同樣填入介電材料14，并于介電材料14的第二表面142形成一第三金屬層16。

再如圖1F所示，利用雷射蝕刻移除部分第二金屬層15、部分介電材料14以及部分第三金屬層16，以分別形成孔洞H1~H13。再如圖1G所示，于孔洞H1~H13中電鍍金屬以填滿(mǎn)，使得對(duì)應(yīng)的第一金屬層11、第二金屬層15以及第三金屬層16得以電性連接。再如圖1H所示，再以微影蝕刻技術(shù)移除部分第二金屬層15及第三金屬層16。最后如圖1I所示，于第二金屬層15及第三金屬層16上適當(dāng)?shù)奈恢梅謩e形成一防焊層17，如此才完成一嵌埋式封裝結(jié)構(gòu)1。

上述的嵌埋式封裝結(jié)構(gòu)1具有下列幾項(xiàng)技術(shù)缺陷：第一，電子組件131、132的中心至第二金屬層15及第三金屬層16的距離相同，換言之，嵌埋式封裝結(jié)構(gòu)1為一對(duì)稱(chēng)結(jié)構(gòu)，必須如圖1D及圖1E所示，執(zhí)行雙面增層工序，如此將會(huì)使合格率降低。

第二，如圖1F所示，由于電子組件的球底金屬層（UBM）必須經(jīng)過(guò)雷射蝕刻制程，因此其厚度通常需達(dá)到1毫米，才能承受該制程所遭遇的破壞。另外，如圖1G所示，其為盲孔電鍍制程，而因?yàn)榇酥瞥痰木壒剩娮咏M件的球底金屬層（UBM）必須限定為銅金屬，而導(dǎo)致設(shè)計(jì)彈性度不足。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的一目的在于提供一種嵌埋式封裝結(jié)構(gòu)及其制造方法，使得具有不同球底金屬層（UBM）的芯片都能適用。

本發(fā)明的另一目的在于提供一種嵌埋式封裝結(jié)構(gòu)及其制造方法，無(wú)需限制球底金屬層的厚度，而可使得設(shè)計(jì)更具彈性。

本發(fā)明的又一目的在于提供一種嵌埋式封裝結(jié)構(gòu)及其制造方法，其可縮短制造時(shí)間。

為達(dá)上述目的，本發(fā)明提供一種嵌埋式封裝結(jié)構(gòu)的制造方法，其包括下列步驟：步驟S01：于一載板上形成一第一導(dǎo)電圖案層；步驟S02：于該第一導(dǎo)電圖案層上形成一第一導(dǎo)電柱層，并露出部分該第一導(dǎo)電圖案層；步驟S03：于露出的該第一導(dǎo)電圖案層上形成一導(dǎo)電結(jié)合層；步驟S04：將一電子組件與該導(dǎo)電結(jié)合層連接；步驟S05：形成一覆蓋該電子組件、該第一導(dǎo)電柱層及該第一導(dǎo)電圖案層的第一介電層，并露出該第一導(dǎo)電柱層的一表面；步驟S06：于該第一介電層及該第一導(dǎo)電柱層上形成一第二導(dǎo)電圖案層；步驟S07：于該第二導(dǎo)電圖案層上形成一第二導(dǎo)電柱層；步驟S08：形成一覆蓋該第一介電層、該第二導(dǎo)電圖案層及該第二導(dǎo)電柱層的第二介電層，并露出該第二導(dǎo)電柱層的一表面；步驟S09：移除該載板，以形成一嵌埋式封裝結(jié)構(gòu)。

另外，為達(dá)上述目的，本發(fā)明提供另一種嵌埋式封裝結(jié)構(gòu)的制造方法，其包括下列步驟：步驟S11：于一載板上形成一第一導(dǎo)電圖案層；步驟S12：形成一覆蓋部分第一導(dǎo)電圖案層的固定層；步驟S13：將一電子組件設(shè)置于該固定層上，并露出至少一電性連接墊；步驟S14：于露出的該第一導(dǎo)電圖案層及該電性連接墊上形成一第一導(dǎo)電柱層；步驟S15：形成一覆蓋該電子組件、該第一導(dǎo)電柱層及該第一導(dǎo)電圖案層的第一介電層，并露出該第一導(dǎo)電柱層的一表面；步驟S16：于該第一介電層及該第一導(dǎo)電柱層上形成一第二導(dǎo)電圖案層；步驟S17：于該第二導(dǎo)電圖案層上形成一第二導(dǎo)電柱層；步驟S18：形成一覆蓋該第一介電層、該第二導(dǎo)電圖案層及該第二導(dǎo)電柱層的第二介電層，并露出該第二導(dǎo)電柱層的一表面；步驟S19：移除該載板，以形成一嵌埋式封裝結(jié)構(gòu)。

其中，該第一導(dǎo)電圖案層、該第一導(dǎo)電柱層、該第二導(dǎo)電圖案層及該第二導(dǎo)電柱層以電鍍、濺鍍、蒸鍍或微影蝕刻技術(shù)形成。

其中，該第一導(dǎo)電圖案層及該第二導(dǎo)電圖案層至少其中之一的厚度小于7微米。

其中，該載板為一金屬載板。

為達(dá)上述目的，本發(fā)明還提供一種嵌埋式封裝結(jié)構(gòu)，包括一第一介電層、一第一導(dǎo)電圖案層、一第一導(dǎo)電柱層、一電子組件、一第二介電層、一第二導(dǎo)電圖案層以及一第二導(dǎo)電柱層。第一介電層具有相對(duì)的一第一表面及一第二表面。第一導(dǎo)電圖案層設(shè)置于該第一介電層中，且該第一導(dǎo)電圖案層的一表面露出該第一介電層的該第一表面。第一導(dǎo)電柱層設(shè)置于該第一介電層中，并與該第一導(dǎo)電圖案層電性連接，且該第一導(dǎo)電柱層的一表面露出該第一介電層的該第二表面。電子組件設(shè)置于該第一介電層中。第二介電層具有相對(duì)的一第三表面及一第四表面。第二導(dǎo)電圖案層設(shè)置于該第二介電層中，且該第二導(dǎo)電圖案層的一表面露出該第二介電層的該第三表面而與露出該第二表面的該第一導(dǎo)電柱層電性連接。第二導(dǎo)電柱層設(shè)置于該第二介電層中，并與該第二導(dǎo)電圖案層電性連接，且該第二導(dǎo)電柱層的一表面露出該第二介電層的該第四表面。

依據(jù)本發(fā)明的一實(shí)施例，其中，第一導(dǎo)電圖案層及該第二導(dǎo)電圖案層至少其中的一的厚度小于7微米。

依據(jù)本發(fā)明的一實(shí)施例，其中，電子組件與該第一介電層的該第一表面之間具有一第一距離，該電子組件與該第二介電層的該第四表面之間具有一第二距離，該第一距離不同于該第二距離。

其中，該電子組件具有至少一電性連接墊，該電性連接墊通過(guò)一導(dǎo)電結(jié)合層而與部分該第一導(dǎo)電圖案層電性連接。

其中，該電子組件具有至少一電性連接墊，該電性連接墊與部分該第一導(dǎo)電柱層電性連接。

其中，該電子組件通過(guò)一固定層而與部分該第一導(dǎo)電圖案層連結(jié)。

承上所述，依據(jù)本發(fā)明的嵌埋式封裝結(jié)構(gòu)及其制程利用層疊的方式所制造，其無(wú)需使用基板，不需要使用雷射蝕刻等較費(fèi)時(shí)的工序來(lái)使電子組件嵌埋于基板中即可制造出嵌埋式封裝結(jié)構(gòu)。由于舍棄了雷射蝕刻的工序，因此電子組件的選用將不會(huì)受限于球底金屬層的厚度而更為彈性。

附圖說(shuō)明

圖1A至圖1I：現(xiàn)有的一種嵌埋式封裝結(jié)構(gòu)的制作程序示意圖。

圖2：本發(fā)明第一實(shí)施例的一嵌埋式封裝結(jié)構(gòu)的一示意圖。

圖3：第一實(shí)施例的電子組件的另一狀態(tài)示意圖。

圖4：本發(fā)明第二實(shí)施例的一嵌埋式封裝結(jié)構(gòu)的一示意圖。

圖5：本發(fā)明第一實(shí)施例的嵌埋式封裝結(jié)構(gòu)的制造方法的一流程圖。

圖6A至圖6I：本發(fā)明第一實(shí)施例嵌埋式封裝結(jié)構(gòu)的制作程序示意圖。

圖7：本發(fā)明第二實(shí)施例的嵌埋式封裝結(jié)構(gòu)的制造方法的一流程圖。

圖8A至圖8I：本發(fā)明第二實(shí)施例嵌埋式封裝結(jié)構(gòu)的制作程序示意圖。

附圖標(biāo)記說(shuō)明

1、2、3 嵌埋式封裝結(jié)構(gòu)

10 基板

101 開(kāi)孔

11 第一金屬層

12 載體

131、132 電子組件

14 介電材料

141、251、351 第一表面

142、252、352 第二表面

15 第二金屬層

16 第三金屬層

17 防焊層

20、30 載板

21、31 第一導(dǎo)電圖案層

211、221、261、271、311、321、361、371　　　表面

22、32 第一導(dǎo)電柱層

23 導(dǎo)電結(jié)合層

24、24A、34 電子組件

241、341 電性連接墊

241A 銅柱凸塊

25、35 第一介電層

26、36 第二導(dǎo)電圖案層

27、37 第二導(dǎo)電柱層

28、38 第二介電層

281、381 第三表面

282、382 第四表面

33 固定層

D01、D11 第一距離

D02、D12 第二距離

H1~H13 孔洞。

具體實(shí)施方式

以下將通過(guò)實(shí)施例來(lái)解釋本發(fā)明的內(nèi)容，本發(fā)明的實(shí)施例并非用以限制本發(fā)明須在如實(shí)施例所述的任何特定的環(huán)境、應(yīng)用或特殊方式方能實(shí)施。因此，關(guān)于實(shí)施例的說(shuō)明僅為闡釋本發(fā)明，而非用以限制本發(fā)明。需要說(shuō)明的是，以下實(shí)施例及附圖中，與本發(fā)明非直接相關(guān)的組件已省略而未繪示；且附圖中各組件間的尺寸關(guān)系僅為容易了解，非用以限制實(shí)際比例。另外，以下實(shí)施例中，相同的組件將以相同的組件符號(hào)加以說(shuō)明。

請(qǐng)參照?qǐng)D2所示，本發(fā)明第一實(shí)施例的一嵌埋式封裝結(jié)構(gòu)2的一示意圖。嵌埋式封裝結(jié)構(gòu)2包括一第一導(dǎo)電圖案層21、一第一導(dǎo)電柱層22、一導(dǎo)電結(jié)合層23、一電子組件24、一第一介電層25、一第二導(dǎo)電圖案層26、一第二導(dǎo)電柱層27以及一第二介電層28。

第一介電層25的材質(zhì)可包括酚醛基樹(shù)脂（Novolac-Based Resin）、環(huán)氧基樹(shù)脂（Epoxy-Based Resin）、硅基樹(shù)脂（Silicone-Based Resin），其具有相對(duì)的一第一表面251及一第二表面252。

第一導(dǎo)電圖案層21設(shè)置于第一介電層25中，且第一導(dǎo)電圖案層21的一表面211暴露于第一介電層25的第一表面251，且暴露于第一介電層25的第一表面251的第一導(dǎo)電圖案層21，實(shí)質(zhì)上與第一介電層25的第一表面251為同一平面。其中，第一導(dǎo)電圖案層21的材質(zhì)為金屬，例如但不限于銅，其可以電鍍、濺鍍或蒸鍍等方式形成，故其厚度可小于1毫米（mm），較佳的，第一導(dǎo)電圖案層21的厚度小于7微米（um）。于本實(shí)施例中，第一導(dǎo)電圖案層21可包括導(dǎo)電線(xiàn)路以及電性連接墊。

第一導(dǎo)電柱層22設(shè)置于第一介電層25中，并與第一導(dǎo)電圖案層21電性連接。第一導(dǎo)電柱層22的一表面221露出第一介電層25的第二表面252，且暴露于第一介電層25的第二表面252的第一導(dǎo)電柱層22，實(shí)質(zhì)上與第一介電層25的第二表面252為同一平面。其中，第一導(dǎo)電柱層22可以電鍍、濺鍍或蒸鍍等方式形成，其材質(zhì)為金屬，例如但不限于銅。

電子組件24設(shè)置于第一介電層25中，且具有多個(gè)電性連接墊241，其朝向部分的第一導(dǎo)電圖案層21而設(shè)置，并通過(guò)導(dǎo)電結(jié)合層23而與對(duì)應(yīng)的第一導(dǎo)電圖案層21電性連接。其中，電性連接墊241的材質(zhì)例如但不限于銅（Cu）、鈦鎢銅（TiWCu）、鋁（Al）或其他金屬電性連接墊。于本實(shí)施例中，電子組件24可包括主動(dòng)組件及/或被動(dòng)組件，于此不加以限定。所謂的主動(dòng)組件，例如但不限于芯片（chip）、晶粒（die）或集成電路（integrated circuit, IC）。而所謂的被動(dòng)組件則例如但不限于電容器或電阻器。另外，導(dǎo)電結(jié)合層23例如但不限于錫膏、錫球或金凸塊等用于導(dǎo)電連接的材料。如為錫膏，其例如以印刷、點(diǎn)錫膏或噴錫膏等方式形成于第一導(dǎo)電圖案層21上。

第二介電層28的材質(zhì)可包括酚醛基樹(shù)脂（Novolac-Based Resin）、環(huán)氧基樹(shù)脂（Epoxy-Based Resin）、硅基樹(shù)脂（Silicone-Based Resin），其具有相對(duì)的一第三表面281及一第四表面282。

第二導(dǎo)電圖案層26設(shè)置于第二介電層28中，且第二導(dǎo)電圖案層26的一表面261露出第二介電層28的第三表面281。第二導(dǎo)電圖案層26與露出第一介電層25的第二表面252的第一導(dǎo)電柱層22電性連接。暴露于第二介電層28的第三表面281的第二導(dǎo)電圖案層26，實(shí)質(zhì)上與第二介電層28的第三表面281為同一平面。其中，第二導(dǎo)電圖案層26的材質(zhì)為金屬，例如但不限于銅，其可以通過(guò)電鍍、濺鍍或蒸鍍等方式形成，故其厚度可小于1毫米（mm），較佳的，第二導(dǎo)電圖案層26的厚度小于7微米（um）。

第二導(dǎo)電柱層27設(shè)置于第二介電層28中，并與第二導(dǎo)電圖案層26電性連接，且第二導(dǎo)電柱層27的一表面271露出第二介電層28的第四表面282。暴露于第二介電層28的第四表面282的第二導(dǎo)電柱層27，實(shí)質(zhì)上與第二介電層28的第四表面282為同一平面。其中，第二導(dǎo)電柱層27可以電鍍、濺鍍或蒸鍍等方式形成，其材質(zhì)為金屬，例如但不限于銅。

另外，值得一提的是，電子組件24與第一介電層25的第一表面251之間具有一第一距離D01，而電子組件24與第二介電層28的第四表面282之間具有一第二距離D02，于本實(shí)施例中，第一距離D01不同于第二距離D02。換言之，嵌埋式封裝結(jié)構(gòu)2由側(cè)向觀之為一非對(duì)稱(chēng)式構(gòu)造，也因此電子組件24的電性連接墊241與第一導(dǎo)電圖案層21之間的距離較短，從而可縮短電子傳遞路徑，進(jìn)而可增加其電性效能。

請(qǐng)?jiān)賲⒄請(qǐng)D3所示，第一實(shí)施例的電子組件的另一種狀態(tài)。在本實(shí)施例中，電子組件24A可為一銅柱凸塊晶粒（Cu post die / Cu-pillar die），其具有作為電性連接墊的多個(gè)銅柱凸塊241A，可有效地縮短錫球或錫膏之間的間距，因而可增加電子組件24A的腳位數(shù)量。

以下，請(qǐng)參照?qǐng)D4所示，以說(shuō)明本發(fā)明第二實(shí)施例的一嵌埋式封裝結(jié)構(gòu)3。

嵌埋式封裝結(jié)構(gòu)3包括一第一導(dǎo)電圖案層31、一第一導(dǎo)電柱層32、一固定層33、一電子組件34、一第一介電層35、一第二導(dǎo)電圖案層36、一第二導(dǎo)電柱層37以及一第二介電層38。

第一介電層35的材質(zhì)可包括酚醛基樹(shù)脂、環(huán)氧基樹(shù)脂、硅基樹(shù)脂，其具有相對(duì)的一第一表面351及一第二表面352。

第一導(dǎo)電圖案層31設(shè)置于第一介電層35中，且第一導(dǎo)電圖案層31的一表面311暴露于第一介電層35的第一表面351，且暴露于第一介電層35的第一表面351的第一導(dǎo)電圖案層31，實(shí)質(zhì)上與第一介電層35的第一表面351為同一平面。其中，第一導(dǎo)電圖案層31的材質(zhì)為金屬，例如但不限于銅，其可以電鍍、濺鍍或蒸鍍等方式形成，故其厚度可小于1毫米（mm），較佳的，第一導(dǎo)電圖案層31的厚度小于7微米（um）。于本實(shí)施例中，第一導(dǎo)電圖案層31可包括導(dǎo)電線(xiàn)路以及電性連接墊。

第一導(dǎo)電柱層32設(shè)置于第一介電層35中，并與第一導(dǎo)電圖案層31電性連接。第一導(dǎo)電柱層32的一表面321露出第一介電層35的第二表面352，且暴露于第一介電層35的第二表面352的第一導(dǎo)電柱層32，實(shí)質(zhì)上與第一介電層35的第二表面352為同一平面。其中，第一導(dǎo)電柱層32可以電鍍、濺鍍或蒸鍍等方式形成，其材質(zhì)為金屬，例如但不限于銅。

電子組件34設(shè)置于第一介電層35中，且具有多個(gè)電性連接墊341，其朝向第一導(dǎo)電圖案層31的另一側(cè)而設(shè)置。電子組件34通過(guò)固定層33而與對(duì)應(yīng)的第一導(dǎo)電圖案層31連接。固定層33例如但不限于結(jié)合膠（glue）或結(jié)合薄膜（film）。值得一提的是，部分第一導(dǎo)電柱層32與電性連接墊341電性連接。

電子組件34的電性連接墊341的材質(zhì)例如但不限于銅、鈦鎢銅、鋁或其他金屬。于本實(shí)施例中，電子組件34可包括主動(dòng)組件及/或被動(dòng)組件，于此不加以限定。所謂的主動(dòng)組件，例如但不限于芯片、晶粒或集成電路。而所謂的被動(dòng)組件則例如但不限于電容器或電阻器。

第二介電層38的材質(zhì)可包括酚醛基樹(shù)脂、環(huán)氧基樹(shù)脂、硅基樹(shù)脂，其具有相對(duì)的一第三表面381及一第四表面382。

第二導(dǎo)電圖案層36設(shè)置于第二介電層38中，且第二導(dǎo)電圖案層36的一表面361露出第二介電層38的第三表面381。第二導(dǎo)電圖案層36與露出第一介電層35的第二表面352的第一導(dǎo)電柱層32電性連接。暴露于第二介電層38的第三表面381的第二導(dǎo)電圖案層36，實(shí)質(zhì)上與第二介電層38的第三表面381為同一平面。其中，第二導(dǎo)電圖案層36的材質(zhì)為金屬，例如但不限于銅，其可以電鍍、濺鍍或蒸鍍等方式形成，故其厚度可小于1毫米（mm），較佳的，第二導(dǎo)電圖案層36的厚度小于7微米（μ m）。

第二導(dǎo)電柱層37設(shè)置于第二介電層38中，并與第二導(dǎo)電圖案層36電性連接，且第二導(dǎo)電柱層37的一表面371露出第二介電層38的第四表面382。暴露于第二介電層38的第四表面382的第二導(dǎo)電柱層37，實(shí)質(zhì)上與第二介電層38的第四表面382為同一平面。其中，第二導(dǎo)電柱層37可以電鍍、濺鍍或蒸鍍等方式形成，其材質(zhì)為金屬，例如但不限于銅。

另外，與第一實(shí)施例相同，電子組件34與第一介電層35的第一表面351之間具有一第一距離D11，而電子組件34與第二介電層38的第四表面382之間具有一第二距離D12，于本實(shí)施例中，第一距離D11不同于第二距離D12。換言之，嵌埋式封裝結(jié)構(gòu)3由側(cè)向觀之為一非對(duì)稱(chēng)式構(gòu)造，也因此電子組件34的電性連接墊341與第一導(dǎo)電圖案層31之間的距離較短，而可縮短電子傳遞路徑，進(jìn)而可增加其電性效能。

請(qǐng)參照?qǐng)D5所示，其為本發(fā)明第一實(shí)施例的嵌埋式封裝結(jié)構(gòu)2的制造方法的一流程圖，其包括步驟S01至步驟S09。以下搭配圖6A至圖6I以說(shuō)明嵌埋式封裝結(jié)構(gòu)2的制造方法。

步驟S01，如圖6A所示，于一載板20上形成一第一導(dǎo)電圖案層21。其中，載板20為一金屬載板，例如但不限于不銹鋼鍍銅。第一導(dǎo)電圖案層21可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于載板20上。

步驟S02，如圖6B所示，于第一導(dǎo)電圖案層21上形成一第一導(dǎo)電柱層22。其中，第一導(dǎo)電柱層22并非完全覆蓋第一導(dǎo)電圖案層21，即部分第一導(dǎo)電圖案層21是露出的。第一導(dǎo)電柱層22可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第一導(dǎo)電圖案層21上。

步驟S03，如圖6C所示，于露出的第一導(dǎo)電圖案層21上形成一導(dǎo)電結(jié)合層23。導(dǎo)電結(jié)合層23例如但不限于錫膏、錫球或金凸塊等用于導(dǎo)電連接的材料。如為錫膏，其例如以印刷、點(diǎn)錫膏或噴錫膏等方式形成于第一導(dǎo)電圖案層21上。

步驟S04，如圖6D所示，將一電子組件24與導(dǎo)電結(jié)合層23連接。其可利用回焊制程以使導(dǎo)電結(jié)合層23將電子組件24的電性連接墊241與第一導(dǎo)電圖案層21電性連接。

步驟S05，如圖6E所示，形成一覆蓋電子組件24、第一導(dǎo)電柱層22及第一導(dǎo)電圖案層21的第一介電層25，并經(jīng)研磨后露出第一導(dǎo)電柱層22的一表面221。

步驟S06，如圖6F所示，于第一介電層25及第一導(dǎo)電柱層22上形成一第二導(dǎo)電圖案層26。第二導(dǎo)電圖案層26可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第一介電層25及第一導(dǎo)電柱層22上。

步驟S07，如圖6G所示，于第二導(dǎo)電圖案層26上形成一第二導(dǎo)電柱層27。第二導(dǎo)電柱層27可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第二導(dǎo)電圖案層26上。

步驟S08，如圖6H所示，形成一覆蓋第一介電層25、第二導(dǎo)電圖案層26及第二導(dǎo)電柱層27的第二介電層28，并經(jīng)研磨制程后露出第二導(dǎo)電柱層27的一表面271。

步驟S09，搭配圖6H與圖6I所示，移除載板20并作180度翻轉(zhuǎn)后，以形成一嵌埋式封裝結(jié)構(gòu)2。其中，載板20可以例如但不限于應(yīng)用蝕刻制程（Etching process）、剝離制程（Debonding process）或研磨制程移除之。

請(qǐng)參照?qǐng)D7所示，其為本發(fā)明第二實(shí)施例的嵌埋式封裝結(jié)構(gòu)3的制造方法的一流程圖，其包括步驟S11至步驟S19。以下搭配圖8A至圖8I以說(shuō)明嵌埋式封裝結(jié)構(gòu)3的制造方法。

步驟S11，如圖8A所示，于一載板30上形成一第一導(dǎo)電圖案層31。其中，載板30為一金屬載板，例如但不限于不銹鋼鍍銅。第一導(dǎo)電圖案層31可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于載板30上。

步驟S12，如圖8B所示，形成一覆蓋部分第一導(dǎo)電圖案層31的固定層33。固定層33例如但不限于結(jié)合膠或結(jié)合薄膜，其可應(yīng)用涂布制程或點(diǎn)膠制程而形成于第一導(dǎo)電圖案層31上。

步驟S13，如圖8C所示，將一電子組件34設(shè)置于固定層33上，并露出至少一電性連接墊341。于本實(shí)施例中，電子組件34即通過(guò)固定層33的黏性而固定于載板30上。

步驟S14，如圖8D所示，于露出的第一導(dǎo)電圖案層31及電性連接墊341上形成一第一導(dǎo)電柱層32。其中，第一導(dǎo)電柱層32可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第一導(dǎo)電圖案層31及電性連接墊341上。

步驟S15，如圖8E所示，形成一覆蓋電子組件34、第一導(dǎo)電柱層32及第一導(dǎo)電圖案層31的第一介電層35，并經(jīng)研磨后露出第一導(dǎo)電柱層32的一表面321。

步驟S16，如圖8F所示，于第一介電層35及第一導(dǎo)電柱層32上形成一第二導(dǎo)電圖案層36。第二導(dǎo)電圖案層36可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第一介電層35及第一導(dǎo)電柱層32上。

步驟S17，如圖8G所示，于第二導(dǎo)電圖案層36上形成一第二導(dǎo)電柱層37。第二導(dǎo)電柱層37可應(yīng)用電鍍、濺鍍、蒸鍍或搭配微影蝕刻制程等技術(shù)形成于第二導(dǎo)電圖案層36上。

步驟S18，如圖8H所示，形成一覆蓋第一介電層35、第二導(dǎo)電圖案層36及第二導(dǎo)電柱層37的第二介電層38，并經(jīng)研磨后露出第二導(dǎo)電柱層37的一表面371。

步驟S19，如圖8H與圖8I所示，移除載板30并作180度翻轉(zhuǎn)，以形成一嵌埋式封裝結(jié)構(gòu)3。其中，載板30可以例如但不限于應(yīng)用蝕刻制程、剝離制程或研磨制程移除之。

綜上所述，依據(jù)本發(fā)明的一種嵌埋式封裝結(jié)構(gòu)及其制程，利用層疊的方式制造，其無(wú)需使用基板，不需要使用雷射蝕刻等費(fèi)時(shí)的工序來(lái)使電子組件嵌埋于基板中即可制造出嵌埋式封裝結(jié)構(gòu)。由于舍棄了雷射蝕刻的工序，因此電子組件的選用將不會(huì)受限于球底金屬層的厚度而更為彈性。另外，由于本發(fā)明的嵌埋式封裝結(jié)構(gòu)由側(cè)面觀之為非對(duì)稱(chēng)式，即電子組件與第一導(dǎo)電圖案層之間的距離較短，而可縮短電子傳遞路徑，進(jìn)而可增加其電性效能。

本發(fā)明符合發(fā)明專(zhuān)利的申請(qǐng)條件，故依法提出專(zhuān)利申請(qǐng)。但以上所述僅為本發(fā)明的較佳實(shí)施例，不能以此限制本申請(qǐng)的專(zhuān)利保護(hù)范圍。本領(lǐng)域技術(shù)人員根據(jù)本申請(qǐng)的技術(shù)方案所作的等效修飾或變化，均應(yīng)屬于本發(fā)明的專(zhuān)利保護(hù)范圍。