本發(fā)明涉及一種具有多芯片堆疊式封裝結(jié)構(gòu)的隨機動態(tài)存儲器芯片封裝結(jié)構(gòu)。

背景技術(shù)：

隨著移動多媒體產(chǎn)品的普及以及它們對更高數(shù)字信號處理、具有更高存儲容量和靈活性的新型存儲架構(gòu)的迫切需求，多芯片堆疊的芯片封裝結(jié)構(gòu)，其應(yīng)用正快速成長。

在現(xiàn)行的隨機動態(tài)存儲器雙芯片封裝(dual die package)結(jié)構(gòu)中，上部芯片的主動表面與下部芯片的主動表面的配置方向是相反的。一般來說，下部芯片的主動表面是朝向線路基板，而上部芯片的主動表面則是遠離線路基板。當(dāng)上部芯片與下部芯片為雙列接墊設(shè)計時，為了使上部芯片與下部芯片的同一邊的接墊可與其相對應(yīng)邊的焊球電連接，可將上部芯片與下部芯片的接墊設(shè)計為互為鏡像。然而，生產(chǎn)具有鏡像配置接墊的兩種芯片會提高制造成本。

或者是，也可在芯片上進行重新布線制作工藝，使上部芯片的接墊與下部芯片的接墊具有相同配置方式。然而，在芯片上進行重新布線制作工藝不僅會提高制造成本，且會增加布線面積。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種隨機動態(tài)存儲器芯片封裝結(jié)構(gòu)，其通過上部芯片與下部芯片之間的線路基板來連接上部芯片及下部芯片下方的線路基板。

為達上述目的，本發(fā)明提出一種隨機動態(tài)存儲器芯片封裝結(jié)構(gòu)，其包括第一線路基板、第一芯片、第二線路基板、第二芯片、多個焊球、多個第一凸塊、多條第一焊線以及封裝膠體。第一線路基板，具有相對的第一表面與第二表面。第一芯片，具有第一主動表面、第一列接墊以及第二列接墊，其 中第一列接墊與第二列接墊平行配置在第一主動表面上，第一芯片以第一主動表面朝向第一表面的方式配置于第一線路基板上，且第一芯片通過第一列接墊與第二列接墊電連接至第一線路基板。多個焊球，配置于第二表面上。第二線路基板，具有相對的第三表面與第四表面，第二線路基板配置于第一芯片上。第二芯片，具有第二主動表面、第三列接墊以及第四列接墊，其中第三列接墊與第四列接墊平行配置于第二主動表面上，第二芯片以第二主動表面朝向第三表面的方式配置于第二線路基板上，第二芯片通過第三接墊列與第四接墊列電連接至第二線路基板。多個第一凸塊，連接第三列接墊與第二線路基板且第四列接墊與第二線路基板。多條第一焊線，連接第一線路基板與第二線路基板。封裝膠體，至少配置于第一表面上，且包覆第一芯片、第二芯片、第二線路基板以及第一焊線。

在本發(fā)明的一實施例中，上述的第一芯片通過多條第二焊線與第一線路基板電連接，且第一線路基板具有暴露第一列接墊與第二列接墊的開槽，第二焊線穿過開槽以連接第一列接墊與第一線路基板以及連接第二列接墊與第一線路基板。封裝膠體包覆第二焊線、第一列接墊與第二列接墊。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第一線路基板與第一芯片之間。

在本發(fā)明的一實施例中，上述的第一芯片通過多個第二凸塊與第一線路基板電連接，第二凸塊連接第一列接墊與第一線路基板且連接第二列接墊與第一線路基板。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第一線路基板與第一芯片之間。

在本發(fā)明的一實施例中，上述的粘著層具有異方(各向異性)導(dǎo)電性且包覆第一列接墊、第二列接墊以及第二凸塊。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第二線路基板與第二芯片之間。

在本發(fā)明的一實施例中，上述的粘著層具有異方導(dǎo)電性且包覆第三列接墊、第四列接墊以及第一凸塊。

本發(fā)明提出一種隨機動態(tài)存儲器芯片封裝結(jié)構(gòu)，其包括第一線路基板、第一芯片、第二線路基板、第二芯片、多個焊球、多個第一凸塊、多個第二凸塊、多條第一焊線以及封裝膠體。第一線路基板，具有相對的第一表面與 第二表面。第一芯片，具有第一主動表面、第一列接墊以及第二列接墊，其中第一列接墊與第二列接墊平行配置在第一主動表面上，第一芯片以第一主動表面遠離第一表面的方式配置于第一線路基板上。多個焊球，配置于第二表面上。第二線路基板，具有相對的第三表面與第四表面，第二線路基板以第四表面朝向第一主動表面的方式配置于第一芯片上，且第一芯片通過第一列接墊與第二列接墊電連接至第二線路基板。第二芯片，具有第二主動表面、第三列接墊以及第四列接墊，其中第三列接墊與第四列接墊平行配置于第二主動表面上，第二芯片以第二主動表面朝向第三表面的方式配置于第二線路基板上，第二芯片通過第三接墊列與第四接墊列電連接至第二線路基板。多個第一凸塊，連接第三列接墊與第二線路基板且連接第四列接墊與第二線路基板。多個第二凸塊，連接第一列接墊與第二線路基板且連接第二列接墊與第二線路基板。多條第一焊線，電連接第一線路基板與第二線路基板。封裝膠體，配置于第一表面上，且包覆第一芯片、第二芯片、第二線路基板以及第一焊線。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第一線路基板與第一芯片之間。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第二線路基板與第一芯片之間。

在本發(fā)明的一實施例中，上述的粘著層具有異方導(dǎo)電性且包覆第一列接墊、第二列接墊以及第二凸塊。

在本發(fā)明的一實施例中，芯片封裝結(jié)構(gòu)還包括粘著層，配置于第二線路基板與第二芯片之間。

在本發(fā)明的一實施例中，上述的粘著層具有異方導(dǎo)電性且包覆第三列接墊、第四列接墊以及第一凸塊。

基于上述，在本發(fā)明的隨機動態(tài)存儲器芯片封裝結(jié)構(gòu)中，由于在上部芯片與下部芯片之間具有線路基板，且具有雙列接墊設(shè)計的上部芯片通過倒裝接合的方式與此線路基板電連接，因此可使其與同具有雙列接墊設(shè)計的下部芯片的配置方向相同，進而簡化制作工藝復(fù)雜度?；蛘呤?，具有雙列接墊設(shè)計的上部芯片與下部芯片可利用各自的雙列接墊與其之間的線路基板連接，且上部芯片與下部芯片可通過線路基板中的內(nèi)連線來與線路基板周邊的接墊電連接，因此不需制造接墊互為鏡像的芯片或是額外在芯片上進行重新布 線制作工藝來解決上部芯片與下部芯片配置方向相反的問題。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。

附圖說明

圖1為本發(fā)明的第一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖2為本發(fā)明的第二實施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖3為本發(fā)明的第三實施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖4為本發(fā)明的第四實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。

符號說明

10、20、30、40：芯片封裝結(jié)構(gòu)

100、120、400、420：線路基板

100a、100b、120a、120b、400a、400b、420a、420b：表面

102a、102b、122、402a、402b、422a、422b：接墊

110、130、410、430：芯片

110a、130a、410a、430a：主動表面

110b、130b、410b、430b：背面

112、412：第一列接墊

114、414：第二列接墊

116、136、416、436：凸塊

118、138、418、438：底膠

132、432：第三列接墊

134、434：第四列接墊

140、440：焊球

150、316、450：焊線

160、360：封裝膠體

170、180、190、470、480、490：粘著層

318：開槽

具體實施方式

圖1是依照本發(fā)明的第一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照 圖1，本實施例的芯片封裝結(jié)構(gòu)10包括線路基板100、芯片110、線路基板120、芯片130、焊球140、焊線150、封裝膠體160、粘著層170、粘著層180以及粘著層190。線路基板100例如是印刷線路板。線路基板100具有彼此相對的表面100a與表面100b。接墊102a與接墊102b分別配置在表面100a與表面100b上。接墊102a與接墊102b的材料例如是銅、金、銀、鋁或上述金屬的合金。

焊球140配置于表面100b上，且與表面100b上的接墊102b連接。焊球140的材料例如是錫。芯片封裝結(jié)構(gòu)10可通過這些焊球140與外部電路或其他電子元件電連接。

芯片110具有主動表面110a、背面110b、第一列接墊112以及第二列接墊114，其中第一列接墊112與第二列接墊114平行配置在主動表面110a上。在本實施例中，第一列接墊112與第二列接墊114平行配置在主動表面110a的中間區(qū)域。芯片110以主動表面110a朝向表面100a的方式配置于線路基板100上。凸塊116連接第一列接墊112以及接墊102a且連接第二列接墊114以及接墊102a連接，以電連接芯片110與線路基板100。換言之，芯片110通過倒裝接合的方式而與線路基板100電連接。凸塊116的材料例如是金、銅、錫或上述金屬的合金。

芯片110通過粘著層170而固定至線路基板100。在本實施例中，粘著層170具有絕緣性。粘著層170例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。粘著層170配置于線路基板100與芯片110之間且暴露第一列接墊112、第二列接墊114、凸塊116及與其連接的接墊102a。此外，可通過底膠(underfill)118填滿由表面100a、主動表面110a與粘著層170所形成的空間，且包覆第一列接墊112、第二列接墊114、凸塊116及與其連接的接墊102a。底膠118的材料例如是環(huán)氧樹脂。

線路基板120配置于芯片110的背面110b上。線路基板120例如是印刷電路板。線路基板120具有彼此相對的表面120a與表面120b。接墊122配置在表面120a上。接墊112的材料例如是銅、金、銀、鋁或上述金屬的合金。

線路基板120通過粘著層180而固定至芯片110。粘著層180例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。

芯片130具有主動表面130a、背面130b、第三列接墊132以及第四列 接墊134，其中第三列接墊132與第四列接墊134平行配置在主動表面130a上。在本實施例中，第三列接墊132與第四列接墊134平行配置在主動表面130a的中間區(qū)域。芯片130以主動表面130a朝向表面120a的方式配置于線路基板120上。凸塊136連接第三列接墊132以及接墊122且連接第四列接墊134以及接墊122，以電連接芯片130以及線路基板120。換言之，芯片130通過倒裝接合的方式而與線路基板120電連接。凸塊136的材料例如是金、銅、錫或上述金屬的合金。

芯片130通過粘著層190而固定線路基板120。在本實施例中，粘著層190具有絕緣性。粘著層190例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。粘著層190配置于線路基板120與芯片130之間且暴露第三列接墊132、第四列接墊134、凸塊136及與其連接的接墊122?？赏ㄟ^底膠138填滿由表面120a、主動表面130a與粘著層190所形成的空間，且包覆第三列接墊132、第四列接墊134、凸塊136及與其連接的接墊122。

焊線150的兩端分別連接表面120a上的接墊122與表面上100a的接墊102a，以使線路基板120與線路基板100電連接。焊線150的材料例如是銅、金、銀或上述金屬的合金。

封裝膠體160配置于表面100a上，且包倒裝芯片110、芯片130、線路基板120以及焊線150。封裝膠體160的材料例如是環(huán)氧樹脂。

在本實施例中，由于芯片封裝結(jié)構(gòu)10包括線路基板120，具有雙列接墊設(shè)計的芯片130通過倒裝接合的方式與線路基板120電連接且與同樣具有雙列接墊設(shè)計的芯片110的配置方向相同，因此不需制造接墊互為鏡像的芯片或是額外在芯片上進行重新布線制作工藝來解決上部芯片與下部芯片的配置方向相反的問題。

圖2是依照本發(fā)明的第二實施例的一種芯片封裝結(jié)構(gòu)的示意圖。圖2的芯片封裝結(jié)構(gòu)20與圖1的芯片封裝結(jié)構(gòu)10大致相似。在圖2中，與圖1相同的元件將以相同的標(biāo)號表示，于此不另行對其進行說明。請參照圖2，圖2的芯片封裝結(jié)構(gòu)20與圖1的芯片封裝結(jié)構(gòu)10的主要差異在于：在本實施例中，粘著層170與粘著層190為具有異方導(dǎo)電性的粘著層。粘著層170、190例如是各向異性導(dǎo)電膜(Anisotropic Conductive Film；ACF)。粘著層170配置于線路基板100與芯片110之間且包覆第一列接墊112、第二列接墊114、凸塊116及與其連接的接墊102a。粘著層190配置于線路基板120與芯片 130之間且包覆第三列接墊132、第四列接墊134、凸塊136及與其連接的接墊122。

由于在本實施例中是直接利用粘著層170來取代底膠包覆第一列接墊112、第二列接墊114、凸塊116及與其連接的接墊102a，以及利用粘著層190來取代底膠包覆第三列接墊132、第四列接墊134、凸塊136及與其連接的接墊122，因此可避免因在填充底膠過程中可能發(fā)生填充底膠不完全的問題。

在本實施例中，粘著層170與粘著層190都為具有異方導(dǎo)電性的粘著層。但本發(fā)明不限于此，在一實施例中，粘著層170可為具有異方導(dǎo)電性的粘著層，而粘著層190可為具有絕緣性的粘著層。在另一實施例中，也可粘著層170為具有絕緣性的粘著層，而粘著層190為具有異方導(dǎo)電性的粘著層。

圖3是依照本發(fā)明的第三實施例的一種芯片封裝結(jié)構(gòu)的示意圖。圖3的芯片封裝結(jié)構(gòu)30與圖1的芯片封裝結(jié)構(gòu)10大致相似。在圖3中，與圖1相同的元件將以相同的標(biāo)號表示，于此不另行對其進行說明。請同時參照圖1與圖3，圖3的芯片封裝結(jié)構(gòu)30與圖1的芯片封裝結(jié)構(gòu)10的主要差異在于，在圖1中，芯片110是以凸塊116電連接至線路基板100，也就是說，芯片110是以倒裝接合的方式與線路基板100電連接。而在圖3中，芯片110是通過焊線316電連接至線路基板100，也就是說，芯片110是以打線接合的方式與線路基板100電連接。

詳細地說，在圖3中，線路基板100具有暴露第一列接墊112與第二列接墊114的開槽318，焊線316穿過開槽318以連接第一列接墊112與表面100b上的接墊102b以及連接第二列接墊114與表面100b上的接墊102b。封裝膠體160填滿開槽318且包覆焊線316、第一列接墊112、第二列接墊114以及與焊線316連接的接墊102b。

同樣地，在其他實施例中，也可將圖3中的絕緣粘著層190替換為具有異方導(dǎo)電性的粘著層。

圖4是依照本發(fā)明的第四實施例的一種芯片封裝結(jié)構(gòu)的示意圖。請參照圖4，本實施例的芯片封裝結(jié)構(gòu)40包括線路基板400、芯片410、線路基板420、芯片430、焊球440、焊線450、封裝膠體460、粘著層470、粘著層480以及粘著層490。線路基板400例如是印刷電路板。線路基板400具有彼此相對的表面400a與表面400b。接墊402a與接墊402b分別配置在表面 400a與表面400b上。接墊402a與接墊402b的材料例如是銅、金、銀、鋁或上述金屬的合金。

焊球440配置于表面400b上，且與表面400b上的接墊402b連接。焊球440的材料例如是錫。芯片封裝結(jié)構(gòu)40可通過這些焊球440與外部電路或其他電子元件電連接。

芯片410具有主動表面410a、背面410b、第一列接墊412以及第二列接墊414，其中第一列接墊412與第二列接墊414平行配置在主動表面410a上。在本實施例中，第一列接墊412與第二列接墊414平行配置在主動表面410a的中間區(qū)域。芯片410以背面410b朝向表面400a的方式(即以主動表面410a遠離表面400a的方式)配置于線路基板400上。

芯片410通過粘著層470而固定至線路基板400。粘著層470例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。

線路基板420具有彼此相對的表面420a與表面420b。線路基板420以表面420b朝向主動表面410a的方式配置于芯片410上。線路基板420例如是印刷電路板。接墊422a與接墊422b分別配置在表面420a與表面420b上。接墊422a與接墊422b的材料例如是銅、金、銀、鋁或上述金屬的合金。

凸塊416連接第一列接墊412以及接墊422b且連接第二列接墊414以及接墊422b，以電連接芯片410與線路基板420。凸塊416的材料例如是金、銅、錫或上述金屬的合金。

線路基板420通過粘著層480而固定至芯片410。在本實施例中，粘著層480具有絕緣性。粘著層480例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。粘著層480配置于線路基板420與芯片410之間且暴露第一列接墊412、第二列接墊414、凸塊416及與其連接的接墊422b。底膠418填滿由表面420b、主動表面410a與粘著層480所形成的空間，且包覆第一列接墊412、第二列接墊414、凸塊416及與其連接的接墊422b。底膠418的材料例如是環(huán)氧樹脂。

芯片430具有主動表面430a、背面430b、第三列接墊432以及第四列接墊434，其中第三列接墊432與第四列接墊434平行配置在主動表面430a上。在本實施例中，第三列接墊432與第四列接墊434平行配置在主動表面430a的中間區(qū)域。芯片430以主動表面430a朝向表面420a的方式配置于線路基板420上。凸塊436連接第三列接墊432以及接墊422連接且連接第四 列接墊434以及接墊422。換言之，芯片430通過倒裝接合的方式而與線路基板420電連接。凸塊436的材料例如是金、銅、錫或上述金屬的合金。

芯片430通過粘著層490而固定至線路基板420。在本實施例中，粘著層490具有絕緣性。粘著層490例如是絕緣膠層、絕緣膠膜或絕緣散熱膠。粘著層490配置于線路基板420與芯片430之間且暴露第三列接墊432、第四列接墊434、凸塊436及與其連接的接墊422a。底膠438填滿由表面420a、主動表面430a與粘著層490所形成的空間，且包覆第三列接墊432、第四列接墊434、凸塊436及與其連接的接墊422a。

焊線450的兩端分別連接表面420a上的接墊422a與表面400a上的接墊402a，以使線路基板420與線路基板400電連接。

封裝膠體460配置于表面400a上，且包倒裝芯片410、芯片430、線路基板420以及焊線450。封裝膠體460的材料例如是環(huán)氧樹脂。

在本實施例中，由于芯片封裝結(jié)構(gòu)40包括線路基板420，因此即使在芯片410與芯片430的配置方向是相反的情況下，芯片410的第一列接墊412與芯片430的第三列接墊432可通過線路基板420的內(nèi)連線而電連接至圖4中左半邊的接墊422a，再進一步通過焊線450電連接至線路基板400。同樣地，芯片410的第二列接墊414與芯片430的第四列接墊434可通過線路基板420的內(nèi)連線而電連接至圖4中右半邊的接墊422a，再進一步通過焊線450電連接至線路基板400，因此不需制造接墊互為鏡像的芯片或是額外在芯片上進行重新布線制作工藝來解決上部芯片與下部芯片的配置方向相反的問題。此外，由于芯片410與芯片430都是先與線路基板420電連接，再通過焊線450連接線路基板400與線路基板420，因此可避免因上部芯片與下部芯片的線路不等長所產(chǎn)生的問題。

在本實施例中，粘著層480與粘著層490都為具有絕緣性的粘著層。但本發(fā)明不限于此，在一實施例中，粘著層480與粘著層490可都為具有異方導(dǎo)電性的粘著層。在另一實施例中，粘著層480可為具有絕緣性的粘著層，而粘著層490可為具有異方導(dǎo)電性的粘著層。再又一實施例中，粘著層490可為具有絕緣性的粘著層，而粘著層480可為具有異方導(dǎo)電性的粘著層。

雖然結(jié)合以上實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明保護范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)。