本發(fā)明涉及，具備具有配置作為規(guī)定了規(guī)定方向的大小的電路塊的標(biāo)準(zhǔn)單元的規(guī)定的區(qū)域的半導(dǎo)體基板的半導(dǎo)體裝置、以及其設(shè)計(jì)方法。

背景技術(shù)：

近幾年，半導(dǎo)體集成電路裝置(以下，稱為半導(dǎo)體裝置)，按照過程領(lǐng)域的細(xì)微化以及高密度化的技術(shù)進(jìn)步而高集成化進(jìn)展，隨著高集成化，因靜電放電(以下，稱為浪涌)而容易被損壞。例如，因從外部連接用墊侵入的浪涌而輸入電路、輸出電路、輸入輸出電路以及內(nèi)部電路等的元件被破壞、或元件的性能降低的可能性越來越大。因此，附隨于外部連接用墊，具備用于保護(hù)輸入電路、輸出電路、輸入輸出電路以及內(nèi)部電路接受浪涌的保護(hù)電路的情況越來越多。保護(hù)接受來自這樣的外部連接用墊的浪涌的靜電放電保護(hù)電路，一般而言，由多晶硅電阻體、以及柵極氧化層厚的高耐壓mos晶體管構(gòu)成(參照專利文獻(xiàn)1)。

(現(xiàn)有技術(shù)文獻(xiàn))

(專利文獻(xiàn))

專利文獻(xiàn)1：日本特開2005－57138號(hào)公報(bào)

在此，對(duì)于半導(dǎo)體裝置，隨著低耗電化的要求，而會(huì)有存在多個(gè)電源系統(tǒng)的情況。在此情況下，會(huì)有在半導(dǎo)體裝置的內(nèi)部的不同電源域的信號(hào)間，發(fā)生浪涌的可能性。若發(fā)生這樣的浪涌，例如，則會(huì)有浪涌輸入的電源域的元件被破壞的情況。然而，根據(jù)以往的結(jié)構(gòu)，難以保護(hù)內(nèi)部電路不會(huì)受到不同電源域間的浪涌。而且，以下，會(huì)有將“電源域”簡稱為“域”的情況。

并且，半導(dǎo)體裝置，需要進(jìn)一步的小型化。

技術(shù)實(shí)現(xiàn)要素：

鑒于所述問題，本發(fā)明提供，能夠保護(hù)內(nèi)部電路不會(huì)受到不同電源域之間的浪涌，并且，能夠?qū)崿F(xiàn)小型化的半導(dǎo)體裝置以及其設(shè)計(jì)方法。

為了解決所述問題，本公開的實(shí)施方案之一涉及的半導(dǎo)體裝置，具備半導(dǎo)體基板，該半導(dǎo)體基板具有用于配置標(biāo)準(zhǔn)單元的規(guī)定的區(qū)域，所述標(biāo)準(zhǔn)單元是規(guī)定了規(guī)定方向的大小的電路塊，所述半導(dǎo)體裝置，具備：第一電路，與第一接地電源線連接；第二電路，與獨(dú)立于所述第一接地電源線的第二接地電源線連接，所述第二電路由多個(gè)所述標(biāo)準(zhǔn)單元構(gòu)成；以及保護(hù)電路，介于并連接于所述第一電路以及所述第二電路之間，所述保護(hù)電路，包括：電阻元件，串聯(lián)連接于所述第一電路與所述第二電路之間；以及保護(hù)元件，介于并連接于所述電阻元件的所述第二電路側(cè)的節(jié)點(diǎn)、與所述第二接地電源線之間，將該節(jié)點(diǎn)與該第二接地電源線之間的電位差保持在規(guī)定的電壓以下，所述保護(hù)電路被形成在保護(hù)單元，該保護(hù)單元被配置在所述規(guī)定的區(qū)域，該保護(hù)單元的所述規(guī)定方向的大小為所述標(biāo)準(zhǔn)單元的所述規(guī)定方向的大小的整數(shù)倍。

并且，本公開的實(shí)施方案之一涉及的半導(dǎo)體裝置的設(shè)計(jì)方法，所述半導(dǎo)體裝置具備半導(dǎo)體基板，該半導(dǎo)體基板具有用于配置標(biāo)準(zhǔn)單元的規(guī)定的區(qū)域，所述標(biāo)準(zhǔn)單元是規(guī)定了規(guī)定方向的大小的電路塊，所述半導(dǎo)體裝置，具備：第一電路，與第一接地電源線連接；第二電路，與獨(dú)立于所述第一接地電源線的第二接地電源線連接，所述第二電路由多個(gè)所述標(biāo)準(zhǔn)單元構(gòu)成；以及保護(hù)電路，介于并連接于所述第一電路以及所述第二電路之間，所述保護(hù)電路，包括：電阻元件，串聯(lián)連接于所述第一電路與所述第二電路之間；以及保護(hù)元件，介于并連接于所述電阻元件的所述第二電路側(cè)的節(jié)點(diǎn)、與所述第二接地電源線之間，將該節(jié)點(diǎn)與該第二接地電源線之間的電位差保持在規(guī)定的電壓以下，所述半導(dǎo)體裝置的設(shè)計(jì)方法，包括：在所述規(guī)定的區(qū)域，決定配置用于構(gòu)成所述第二電路的所述多個(gè)標(biāo)準(zhǔn)單元的位置的步驟；以及在所述規(guī)定的區(qū)域，決定配置保護(hù)單元的位置的步驟，所述保護(hù)單元的所述規(guī)定方向的大小為所述標(biāo)準(zhǔn)單元的所述規(guī)定方向的大小的整數(shù)倍。

根據(jù)本發(fā)明，能夠保護(hù)內(nèi)部電路不會(huì)受到不同電源域之間的浪涌，并且，能夠?qū)崿F(xiàn)小型化。

附圖說明

圖1是示出實(shí)施例1涉及的半導(dǎo)體裝置的整體結(jié)構(gòu)的簡易布置圖。

圖2是示出實(shí)施例1的域的配置的布置圖。

圖3是圖1的局部放大圖，也是放大示出域間的連接部分的簡易布置圖。

圖4是圖3的局部放大圖，也是示出保護(hù)單元和標(biāo)準(zhǔn)單元的詳細(xì)布置圖案的布置圖。

圖5是圖4示出的結(jié)構(gòu)的電路圖。

圖6是示出實(shí)施例1涉及的半導(dǎo)體裝置的各個(gè)層的厚度方向的位置關(guān)系的圖。

圖7是示出實(shí)施例2的保護(hù)單元和標(biāo)準(zhǔn)單元的詳細(xì)布置圖案的布置圖。

圖8是放大示出實(shí)施例3的域間的連接部分的簡易布置圖。

圖9是圖8的局部放大圖，也是示出保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖10是示出實(shí)施例4的保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖11是放大示出實(shí)施例5的域間的連接部分的簡易布置圖。

圖12是圖11的局部放大圖，也是示出保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖13是放大示出實(shí)施例6的域間的連接部分的簡易布置圖。

圖14是放大示出實(shí)施例7的域間的連接部分的簡易布置圖。

圖15是圖14的局部放大圖，也是示出相鄰的保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖16是放大示出實(shí)施例8的域間的連接部分的簡易布置圖。

圖17是圖16的局部放大圖，也是示出相鄰的保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖18是示出實(shí)施例9的保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖19是放大示出實(shí)施例10的域間的連接部分的簡易布置圖。

圖20是圖19的局部放大圖，也是示出保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖21是實(shí)施例11涉及的半導(dǎo)體裝置的簡易接線圖。

圖22是實(shí)施例12涉及的半導(dǎo)體裝置的簡易接線圖。

圖23是實(shí)施例13涉及的半導(dǎo)體裝置的簡易接線圖。

圖24是示出其他的實(shí)施例的保護(hù)單元的詳細(xì)布置圖案的布置圖。

圖25是示出其他的實(shí)施例的半導(dǎo)體裝置的設(shè)計(jì)方法的流程圖。

具體實(shí)施方式

以下，對(duì)于本公開的實(shí)施例涉及的半導(dǎo)體裝置、以及其設(shè)計(jì)方法，參照附圖進(jìn)行說明。因此，以下的實(shí)施例都示出本公開的一個(gè)具體例子，數(shù)值、形狀、材料、構(gòu)成要素、構(gòu)成要素的配置位置以及連接形態(tài)、步驟、步驟的順序等是一個(gè)例子而不是限定本發(fā)明的宗旨。因此，對(duì)于以下的實(shí)施例的構(gòu)成要素中的、示出本發(fā)明的最上位概念的實(shí)施方案中沒有記載的構(gòu)成要素，作為構(gòu)成更優(yōu)選的形態(tài)的任意的構(gòu)成要素而被說明。并且，在各個(gè)圖中，尺寸等不嚴(yán)格一致。

《實(shí)施例1》

首先，詳細(xì)說明實(shí)施例1涉及的半導(dǎo)體裝置1的結(jié)構(gòu)。圖1是示出實(shí)施例1涉及的半導(dǎo)體裝置1的整體結(jié)構(gòu)的簡易布置圖。

如該圖示出，半導(dǎo)體裝置1具有，形成在半導(dǎo)體基板的域10以及域20。半導(dǎo)體裝置1，在半導(dǎo)體材料或絕緣材料的表面或半導(dǎo)體材料的內(nèi)部，形成晶體管或其他的電路元件(后述)，從而具有規(guī)定的電子電路的功能，例如，是lsi(largescaleintegration：大規(guī)模集成電路)、ic(integratedcircuit)、系統(tǒng)lsi、超大lsi、特大lsi等。

域10以及20是，被提供互不相同的電源系統(tǒng)的區(qū)域，例如，域10被提供模擬電源，域20被提供數(shù)字電源。也就是說，域10以及20是，與互不相同的電源系統(tǒng)連接的區(qū)域。具體而言，在域10設(shè)置有，被提供正電源vdd1的多個(gè)電源線111、以及被提供接地電源vss1的多個(gè)接地電源線112(第一接地電源線)。并且，在域20設(shè)置有，被提供正電源vdd2的多個(gè)電源線121、以及被提供接地電源vss2的多個(gè)接地電源線122(第二接地電源線)。

在域10以及域20的每一個(gè)，將形成在稱為單元的矩形狀的區(qū)域的多個(gè)電路塊組合并連接，從而形成規(guī)定的電路(電子電路)。形成在域10的電路(第一電路)，與電源線111以及接地電源線112連接，從而被提供(連接)正電源vdd1以及接地電源vss1。另一方面，形成在域20的電路(第二電路)，與電源線121以及接地電源線122連接，從而被提供(連接)正電源vdd2以及接地電源vss2。

在此，“互不相同的電源系統(tǒng)”是指，各個(gè)電源系統(tǒng)的電源獨(dú)立，例如，是指向域10提供的電源系統(tǒng)的電源、和向域20提供的電源系統(tǒng)的電源分離。

而且，對(duì)于這些電源，至少域10與域20之間分離即可，半導(dǎo)體裝置1的外部連接用墊(不圖示)也可以由域10域20共享。并且，對(duì)于分離，不僅限于提供電源的布線等的圖案完全物理分離(隔開)的情況，也包括經(jīng)由高阻抗的電阻成分連接從而電分離的情況。

在本實(shí)施例中，域10和域20，經(jīng)由多個(gè)布線30連接。具體而言，形成在域10的第一電路、和形成在域20的第二電路，經(jīng)由多個(gè)布線30連接，從第一電路輸出的多個(gè)信號(hào)經(jīng)由多個(gè)布線30輸入到第二電路。

接著，對(duì)于域10以及域20的結(jié)構(gòu)，利用圖2進(jìn)行具體說明。而且，對(duì)于域10以及域20的結(jié)構(gòu)，被形成的電路(第一電路以及第二電路)以及后述的保護(hù)單元被設(shè)置在域20，除此以外大致同樣，因此，以下說明域20的結(jié)構(gòu)，簡化說明域10的結(jié)構(gòu)。

圖2是示出域20的配置的布置圖。而且，在該圖中，為了便于說明，以網(wǎng)格狀的陰影示出標(biāo)準(zhǔn)單元20a。并且，相鄰的標(biāo)準(zhǔn)單元20a間的白色區(qū)域是，沒有配置電路塊的空白區(qū)域。

如該圖示出，在域20，配置有作為規(guī)定了規(guī)定方向(附圖的上下方向)的大小的單元的標(biāo)準(zhǔn)單元20a。

在標(biāo)準(zhǔn)單元20a，形成作為所述的電路元件的、反相器、緩沖器、nand、nor、其他的各種各樣的邏輯門，從而形成具有任意的功能的電路塊，組合并連接多個(gè)標(biāo)準(zhǔn)單元20a，從而形成在這些標(biāo)準(zhǔn)單元的多個(gè)電路塊連接。據(jù)此，形成實(shí)現(xiàn)規(guī)定的邏輯功能的規(guī)定的電路。這些標(biāo)準(zhǔn)單元20a的配置，例如，由利用了半導(dǎo)體制造廠等提供的庫的eda(electronicdesignautomation)決定。庫是，按每個(gè)單元高度以及邏輯門，存儲(chǔ)示出電氣特性以及布置等的設(shè)計(jì)所需要的數(shù)據(jù)的信息的數(shù)據(jù)庫。

一般而言，在標(biāo)準(zhǔn)單元中，將在vdd線與vss線之間串聯(lián)連接nmos晶體管以及pmos晶體管，來共享柵極的cmos反相器設(shè)為最基本的電路結(jié)構(gòu)。因此，最基本的標(biāo)準(zhǔn)單元是，在交替并聯(lián)配置vdd線和vss線時(shí)，vdd線中心與vss線中心的距離被規(guī)定，按照該標(biāo)準(zhǔn)單元的電路規(guī)模適當(dāng)?shù)卦鰷p沿著vdd線以及vss線的方向的矩形狀。因此，最基本的標(biāo)準(zhǔn)單元的大小，在與vdd線以及vss線正交的方向上，與cmos反相器的柵極的延設(shè)方向(與溝道方向正交的方向)對(duì)應(yīng)。

具體而言，與vdd線以及vss線正交的方向的大小(以下，稱為“單元高度”)，標(biāo)準(zhǔn)化為例如三種左右。該標(biāo)準(zhǔn)單元的單元高度也可以，由以半導(dǎo)體裝置整體互不相同的標(biāo)準(zhǔn)規(guī)定。但是，在同一電路內(nèi)，適用同一細(xì)微化過程的設(shè)計(jì)規(guī)則等，從而由同一單元高度規(guī)定。

據(jù)此，如圖2示出，在域20，具有相同單元高度、且各種各樣的單元寬度的多個(gè)標(biāo)準(zhǔn)單元20a，沿著電源線121以及接地電源線122的延設(shè)方向而被配置。

在此，從形成在域10的第一電路輸出的信號(hào)，輸入到如上所述形成在域20的第二電路。此時(shí)，若第一電路中產(chǎn)生的浪涌輸入到第二電路，則會(huì)有第二電路被破壞的可能性。

于是，在本實(shí)施例中，設(shè)置作為形成有后述的保護(hù)電路的單元的保護(hù)單元，從而保護(hù)第二電路不會(huì)受到不同的電源系統(tǒng)的域10以及20的信號(hào)間的浪涌，減少基于該浪涌的第二電路的破壞。

圖3是圖1的局部放大圖，也是放大示出域10與域20之間的連接部分的簡易布置圖。而且，在該圖中，以虛線示出域10以及20中的單元邊界，其中以粗虛線所示的區(qū)域是保護(hù)單元，其他的區(qū)域是標(biāo)準(zhǔn)單元或所述的空白區(qū)域。并且，在以后的簡易布置圖中，也以虛線示出單元邊界，以粗虛線包圍的區(qū)域示出保護(hù)單元，以其他的區(qū)域示出標(biāo)準(zhǔn)單元或空白區(qū)域。

如該圖示出，域10包括，形成有第一電路具有的緩沖器110的標(biāo)準(zhǔn)單元11、以及形成有第一電路具有的緩沖器120的標(biāo)準(zhǔn)單元12。另一方面，域20包括，形成有保護(hù)電路的保護(hù)單元21及22、以及分別形成有第二電路具有的緩沖器的標(biāo)準(zhǔn)單元23至25(圖2示出的標(biāo)準(zhǔn)單元20a的一個(gè)例子)。這些域10和域20，經(jīng)由多個(gè)布線30連接。

具體而言，從標(biāo)準(zhǔn)單元11(緩沖器110)輸出的信號(hào)，經(jīng)由布線31(圖1示出的多個(gè)布線30中的一個(gè)布線)以及保護(hù)單元21(保護(hù)電路)，輸入到標(biāo)準(zhǔn)單元23(緩沖器231)。并且，從標(biāo)準(zhǔn)單元12(緩沖器120)輸出的信號(hào)，經(jīng)由布線32(布線30中的其他的一個(gè)布線)以及保護(hù)單元22(保護(hù)電路)，輸入到標(biāo)準(zhǔn)單元25(緩沖器251)。并且，標(biāo)準(zhǔn)單元24是，與保護(hù)單元21鄰接配置的標(biāo)準(zhǔn)單元，形成有第二電路中包括的緩沖器。

也就是說，保護(hù)電路，介于并連接于第一電路以及第二電路之間。

在此，說明保護(hù)電路的具體結(jié)構(gòu)。而且，形成在保護(hù)單元21的保護(hù)電路和形成在保護(hù)單元22的保護(hù)電路，具有同樣的結(jié)構(gòu)，因此，以下，說明構(gòu)成形成在保護(hù)單元21的保護(hù)電路的電阻元件211以及保護(hù)晶體管212，省略說明保護(hù)單元22的電阻元件221以及保護(hù)晶體管222。

電阻元件211是，串聯(lián)連接于形成在域10的第一電路域20與形成在第二電路之間的、例如電阻值為200ω的電阻元件。

保護(hù)晶體管212是，介于并連接于電阻元件211的第二電路側(cè)的節(jié)點(diǎn)、與接地電源線122之間的、將該節(jié)點(diǎn)與該接地電源線122之間的電位差保持在規(guī)定的電壓以下的保護(hù)元件的一個(gè)例子。該保護(hù)晶體管212是，例如，由二極管連接的mos(metal－oxide－semiconductor)晶體管。

根據(jù)這樣的結(jié)構(gòu)，形成在保護(hù)單元21的保護(hù)電路，能夠保護(hù)第二電路不會(huì)受到第一電路中發(fā)生的浪涌。

具體而言，保護(hù)晶體管212，柵極和源極短路，因此，在從第一電路經(jīng)由布線31輸入到輸入節(jié)點(diǎn)nin的電壓為規(guī)定的范圍內(nèi)的通常狀態(tài)下成為截止。然而，在比規(guī)定的范圍內(nèi)非常大的浪涌電壓施加到輸入節(jié)點(diǎn)nin的情況下，保護(hù)晶體管212的漏極與基板之間的pn結(jié)被逆偏壓，從而產(chǎn)生擊穿。

其結(jié)果為，以半導(dǎo)體基板為基礎(chǔ)的寄生雙極晶體管接通，據(jù)此，施加到漏極的浪涌電壓，經(jīng)由寄生雙極晶體管，向接地電源線122放電。

據(jù)此，保護(hù)電路的輸出節(jié)點(diǎn)nout，與接地電源線122的電位差，被保持在規(guī)定的電壓以下。也就是說，保護(hù)電路能夠減少因浪涌電壓輸入到第二電路而導(dǎo)致的第二電路的破壞。

并且，如圖2以及圖3示出，半導(dǎo)體裝置1具有，在單元的高度方向(規(guī)定方向)上，交替設(shè)置的多個(gè)電源線121和多個(gè)接地電源線122。

這些多個(gè)接地電源線122的每一個(gè)是，在單元的高度方向(規(guī)定方向)上彼此相鄰的多個(gè)標(biāo)準(zhǔn)單元20a的邊界，在與單元的高度方向正交的方向上域20(規(guī)定的區(qū)域)內(nèi)以直線狀延伸設(shè)置的電源線，由保護(hù)電路和第二電路共享。

例如，向形成在保護(hù)單元21的保護(hù)電路提供接地電源vss2的接地電源線122，也向第二電路具有的、且形成在標(biāo)準(zhǔn)單元24的緩沖器(參照?qǐng)D4)提供接地電源vss2。也就是說，該接地電源線122，由保護(hù)電路和第二電路共享。

與這些多個(gè)接地電源線122同樣，多個(gè)電源線121，也沿著與單元的高度方向正交的方向，在域20(規(guī)定的區(qū)域)內(nèi)以直線狀延伸設(shè)置，由保護(hù)電路和第二電路共享。

也就是說，保護(hù)電路，被形成在配置在域20、且作為單元高度(規(guī)定方向的大小)為標(biāo)準(zhǔn)單元23至24(圖2示出的標(biāo)準(zhǔn)單元20a的一個(gè)例子)的單元高度的整數(shù)倍的單元的保護(hù)單元21以及22。

在此，單元高度，相當(dāng)于形成在該單元的電路塊連接的電源線121以及接地電源線122的中心線間距離。也就是說，在本實(shí)施例中，保護(hù)單元21以及22的單元高度，與標(biāo)準(zhǔn)單元23至24的單元高度相同(單元高度的1倍)。該單元高度是，例如，根據(jù)電源線121與接地電源線122的間隔、或后述的阱邊界的間隔能夠推測的。

并且，多個(gè)電源線121以及多個(gè)接地電源線122，在域20(規(guī)定的區(qū)域)，形成在一個(gè)布線層(后述的第一金屬布線層)，在域20(規(guī)定的區(qū)域)內(nèi)線寬大致一定。而且，對(duì)于“大致一定”，實(shí)際上一定即可，例如，最大的線寬與最小的線寬的差為，平均的線寬的10％以內(nèi)即可，優(yōu)選為5％以內(nèi)即可。

接著，對(duì)于保護(hù)單元21以及22的布置，利用圖4至圖6進(jìn)行說明。而且，保護(hù)單元21和保護(hù)單元22的單元內(nèi)的布置同樣，因此，以下，說明保護(hù)單元21，而省略說明保護(hù)單元22。

圖4是圖3的局部放大圖，也是示出保護(hù)單元21和標(biāo)準(zhǔn)單元24的詳細(xì)布置圖案的布置圖。圖5是圖4示出的結(jié)構(gòu)的電路圖。

首先，在說明圖4以及圖5之前，利用圖6說明各個(gè)層的厚度方向的位置關(guān)系，以便于容易理解圖4示出的各個(gè)層(擴(kuò)散層44、多晶硅層45、接觸柱46、第一金屬布線層47、通孔48以及第二金屬布線層49)。圖6是示出半導(dǎo)體裝置1的各個(gè)層的厚度方向的位置關(guān)系的圖。而且，該圖，為了便于說明各個(gè)層的厚度方向的位置關(guān)系而示出的圖，除了各個(gè)層的厚度方向的位置關(guān)系以外，會(huì)有與圖4不一致的情況。并且，會(huì)有在多晶硅層45與p阱42(半導(dǎo)體基板40)之間配置柵極絕緣層，在接觸柱46與擴(kuò)散層44(半導(dǎo)體基板40)之間配置蝕刻阻擋層的情況等，但是，在圖中省略示出它們。

圖6示出，圖5所示的晶體管tr13以及tr14的結(jié)構(gòu)，以作為一個(gè)例子。

如圖4以及圖6示出，本實(shí)施例的半導(dǎo)體裝置1，具有：例如，作為p型的硅襯底的半導(dǎo)體基板40；形成在半導(dǎo)體基板40的n阱41以及p阱42；形成在n阱41以及p阱42的擴(kuò)散層44；形成在半導(dǎo)體基板40的上方的多晶硅層45；貫通層間絕緣膜51的接觸柱46；配置在層間絕緣膜51上的與接觸柱46連接的第一第一金屬布線層47；配置在層間絕緣膜51上的貫通層間絕緣膜52的通孔48；以及配置在層間絕緣膜52上的與通孔48連接的第二金屬布線層49。

而且，圖4，為了便于說明，在形成在n阱41的擴(kuò)散層44和形成在p阱42的擴(kuò)散層44，實(shí)施同一陰影，但是，在n阱41形成有p型的擴(kuò)散層44，在p阱42形成有n型的擴(kuò)散層44。也就是說，在俯視時(shí)，形成在n阱41的mos晶體管是pmos晶體管，形成在p阱42的mos晶體管是nmos晶體管。

在此，如上所述，在標(biāo)準(zhǔn)單元24中，如圖4以及圖5示出，將nmos晶體管tr21及tr23以及pmos晶體管tr22及tr24，串聯(lián)連接于電源線121于接地電源線122之間的cmos緩沖器241設(shè)為最基本的電路結(jié)構(gòu)。因此，在本實(shí)施例中，在域20，n阱41以及p阱42的每一個(gè)，沿著與單元的高度方向正交的方向被形成為帶狀。也就是說，n阱41以及p阱42，連續(xù)配置在保護(hù)單元21與標(biāo)準(zhǔn)單元24之間。具體而言，在本實(shí)施例中，在俯視時(shí)，作為n阱41和p阱42的邊界的阱邊界40a為直線狀。

而且，在本實(shí)施例中，示出了2級(jí)的cmos反相器的結(jié)構(gòu)，以作為形成在標(biāo)準(zhǔn)單元24的cmos緩沖器241，但是，cmos反相器也可以是1級(jí)以上的幾個(gè)。

以下，參照?qǐng)D4以及圖5，說明保護(hù)單元21的布置。

如圖4示出，電阻元件211是，由形成在半導(dǎo)體基板40的擴(kuò)散層44形成的電阻(以下，稱為“擴(kuò)散電阻”)。

根據(jù)本發(fā)明人員的某個(gè)實(shí)驗(yàn)可見，擴(kuò)散電阻與在多晶硅層45形成的電阻(以下，稱為“多晶硅電阻”)相比，最大允許電流值為10倍以上，能夠以寬度更細(xì)且小面積的形狀實(shí)現(xiàn)電阻，并且，若利用擴(kuò)散電阻，則能夠縮短與接近的其他的擴(kuò)散區(qū)域以及多晶硅層45的圖案的間隔，其結(jié)果為，能夠以大致五分之一的面積實(shí)現(xiàn)保護(hù)單元21整體。

如此，由擴(kuò)散電阻形成電阻元件211，從而能夠?qū)⒈Ｗo(hù)單元21的單元高度設(shè)為與鄰接的標(biāo)準(zhǔn)單元24的單元高度相同。也就是說，通過標(biāo)準(zhǔn)單元24的制造工序，能夠制造保護(hù)單元21。

保護(hù)晶體管212，由多晶硅層45、擴(kuò)散層44、第一金屬布線層47、接觸柱46形成。具體而言，如圖5示出，保護(hù)晶體管212，由作為分別二極管式連接的、且彼此并聯(lián)連接的四個(gè)n型的mosfet的晶體管tr11至tr14構(gòu)成。這些四個(gè)晶體管tr11至tr14，由俯視時(shí)相鄰的晶體管共享源極和漏極。

根據(jù)這樣的結(jié)構(gòu)，從第一電路輸入到保護(hù)單元21的信號(hào)，從在第二金屬布線層49形成的輸入節(jié)點(diǎn)nin，依次經(jīng)由通孔48、第一金屬布線層47、接觸柱46傳達(dá)到形成電阻元件211的擴(kuò)散電阻的一方，從該擴(kuò)散電阻的另一方，經(jīng)由接觸柱46、第一金屬布線層47、通孔48經(jīng)由傳達(dá)到輸出節(jié)點(diǎn)nout。

據(jù)此，即使在作為不同電源域的域10與域20之間配置許多保護(hù)單元21以及22的情況下，通過利用作為電阻元件211的擴(kuò)散電阻，能夠?qū)崿F(xiàn)能夠配置為與保護(hù)單元21以及22標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)混在一起的程度面積小的布置。

也就是說，在半導(dǎo)體裝置1中，為了試圖作為內(nèi)部電路的第一電路以及第二電路的設(shè)計(jì)的自動(dòng)化，而利用許多標(biāo)準(zhǔn)單元20a。并且，優(yōu)選的是，將保護(hù)電路，配置在與作為保護(hù)對(duì)象的電路的第二電路比較近的位置。因此，優(yōu)選的是，保護(hù)單元21以及22，相對(duì)于標(biāo)準(zhǔn)單元20a而能夠容易配置(配置親和性高)。

對(duì)此，在本實(shí)施例中，保護(hù)電路，介于并連接于第一電路以及第二電路之間，配置在域20(規(guī)定的區(qū)域)，并且，形成在作為單元高度(規(guī)定方向的大小)為標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)的單元高度的整數(shù)倍(本實(shí)施例中為1倍)的單元的保護(hù)單元21以及22。

據(jù)此，能夠?qū)⒈Ｗo(hù)單元21以及22的形狀設(shè)為與標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)同等的形狀，因此，保護(hù)單元21以及22與構(gòu)成第二電路的標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)的配置親和性提高。因此，能夠?qū)⒈Ｗo(hù)電路和第二電路配置在比較近的位置。因此，能夠保護(hù)第二電路不會(huì)受到作為不同電源域的域10與域20之間的浪涌。并且，保護(hù)單元21以及22與標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)的配置親和性高，因此，能夠?qū)崿F(xiàn)布置的小面積化。也就是說，根據(jù)本實(shí)施例，能夠保護(hù)第二電路(內(nèi)部電路)不會(huì)受到不同電源系的域10以及20間的浪涌，并且，能夠?qū)崿F(xiàn)小型化。

并且，在半導(dǎo)體裝置1中，隨著該半導(dǎo)體裝置1的制造流程的細(xì)微化，針對(duì)用于該半導(dǎo)體裝置1的多晶硅層45，會(huì)有采用將其延設(shè)方向、寬度、以及與其他的多晶硅層45的間隔限制為一種或數(shù)種那樣的布置規(guī)則的情況。也就是說，會(huì)有限制多晶硅層45的布置自由度的情況。在此情況下，若保護(hù)電路內(nèi)的電阻元件211由多晶硅電阻構(gòu)成，多晶硅層45的布置自由度小，因此，存在保護(hù)電路的面積變大的問題。

特別是，近幾年，隨著電路規(guī)格的復(fù)雜化，保護(hù)電路的適用部位也處于增多的趨向，因此，保護(hù)電路的面積的增大，會(huì)成為對(duì)半導(dǎo)體裝置1整體的小型化的問題。

對(duì)此，在本實(shí)施例中，電阻元件211由形成在半導(dǎo)體基板40的擴(kuò)散層44形成，因此，能夠?qū)崿F(xiàn)該電阻元件211的俯視面積的小面積化。因此，能夠?qū)崿F(xiàn)保護(hù)單元21以及22的小面積化，因此，即使在隨著制造流程的細(xì)微化實(shí)現(xiàn)標(biāo)準(zhǔn)單元24至25(標(biāo)準(zhǔn)單元20a)的小面積化的情況下，也能夠提高所述的配置親和性。

并且，根據(jù)本實(shí)施例，半導(dǎo)體裝置1，具有保護(hù)晶體管(保護(hù)單元21的保護(hù)晶體管212以及保護(hù)單元22的保護(hù)晶體管222)，以作為在保護(hù)電路中，介于并連接于電阻元件(保護(hù)單元21的電阻元件211以及保護(hù)單元22的電阻元件221)的第二電路側(cè)的節(jié)點(diǎn)與接地電源線122(第二接地電源線)之間，將該節(jié)點(diǎn)與接地電源線122之間的電位差保持在規(guī)定的電壓以下的保護(hù)元件。

據(jù)此，若將該節(jié)點(diǎn)的電壓設(shè)為vnout、將規(guī)定的電壓設(shè)為δv1，在成為vnout＞vss2+δv1的情況下，保護(hù)晶體管(保護(hù)單元21的保護(hù)晶體管212以及保護(hù)單元22的保護(hù)晶體管222)擊穿，從而能夠降低vnout來保護(hù)第二電路。另一方面，若將規(guī)定的電壓設(shè)為δv2，在成為vnout＜vss2－δv2的情況下，保護(hù)晶體管(保護(hù)單元21的保護(hù)晶體管212以及保護(hù)單元22的保護(hù)晶體管222)接通，從而能夠使vnout上升來保護(hù)第二電路。也就是說，針對(duì)正負(fù)的哪個(gè)浪涌電壓，也能夠保護(hù)第二電路。

《實(shí)施例2》

接著，對(duì)于實(shí)施例2涉及的關(guān)半導(dǎo)體裝置的結(jié)構(gòu)，進(jìn)行詳細(xì)說明。圖7是示出本實(shí)施例的保護(hù)單元21a和標(biāo)準(zhǔn)單元24的詳細(xì)布置圖案的布置圖。

如該圖示出，在本實(shí)施例中，與實(shí)施例1相比，不同之處是，作為n阱41和p阱42的邊界的阱邊界40a，在俯視時(shí)在保護(hù)單元21a內(nèi)彎折。

在本實(shí)施例中，保護(hù)電路，配置在阱邊界40a彎折的部分，具體而言，配置在n阱41和p阱42之中的、俯視面積大的阱。

具體而言，如該圖示出，在俯視保護(hù)單元21a的情況下，阱邊界40a的一部分，突出到比標(biāo)準(zhǔn)單元24中的阱邊界40a更靠近電源線121的一側(cè)。

也就是說，如上所述，一般而言，在標(biāo)準(zhǔn)單元24中，由nmos晶體管和pmos晶體管構(gòu)成的cmos緩沖器被用作基本的電路結(jié)構(gòu)。因此，在標(biāo)準(zhǔn)單元24中，在俯視時(shí)，n阱41和p阱42被形成為相同面積。

對(duì)此，在保護(hù)單元21a中，作為保護(hù)晶體管212，僅形成nmos晶體管以及pmos晶體管的任一方(本實(shí)施例中為nmos晶體管)的晶體管，因此，不需要用于形成另一方的mos晶體管的擴(kuò)散區(qū)域以及阱。

因此，在本實(shí)施例中，在俯視時(shí)，在保護(hù)單元21內(nèi)使阱邊界40a彎折，從而使不需要的阱(本實(shí)施例中為n阱41)的面積變小，使需要的阱(本實(shí)施例中為p阱42)的面積變大，據(jù)此，能夠確保用于作為擴(kuò)散電阻的電阻元件211的擴(kuò)散層44的大面積。

即使如此構(gòu)成的半導(dǎo)體裝置，也能夠獲得與所述實(shí)施例1同樣的效果。

并且，根據(jù)本實(shí)施例，阱邊界40a在保護(hù)單元21a內(nèi)彎折，因此，在俯視時(shí)，能夠?qū)⒈Ｗo(hù)單元21a內(nèi)形成有n阱41的區(qū)域形成為小。據(jù)此，能夠縮小保護(hù)單元21a的單元高度，因此，能夠?qū)崿F(xiàn)更小面積的布置。

也就是說，即使在標(biāo)準(zhǔn)單元24的細(xì)微化進(jìn)展的情況下，也能夠維持為了實(shí)現(xiàn)電阻元件211所需要的電阻值(例如，200ω)而需要的擴(kuò)散層44的面積，并且，能夠以與標(biāo)準(zhǔn)單元24相同的單元高度實(shí)現(xiàn)保護(hù)單元21a。也就是說，能夠?qū)崿F(xiàn)與細(xì)微化進(jìn)展的標(biāo)準(zhǔn)單元24的配置親和性高的保護(hù)單元21a。

《實(shí)施例3》

接著，對(duì)于實(shí)施例3涉及的半導(dǎo)體裝置的結(jié)構(gòu)，進(jìn)行詳細(xì)說明。圖8是放大示出本實(shí)施例的域10與域20b的連接部分的簡易布置圖。

本實(shí)施例，與實(shí)施例1相比，不同之處是，保護(hù)電路代替保護(hù)晶體管212以及222，而具有保護(hù)二極管212b以及222b。具體而言，如該圖示出，不同之處是，在保護(hù)單元21b中，代替保護(hù)晶體管212，而設(shè)置保護(hù)二極管212b，在保護(hù)單元22b中，代替保護(hù)晶體管222，而設(shè)置保護(hù)二極管222b。

在此，說明本實(shí)施例的保護(hù)電路的具體結(jié)構(gòu)。而且，形成在保護(hù)單元21b的保護(hù)電路和形成在保護(hù)單元22b的保護(hù)電路，具有同樣的結(jié)構(gòu)，因此，以下，說明構(gòu)成形成在保護(hù)單元21b的保護(hù)電路的電阻元件211以及保護(hù)二極管212b，省略說明保護(hù)單元22b的電阻元件221以及保護(hù)二極管222b。

保護(hù)二極管212b是，介于并連接于電阻元件211的第二電路側(cè)的節(jié)點(diǎn)、與接地電源線122(第二接地電源線)之間，并且，將該節(jié)點(diǎn)、與接地電源線122之間的電位差保持在規(guī)定的電壓以下的保護(hù)元件的一個(gè)例子。保護(hù)二極管212b，陽極與接地電源線122連接，陰極與電阻元件211的第二電路側(cè)的節(jié)點(diǎn)連接。

即使這樣的結(jié)構(gòu)，形成在保護(hù)單元21b的保護(hù)電路也能夠，保護(hù)第二電路不會(huì)受到第一電路中發(fā)生的浪涌。

具體而言，保護(hù)二極管212b，在從第一電路布線31經(jīng)由輸入到輸入節(jié)點(diǎn)nin的電壓在規(guī)定的范圍內(nèi)的通常狀態(tài)下截止。然而，若規(guī)定的范圍外的低電位的浪涌電壓(負(fù)的浪涌電壓)施加到輸入節(jié)點(diǎn)nin，保護(hù)二極管212b則接通。

據(jù)此，保護(hù)電路的輸出節(jié)點(diǎn)nout的、與接地電源線122的電位差被保持在規(guī)定的電壓以下。也就是說，保護(hù)電路，能夠減少因浪涌電壓輸入到第二電路而導(dǎo)致第二電路的破壞。

接著，對(duì)于保護(hù)單元21b以及22b的布置，利用圖9進(jìn)行說明。而且，保護(hù)單元21b和保護(hù)單元22b，單元內(nèi)的布置同樣，因此，以下，說明保護(hù)單元21b，省略說明保護(hù)單元22b。

8的局部放大圖，也是示出保護(hù)單元21b的詳細(xì)布置圖案的布置圖。

保護(hù)二極管212b，由與輸出節(jié)點(diǎn)nout連接的作為n型的擴(kuò)散層的擴(kuò)散層44和p阱42之間的pn結(jié)實(shí)現(xiàn)，p阱42與連接于接地電源線122的擴(kuò)散層44連接。

即使如此構(gòu)成的半導(dǎo)體裝置，也能夠獲得與所述實(shí)施例1同樣的效果。

并且，根據(jù)本實(shí)施例，作為保護(hù)電路的保護(hù)元件，具有保護(hù)二極管(保護(hù)單元21b的保護(hù)二極管212b以及保護(hù)單元22b的保護(hù)二極管222b)。據(jù)此，與利用作為保護(hù)元件的保護(hù)晶體管的情況相比，能夠?qū)崿F(xiàn)俯視時(shí)的保護(hù)元件的小面積化，因此，能夠?qū)崿F(xiàn)更小面積的布置。

《實(shí)施例4》

接著，對(duì)于實(shí)施例4涉及的半導(dǎo)體裝置的結(jié)構(gòu)，進(jìn)行詳細(xì)說明。圖10是示出本實(shí)施例的保護(hù)單元21c的詳細(xì)布置圖案的布置圖。

如該圖示出，在本實(shí)施例中，與實(shí)施例3相比，不同之處是，保護(hù)二極管212c的一方的節(jié)點(diǎn)(本實(shí)施例中為陽極)是，連接半導(dǎo)體基板40和接地電源線122(第二接地電源線)的基板接觸區(qū)。該基板接觸區(qū)，具體而言，連接半導(dǎo)體基板40的p阱42和接地電源線122。

也就是說，圖10在，經(jīng)由接觸柱46與接地電源線122連接的擴(kuò)散區(qū)域(不圖示)被用作，保護(hù)二極管212c的陽極和向p阱42整體提供接地電源vss2的基板接觸區(qū)這雙方。

即使根據(jù)這樣的結(jié)構(gòu)，形成在保護(hù)單元21c的保護(hù)電路，能夠保護(hù)第二電路不會(huì)受到第一電路中發(fā)生的浪涌。

并且，根據(jù)本實(shí)施例，保護(hù)二極管212c的一方的節(jié)點(diǎn)是連接接地電源線122和p阱42的基板接觸區(qū)(經(jīng)由接觸柱46與接地電源線122連接的擴(kuò)散區(qū)域)，因此，與實(shí)施例3相比，能夠?qū)崿F(xiàn)更小面積的布置。

而且，在實(shí)施例3以及4中，僅示出保護(hù)二極管被形成在p阱42并與接地電源線122連接的情況，但是，也可以是還追加被形成在n阱41并與電源線121連接的其他的保護(hù)二極管的結(jié)構(gòu)，在該結(jié)構(gòu)的情況下，能夠更提高浪涌保護(hù)能力。

也就是說，根據(jù)該結(jié)構(gòu)，在保護(hù)電路的輸出節(jié)點(diǎn)nout，還與電源線121的電位差被保持在規(guī)定的電壓以下。也就是說，保護(hù)電路，針對(duì)正負(fù)的哪個(gè)浪涌電壓，都能夠減少因該浪涌電壓輸入到第二電路而導(dǎo)致第二電路的破壞。

《實(shí)施例5》

接著，對(duì)于實(shí)施例5涉及的半導(dǎo)體裝置的結(jié)構(gòu)，利用圖11以及圖12進(jìn)行詳細(xì)說明。圖11是放大示出本實(shí)施例的域10與域20d的連接部分的簡易布置圖。圖12是圖11的局部放大圖，也是示出保護(hù)單元21d的詳細(xì)布置圖案的布置圖。

而且，形成在保護(hù)單元21d的保護(hù)電路和形成在保護(hù)單元22d的保護(hù)電路，具有同樣的結(jié)構(gòu)，因此，以下，說明構(gòu)成形成在保護(hù)單元21d的保護(hù)電路的電阻元件211、保護(hù)晶體管212以及緩沖器213(后述)，省略說明保護(hù)單元22b的電阻元件221、保護(hù)晶體管222以及緩沖器223。

在本實(shí)施例中，與實(shí)施例1相比，不同之處是，半導(dǎo)體裝置，還具備介于并連接于各個(gè)電阻元件(保護(hù)單元21d的電阻元件211以及保護(hù)單元22d的電阻元件221)與第二電路之間的輸出電路。具體而言，在本實(shí)施例中，該輸出電路是，形成在保護(hù)單元21d以及22d的每一個(gè)的緩沖器213以及223。

如圖12示出，本實(shí)施例的保護(hù)單元21d，相當(dāng)于圖4示出的保護(hù)單元21和標(biāo)準(zhǔn)單元24，由第一金屬布線層47連接的結(jié)構(gòu)。

在此，說明本實(shí)施例的保護(hù)電路的具體結(jié)構(gòu)。

緩沖器213，輸入節(jié)點(diǎn)與電阻元件221的第二電路側(cè)的節(jié)點(diǎn)n1連接，輸出節(jié)點(diǎn)與保護(hù)電路的輸出節(jié)點(diǎn)nout連接。如此，在保護(hù)單元21d的輸出節(jié)點(diǎn)nout設(shè)置緩沖器213，從而能夠容易進(jìn)行包括保護(hù)單元21d的域20的定時(shí)解析。

也就是說，一般而言，在標(biāo)準(zhǔn)單元間的信號(hào)中進(jìn)行由自動(dòng)工具的延遲計(jì)算時(shí)，在單元的輸入和輸出僅經(jīng)由電阻連接的情況下，輸入負(fù)載電容按照輸出的狀態(tài)發(fā)生變化，因此，延遲計(jì)算誤差變大。對(duì)此，若本實(shí)施例那樣輸入和輸出經(jīng)由緩沖器213連接，則輸出的狀態(tài)難以給輸入帶來影響。

因此，通過在保護(hù)單元21d的輸出節(jié)點(diǎn)nout設(shè)置緩沖器213，例如，針對(duì)保護(hù)單元21d中的延遲時(shí)間、基于標(biāo)準(zhǔn)單元11與保護(hù)單元21d之間的布線的延遲時(shí)間、以及基于保護(hù)單元21d與標(biāo)準(zhǔn)單元23d之間的布線的延遲時(shí)間等，能夠進(jìn)行高精度的延遲計(jì)算。也就是說，針對(duì)保護(hù)單元21d，能夠適用與標(biāo)準(zhǔn)單元相同的延遲計(jì)算方法。其結(jié)果為，能夠削減設(shè)計(jì)余量來進(jìn)行更高速的信號(hào)傳遞。

如此構(gòu)成的半導(dǎo)體裝置，與所述實(shí)施例1相比，小型化的效果比較低，但是，能夠削減設(shè)計(jì)余量來實(shí)現(xiàn)高速的信號(hào)傳遞。

并且，如圖12示出，在保護(hù)單元21d中，保護(hù)晶體管212的柵極、以及構(gòu)成緩沖器213的cmos晶體管的柵極，具有在俯視時(shí)在同一方向上延伸設(shè)置的形狀。具體而言，構(gòu)成保護(hù)晶體管212的四個(gè)nmos晶體管的每一個(gè)的柵極、以及構(gòu)成緩沖器213的兩個(gè)cmos晶體管的每一個(gè)的柵極是，在單元的高度方向(附圖的上下方向)上延伸的細(xì)長形狀。

據(jù)此，即使在采用多晶硅層45的延設(shè)方向被限定為一方向的布置規(guī)則的情況下，也能夠制造本實(shí)施例的保護(hù)單元21d。

《實(shí)施例6》

接著，對(duì)于實(shí)施例6涉及的半導(dǎo)體裝置的結(jié)構(gòu)，進(jìn)行詳細(xì)說明。圖13是放大示出本實(shí)施例的域10與域20e的連接部分的簡易布置圖。

在本實(shí)施例中，與實(shí)施例1相比，不同之處是，半導(dǎo)體裝置，還具備，介于并連接于各個(gè)電阻元件(保護(hù)單元21d的電阻元件211以及保護(hù)單元22d的電阻元件221)與第二電路之間的輸出電路。具體而言，在本實(shí)施例中，該輸出電路是，被形成在標(biāo)準(zhǔn)單元23e以及25e的邏輯門231e以及251e。

更具體而言，在圖13中，在標(biāo)準(zhǔn)單元23e形成有and邏輯的邏輯門231e，在標(biāo)準(zhǔn)單元25e形成有and邏輯的邏輯門251e。如此，在本實(shí)施例中，與實(shí)施例1相比，保護(hù)單元21以及22的輸出節(jié)點(diǎn)，不與形成有緩沖器的標(biāo)準(zhǔn)單元23以及25連接，而與形成有邏輯門的標(biāo)準(zhǔn)單元23e以及25e連接。

即使如此構(gòu)成的半導(dǎo)體裝置，也能夠獲得與所述實(shí)施例1同樣的效果。

并且，根據(jù)本實(shí)施例，在電阻元件(保護(hù)單元21的電阻元件211以及保護(hù)單元22的電阻元件221)與第二電路之間設(shè)置邏輯門(標(biāo)準(zhǔn)單元23e的邏輯門231e以及標(biāo)準(zhǔn)單元25e的邏輯門251e)，據(jù)此，例如，對(duì)邏輯門的兩個(gè)輸入節(jié)點(diǎn)之中的與來自保護(hù)單元的輸入節(jié)點(diǎn)不同的另一方的輸入節(jié)點(diǎn)進(jìn)行控制，從而能夠避免電源遮斷時(shí)向第二電路的輸入不穩(wěn)定。

具體而言，在配置有第一電路的域10中電源(vdd1以及vss1)被遮斷的情況下，會(huì)有從第一電路輸出的信號(hào)的電壓成為不穩(wěn)定(例如，vdd1與vss1的中間電位等)的情況。在此情況下，若不穩(wěn)定的電壓的信號(hào)輸入到第二電路，則會(huì)有例如第二電路進(jìn)行出乎預(yù)料的工作的可能性。

于是，例如，在檢測出域10的電源的遮斷的情況下，從控制電路向邏輯門231e以及251e的另一方的輸入節(jié)點(diǎn)提供接地電源(電位)vss2，從而能夠?qū)⑦壿嬮T231e以及251e的輸出電壓設(shè)為接地電源vss2。也就是說，能夠?qū)⑾虻诙娐返妮斎腚妷涸O(shè)為接地電源vss2。因此，能夠避免向第二電路的輸入不穩(wěn)定的狀態(tài)。

而且，對(duì)于設(shè)置在電阻元件與第二電路之間的邏輯門，也可以不是and邏輯，例如，也可以是or邏輯，也可以是and邏輯或or邏輯的反轉(zhuǎn)邏輯。并且，邏輯門也可以，不是形成在標(biāo)準(zhǔn)單元，而是形成在保護(hù)單元21以及22。

《實(shí)施例7》

接著，對(duì)于實(shí)施例7涉及的半導(dǎo)體裝置的結(jié)構(gòu)，利用圖14以及圖15進(jìn)行詳細(xì)說明。圖14是放大示出本實(shí)施例的域10與域20f的連接部分的簡易布置圖。圖15是圖14的局部放大圖，也是示出保護(hù)單元21f以及22f的詳細(xì)布置圖案的布置圖。

而且，形成在保護(hù)單元21f的保護(hù)電路和形成在保護(hù)單元22f的保護(hù)電路，具有同樣的結(jié)構(gòu)，因此，以下說明形成在保護(hù)單元21f的保護(hù)電路，簡化說明保護(hù)單元22f。

在所述各個(gè)實(shí)施例中，在保護(hù)單元間設(shè)置有標(biāo)準(zhǔn)單元。對(duì)此，在本實(shí)施例中，如圖14以及圖15示出，在本實(shí)施例中，分別形成有保護(hù)電路的多個(gè)保護(hù)單元21f以及22f，在單元的高度方向(規(guī)定方向)上彼此相鄰配置。

具體而言，在本實(shí)施例中，保護(hù)單元21f以及22f在單元的高度方向(規(guī)定方向：附圖上下方向)上彼此的一部分的邊接觸。更具體而言，鄰接的保護(hù)單元21f和保護(hù)單元22f，共享接地電源線122，具有以該接地電源線122為中心反轉(zhuǎn)的布置圖案。

即使如此構(gòu)成的半導(dǎo)體裝置，也能夠獲得與所述實(shí)施例1同樣的效果。

并且，根據(jù)本實(shí)施例，保護(hù)單元21f和22f，在單元的高度方向(規(guī)定方向)上彼此相鄰配置，據(jù)此，能夠縮小保護(hù)單元21f和22f所占的面積。

并且，在所述各個(gè)實(shí)施例中，保護(hù)單元和標(biāo)準(zhǔn)單元鄰接配置。對(duì)此，在本實(shí)施例中，如圖14以及圖15示出，保護(hù)單元21f以及22f和標(biāo)準(zhǔn)單元23f以及25f也可以，雖然共享電源線，但是不鄰接。也就是說，也可以在保護(hù)單元21f以及22f與標(biāo)準(zhǔn)單元23f以及25f之間，設(shè)置空白區(qū)域。

如此，在將保護(hù)單元21f以及22f彼此鄰接配置，在保護(hù)單元21f以及22f與標(biāo)準(zhǔn)單元23f以及25f之間設(shè)置空白區(qū)域的情況下，在鄰接的保護(hù)單元21f以及22f能夠，不形成對(duì)保護(hù)單元21f以及22f不需要的n阱41，在全面形成需要的p阱42。因此，在此情況下，能夠?qū)崿F(xiàn)更小面積的布置。

并且，在本實(shí)施例中，保護(hù)單元21f和保護(hù)單元22f在單元的寬度方向(與規(guī)定方向正交的方向)上，被配置在互不相同的位置(錯(cuò)開的位置)。據(jù)此，能夠確保保護(hù)單元21f以及保護(hù)單元22f的周圍的大的空白區(qū)域。

一般而言，在半導(dǎo)體裝置中，空白區(qū)域越小，設(shè)計(jì)自由度就越低，因此，在本實(shí)施例中，確保保護(hù)單元21f以及保護(hù)單元22f的周圍的大的空白區(qū)域，據(jù)此，保護(hù)單元21f以及保護(hù)單元22f的配置的自由度大。因此，在本實(shí)施例中，能夠利用eda決定保護(hù)單元21f以及保護(hù)單元22f的配置位置，因此，能夠縮短設(shè)計(jì)工時(shí)。

《實(shí)施例8》

接著，說明實(shí)施例8涉及的半導(dǎo)體裝置的結(jié)構(gòu)。在本實(shí)施例中，與實(shí)施例7相比，不同之處是，多個(gè)保護(hù)單元，在單元的寬度方向(與規(guī)定方向正交的方向)上，被配置在彼此相同的位置。

以下，對(duì)于本實(shí)施例，利用圖16以及圖17進(jìn)行詳細(xì)說明。圖16是放大示出本實(shí)施8的域10與域20g的連接部分的簡易布置圖。圖17是圖16的局部放大圖，也是示出保護(hù)單元21g以及22g的詳細(xì)布置圖案的布置圖。

如這些圖所示，在本實(shí)施例中，保護(hù)單元21g以及22g，在單元的寬度方向(與規(guī)定方向正交的方向)上，被配置在彼此相同的位置。具體而言，在本實(shí)施例中，保護(hù)單元21g以及22g，在單元的高度方向(規(guī)定方向：附圖上下方向)上以彼此的邊不錯(cuò)開的方式接觸。也就是說，鄰接的保護(hù)單元21g和保護(hù)單元22g，共享接地電源線122，具有在相同的位置以該接地電源線122為中心反轉(zhuǎn)的布置圖案。

即使如此構(gòu)成的半導(dǎo)體裝置，也能夠獲得與所述實(shí)施例1同樣的效果。

并且，根據(jù)本實(shí)施例，保護(hù)單元21g和保護(hù)單元22g在單元的寬度方向(與規(guī)定方向正交的方向)上，被配置在彼此相同的位置(禁止錯(cuò)位)，從而能夠?qū)崿F(xiàn)比實(shí)施例7更小面積的布置。

《實(shí)施例9》

接著，說明實(shí)施例9涉及的半導(dǎo)體裝置的結(jié)構(gòu)。圖18是示出本實(shí)施例的保護(hù)單元21h的詳細(xì)布置圖案的布置圖。

在該圖示出的保護(hù)單元21h，與實(shí)施例5的保護(hù)單元21d(參照?qǐng)D12)同樣，形成有具有電阻元件211及保護(hù)晶體管212的保護(hù)電路、以及緩沖器213。但是，與保護(hù)單元21d相比，不同之處是，在保護(hù)單元21h內(nèi)阱邊界40a以l字狀彎折。

具體而言，在本實(shí)施例中，在俯視保護(hù)單元21h的情況下，阱邊界40a被形成為，切開矩形狀的保護(hù)單元21h的一部分的角。也就是說，在俯視時(shí)，p阱42具有切開矩形狀的一部分的角的形狀，n阱41被形成在p阱42被切開的部分。

據(jù)此，在本實(shí)施例中，與實(shí)施例5相比，即使在保護(hù)單元21h內(nèi)包括緩沖器213的情況下，也能夠?qū)崿F(xiàn)小面積的布置。

并且，在本實(shí)施例中，與實(shí)施例8同樣，包括保護(hù)單元21h的多個(gè)保護(hù)單元在單元的寬度方向(與規(guī)定方向正交的方向)上，被配置在彼此相同的位置(禁止錯(cuò)位)，從而能夠?qū)崿F(xiàn)更小面積的布置。

《實(shí)施例10》

接著，說明實(shí)施例10涉及的半導(dǎo)體裝置的結(jié)構(gòu)。在本實(shí)施例中，與所述的各個(gè)實(shí)施例相比，不同之處是，保護(hù)單元的單元高度(規(guī)定方向的大小)為，標(biāo)準(zhǔn)單元的兩倍。

以下，對(duì)于本實(shí)施例，利用圖19以及圖20進(jìn)行詳細(xì)說明。圖19是放大示出本實(shí)施例的域10與域20i的連接部分的簡易布置圖。圖20是圖19的局部放大圖，也是示出保護(hù)單元21i的詳細(xì)布置圖案的布置圖。

而且，形成在保護(hù)單元21i的保護(hù)電路和形成在保護(hù)單元22i的保護(hù)電路，具有同樣的結(jié)構(gòu)，因此，以下說明形成在保護(hù)單元21i的保護(hù)電路，簡化說明保護(hù)單元22i。

如這些圖所示，保護(hù)單元21i以及22i的每一個(gè)，具有各個(gè)標(biāo)準(zhǔn)單元23f以及23f的兩倍的單元高度，彼此鄰接配置。具體而言，如圖20示出，保護(hù)單元21i，將電阻元件211和保護(hù)晶體管212排列在單元的高度方向(附圖上下方向)上，據(jù)此，與所述各個(gè)實(shí)施例相比，緊湊地配置電阻元件211以及保護(hù)晶體管212。據(jù)此，根據(jù)本實(shí)施例，能夠?qū)崿F(xiàn)更小面積的布置。

而且，保護(hù)單元21i以及22i的每一個(gè)的單元高度(規(guī)定方向的大小)，各個(gè)標(biāo)準(zhǔn)單元23f以及23f的兩倍，也可以是三倍以上的整數(shù)倍。

《實(shí)施例11》

接著，說明實(shí)施例11涉及的半導(dǎo)體裝置的結(jié)構(gòu)。圖21是本實(shí)施例涉及的半導(dǎo)體裝置1j的簡易接線圖。該圖示出的域10j以及域20j，相當(dāng)于所述各個(gè)實(shí)施例的包括第一電路的域(例如，實(shí)施例1的域10等)以及包括第二電路的域(例如，實(shí)施例1的域20等)。

該圖示出的墊301以及302的每一個(gè)是，半導(dǎo)體裝置1j的電極墊，例如，經(jīng)由導(dǎo)線焊，與該半導(dǎo)體裝置1的封裝體銷(引線框架：外部電極)連接。

如該圖示出，在本實(shí)施例中，分離到墊301以及302為止的接地電源vss1以及vss2被提供到域10j以及20j的每一個(gè)。如此，在電源系分離到作為半導(dǎo)體裝置1j的電極墊的墊301以及302為止的半導(dǎo)體裝置1j中，適用實(shí)施例1至10的任一個(gè)，從而能夠充分確保浪涌保護(hù)能力，并且能夠?qū)崿F(xiàn)小面積的布置。

也就是說，半導(dǎo)體裝置1j，具備實(shí)施例1至10的任一個(gè)結(jié)構(gòu)，因此，具有與實(shí)施例1至10同樣的效果。

《實(shí)施例12》

而且，半導(dǎo)體裝置也可以，電源系分離到半導(dǎo)體裝置的封裝體銷為止。圖22是實(shí)施例12涉及的半導(dǎo)體裝置1k的簡易接線圖。該圖示出的域10k以及域20k，相當(dāng)于所述實(shí)施例1至10的包括第一電路的域(例如，實(shí)施例1的域10等)以及包括第二電路的域(例如，實(shí)施例1的域20等)。

該圖示出的封裝體銷401以及402的每一個(gè)是，半導(dǎo)體裝置1k的引線框架(外部電極)，封裝體銷401與墊301由導(dǎo)線焊接連接，封裝體銷402與墊302由導(dǎo)線焊接連接。

如該圖示出，在本實(shí)施例中，分離到封裝體銷401以及402為止的接地電源vss1以及vss2被提供到域10k以及20k的每一個(gè)。如此，在電源系分離到作為半導(dǎo)體裝置1k的封裝體銷401以及402為止的半導(dǎo)體裝置1k中，適用實(shí)施例1至10的任一個(gè)，從而能夠充分確保浪涌保護(hù)能力，并且能夠?qū)崿F(xiàn)小面積的布置。

也就是說，半導(dǎo)體裝置1k，具備實(shí)施例1至10的任一個(gè)結(jié)構(gòu)，因此，具有與實(shí)施例1至10同樣的效果。

《實(shí)施例13》

而且，分離的電源系也可以，經(jīng)由高阻抗成分連接。圖23是實(shí)施例13涉及的半導(dǎo)體裝置1l的簡易接線圖。該圖示出的域10l以及域20l，相當(dāng)于所述實(shí)施例1至10的包括第一電路的域(例如，實(shí)施例1的域10等)以及包括第二電路的域(例如，實(shí)施例1的域20等)。

如該圖示出，接地電源vss1以及接地電源vss2被提供到域10l以及20l的每一個(gè)。但是，連接墊301和域10l來向接地電源線112提供接地電源vss1的布線311、與連接墊302和域20l來向接地電源線122提供接地電源vss2的布線312，由具有高電阻的基板電阻303連接。

如此，即使在域10l以及20l之外，電源系由例如基板電阻303等的高電阻連接的半導(dǎo)體裝置1l，也需要確保域10l以及20l之間的浪涌保護(hù)能力。因此，適用實(shí)施例1至10的任一個(gè)，從而能夠充分確保浪涌保護(hù)能力，并且能夠?qū)崿F(xiàn)小面積的布置。

也就是說，半導(dǎo)體裝置1l，具備實(shí)施例1至10的任一個(gè)結(jié)構(gòu)，因此，具有與實(shí)施例1至10同樣的效果。

《其他的實(shí)施例》

以上，說明了實(shí)施例1至13，但是，也能夠?qū)⑦@些實(shí)施例中的任意的構(gòu)成要素組合為新的實(shí)施例。并且，對(duì)各個(gè)實(shí)施例實(shí)施在不脫離本發(fā)明的宗旨的范圍內(nèi)本領(lǐng)域技術(shù)人員想到的各種變形而得到的變形例，以及內(nèi)置各個(gè)實(shí)施例涉及的半導(dǎo)體裝置的各種設(shè)備也包含在本發(fā)明中。

例如，在所述說明中說明了保護(hù)電路(保護(hù)單元內(nèi))的電阻元件由擴(kuò)散區(qū)域形成的情況，但是，即使將一部分或全部的電阻在多晶硅或阱形成，也根據(jù)制造流程的布置規(guī)則，能夠獲得與所述各個(gè)實(shí)施例同等的效果。

并且，例如，配置在域10的標(biāo)準(zhǔn)單元的單元高度也可以與配置在域20的標(biāo)準(zhǔn)單元的單元高度不同，也可以是標(biāo)準(zhǔn)化的多種單元高度之中的、互不相同的單元高度。并且，在域10也可以不配置標(biāo)準(zhǔn)單元。并且，域10和域20也可以不形成在同一半導(dǎo)體基板40，在半導(dǎo)體裝置中也可以，形成在互不相同的半導(dǎo)體基板的域10和域20裝入在一個(gè)封裝體。

并且，在所述說明中，作為保護(hù)電路的保護(hù)晶體管，以nmos晶體管為例子進(jìn)行了說明，但是，該保護(hù)晶體管也可以由pmos晶體管構(gòu)成。并且，作為保護(hù)電路的電阻元件，以n型的擴(kuò)散層為例子進(jìn)行了說明，但是，該電阻元件也可以由p型的擴(kuò)散層構(gòu)成。

并且，在所述實(shí)施例3以及4中也可以，擴(kuò)大形成在p阱42的擴(kuò)散層44的俯視面積，從而實(shí)現(xiàn)電阻元件的擴(kuò)散層44和保護(hù)二極管的陰極的擴(kuò)散層44的共同化。

例如，如圖24示出，也可以實(shí)現(xiàn)實(shí)施例4的電阻元件211的擴(kuò)散層44和保護(hù)二極管212c的擴(kuò)散層44(參照?qǐng)D10)的共同化。圖24是示出其他的實(shí)施例的保護(hù)單元21c的詳細(xì)布置圖案的布置圖。

如該圖示出，在本實(shí)施例中，與實(shí)施例4相比，不同之處是，形成保護(hù)二極管212c的陰極的擴(kuò)散層44、和形成電阻元件211的擴(kuò)散層44被共享。也就是說，在本實(shí)施例中，保護(hù)二極管212c的電阻元件211側(cè)的節(jié)點(diǎn)是，形成在半導(dǎo)體基板40的擴(kuò)散層44的端部、且形成電阻元件211的擴(kuò)散層44的端部。

即使根據(jù)這樣的結(jié)構(gòu)，形成在保護(hù)單元21c的保護(hù)電路，也能夠保護(hù)第二電路不會(huì)受到第一電路中發(fā)生的浪涌。也就是說，具有與實(shí)施例4同樣的效果。

并且，根據(jù)本實(shí)施例，形成保護(hù)二極管212c的陰極的擴(kuò)散層44和形成電阻元件211的擴(kuò)散層44被共享，據(jù)此，與實(shí)施例4相比，能夠?qū)崿F(xiàn)更小面積的布置。

并且，保護(hù)電路的電阻元件和第二電路也可以短路。在此，“短路”示出兩個(gè)構(gòu)成要素連接的情況。并且，所述說明中的“連接”，不僅限于兩個(gè)構(gòu)成要素直接連接的情況下，在能夠?qū)崿F(xiàn)同樣的功能的范圍內(nèi)，也包括該兩個(gè)構(gòu)成要素經(jīng)由其他的構(gòu)成要素連接的情況。

并且，也可以將保護(hù)電路的電阻元件和保護(hù)元件，配置在互不相同的阱，例如，電阻元件也可以是由形成在n阱41的p型的擴(kuò)散層44形成的擴(kuò)散電阻，保護(hù)元件也可以是配置在p阱42的n型的mos晶體管。

如此，將保護(hù)電路的電阻元件和保護(hù)元件配置在互不相同的阱，從而在保護(hù)單元內(nèi)不使阱邊界40a彎折，也能夠使保護(hù)單元的寬度變小。

并且，各個(gè)實(shí)施例涉及的半導(dǎo)體裝置，能夠保護(hù)內(nèi)部電路(第二電路)，不僅限于因靜電放電而導(dǎo)致的浪涌，例如，也不會(huì)受到因第一電路以及電源中產(chǎn)生的開關(guān)噪聲等而產(chǎn)生的過電壓。也就是說，所述的浪涌是指，與該浪涌的主要原因無關(guān)，而瞬間發(fā)生的非常高的電壓(過電壓)發(fā)生的現(xiàn)象。

并且，保護(hù)單元被配置在域20，但是，該域20的區(qū)域是，在半導(dǎo)體裝置1中能夠，根據(jù)分別以直線狀延伸設(shè)置的電源線111和電源線122交替配置有多個(gè)的區(qū)域而推測的。也就是說，能夠?qū)⑴渲迷谟?0的保護(hù)單元定義為，在俯視時(shí)，在鄰接的電源線111和接地電源線112之間配置有保護(hù)電路的電阻元件以及保護(hù)元件的單元。

并且，在所述說明中，說明了從第一電路輸出的多個(gè)信號(hào)輸入到第二電路，但是，進(jìn)一步，也可以從第二電路輸出的一個(gè)以上的信號(hào)輸入到第一電路。在此情況下，進(jìn)一步，形成有第一電路的域(例如，圖1的域10)具備所述說明中的某個(gè)保護(hù)電路。

具體而言，該保護(hù)電路，包括：電阻元件，串聯(lián)連接于第二電路與第一電路之間；以及保護(hù)元件，介于并連接于電阻元件的第一電路側(cè)的節(jié)點(diǎn)、與接地電源線(例如，圖10的接地電源線112)之間，將該節(jié)點(diǎn)與該接地電源線之間的電位差保持在規(guī)定的電壓以下。并且，該保護(hù)電路，被形成在保護(hù)單元，該保護(hù)單元是被配置在規(guī)定的區(qū)域(例如，圖1的域10)的、規(guī)定方向的大小為標(biāo)準(zhǔn)單元的規(guī)定方向的大小的整數(shù)倍的單元。

根據(jù)這樣的結(jié)構(gòu)，進(jìn)一步，能夠保護(hù)第一電路不會(huì)受到第二電路中發(fā)生的浪涌。

并且，本發(fā)明也可以，作為半導(dǎo)體裝置的設(shè)計(jì)方法實(shí)現(xiàn)。圖25是示出半導(dǎo)體裝置的設(shè)計(jì)方法的流程圖。

也就是說，該半導(dǎo)體裝置的設(shè)計(jì)方法，所述半導(dǎo)體裝置具備半導(dǎo)體基板，該半導(dǎo)體基板具有用于配置標(biāo)準(zhǔn)單元的規(guī)定的區(qū)域，所述標(biāo)準(zhǔn)單元是規(guī)定了規(guī)定方向的大小的電路塊，半導(dǎo)體裝置具備：第一電路，與第一接地電源線連接；第二電路，與獨(dú)立于第一接地電源線的第二接地電源線連接，所述第二電路由多個(gè)標(biāo)準(zhǔn)單元構(gòu)成；以及保護(hù)電路，介于并連接于第一電路以及第二電路之間，保護(hù)電路包括：電阻元件，串聯(lián)連接于第一電路與第二電路之間；以及保護(hù)元件，介于并連接于電阻元件的第二電路側(cè)的節(jié)點(diǎn)、與第二接地電源線之間，將該節(jié)點(diǎn)與該第二接地電源線之間的電位差保持在規(guī)定的電壓以下，所述半導(dǎo)體裝置的設(shè)計(jì)方法，包括：在規(guī)定的區(qū)域，決定配置用于構(gòu)成第二電路的多個(gè)標(biāo)準(zhǔn)單元的位置的步驟(s11)；以及在規(guī)定的區(qū)域，決定配置保護(hù)單元的位置的步驟，該保護(hù)單元是形成有保護(hù)電路的、規(guī)定方向的大小為標(biāo)準(zhǔn)單元的規(guī)定方向的大小的整數(shù)倍的單元(s12)。

具體而言，半導(dǎo)體裝置還具備，介于并連接于電阻元件與第二電路之間、并且被形成在保護(hù)單元的緩沖器，在該半導(dǎo)體裝置的設(shè)計(jì)方法中，在決定配置保護(hù)單元的位置的步驟(s12)中，針對(duì)包括保護(hù)單元以及標(biāo)準(zhǔn)單元的單元間的延遲，通過適用與標(biāo)準(zhǔn)單元相同的延遲計(jì)算方法，從而計(jì)算延遲時(shí)間，根據(jù)計(jì)算結(jié)果決定配置該保護(hù)單元的位置。

這樣的半導(dǎo)體裝置的設(shè)計(jì)方法，例如由cad裝置等的計(jì)算機(jī)執(zhí)行。并且，該設(shè)計(jì)方法是，通過設(shè)計(jì)者與計(jì)算機(jī)的相互操作，由該計(jì)算機(jī)執(zhí)行的。

而且，決定多個(gè)標(biāo)準(zhǔn)單元的位置的步驟(s11)、和決定保護(hù)單元的位置的步驟(s12)，也可以依次執(zhí)行，也可以替換順序來執(zhí)行，也可以同時(shí)執(zhí)行。

例如，也可以由eda等的自動(dòng)工具，考慮標(biāo)準(zhǔn)單元以及保護(hù)單元間(電路塊間)的定時(shí)以及布線性，從而同時(shí)執(zhí)行這些步驟(s11以及s12)。也就是說，也可以同時(shí)決定多個(gè)標(biāo)準(zhǔn)單元的位置和保護(hù)單元的位置。

在此，所述說明的保護(hù)單元的單元高度為標(biāo)準(zhǔn)單元的單元高度的整數(shù)倍。也就是說，保護(hù)單元被小面積化，以與標(biāo)準(zhǔn)單元能夠混在一起。因此，能夠同時(shí)決定保護(hù)單元的位置和標(biāo)準(zhǔn)單元的位置。

因此，在半導(dǎo)體裝置的設(shè)計(jì)方法中，優(yōu)選的是，同時(shí)執(zhí)行這些步驟(s11以及s12)。據(jù)此，能夠?qū)⒍鄠€(gè)標(biāo)準(zhǔn)單元以及保護(hù)單元配置為最佳化。并且，能夠迅速判斷多個(gè)標(biāo)準(zhǔn)單元以及保護(hù)單元的布置的可否，因此，能夠抑制設(shè)計(jì)工序的后退的發(fā)生。

本公開涉及的半導(dǎo)體裝置，即使大的浪涌電流進(jìn)入到內(nèi)部也能夠充分進(jìn)行浪涌保護(hù)，因此，有用于車載設(shè)備等的電子設(shè)備中裝載的半導(dǎo)體集成電路等。

符號(hào)說明

1、1j、1k、1l半導(dǎo)體裝置

10、10j、10k、10l、20、20b、20d、20e、20f、20g、20i、20j、20k、20l域

11、12、20a、23、23d至23f、24、25、25e標(biāo)準(zhǔn)單元

21、21a至21i、22、22b、22f、22、22i保護(hù)單元

30至32、311、312布線

40半導(dǎo)體基板

40a阱邊界

41n阱

42p阱

44擴(kuò)散層

45多晶硅層

46接觸柱

47第一金屬布線層

48通孔

49第二金屬布線層

51、52層間絕緣膜

110、120緩沖器

111、121電源線

112、122接地電源線

211、221電阻元件

212、222保護(hù)晶體管

212b、212c、222b保護(hù)二極管

213、223、231、251緩沖器

231e、251e邏輯門

241cmos緩沖器

301、302墊

303基板電阻

401、402封裝體銷

tr11至14、tr21至tr24晶體管