本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及柵極間隔件及其形成方法。

背景技術(shù)：

半導(dǎo)體器件用于各種電子應(yīng)用中，諸如個人電腦、手機、數(shù)碼相機和其他電子器件。通常通過在半導(dǎo)體襯底上方依次沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體材料層，并且使用光刻圖案化各個材料層以在半導(dǎo)體襯底上方形成電路組件和元件來制造半導(dǎo)體器件。

晶體管是通常形成在半導(dǎo)體器件上的電路組件或元件。取決于電路設(shè)計，除了電容器、電感器、電阻器、二極管、導(dǎo)電線或其他元件外，許多晶體管可以形成在半導(dǎo)體器件上。場效應(yīng)晶體管(FET)是一種類型的晶體管。

一般而言，晶體管包括在源極和漏極之間形成的柵極堆疊件。源極和漏極區(qū)可以包括襯底的摻雜區(qū)域，并且可以表現(xiàn)出適合用于特定應(yīng)用的摻雜輪廓。柵極堆疊件設(shè)置在溝道區(qū)上方并且可以包括插入在柵電極和襯底的溝道區(qū)之間的柵極電介質(zhì)。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種器件，包括：柵極堆疊件，在半導(dǎo)體襯底上方延伸；硬掩模，設(shè)置在柵極堆疊件的頂面上；低k介電間隔件，位于柵極堆疊件的側(cè)面上，其中，低k介電間隔件的頂部低于硬掩模的上表面；以及接觸件，電連接至鄰近柵極堆疊件的源極/漏極區(qū)，其中，接觸件在低k介電間隔件上方橫向地延伸，其中，介電材料設(shè)置在接觸件和低k介電間隔件之間，并且其中，介電材料比低k介電間隔件對蝕刻具有更高的選擇性。

根據(jù)本發(fā)明的一個實施例，介電間隔件設(shè)置在低k介電間隔件和接觸件之間，其中，介電間隔件包括具有比低k介電間隔件對蝕刻具有更高的選擇性的材料。

根據(jù)本發(fā)明的一個實施例，介電間隔件覆蓋低k介電間隔件的側(cè)壁和頂部。

根據(jù)本發(fā)明的一個實施例，介電間隔件的頂部低于硬掩模，并且其中，硬掩模設(shè)置在介電間隔件的頂部上。

根據(jù)本發(fā)明的一個實施例，介電間隔件的頂部與硬掩模的頂面基本上平齊。

根據(jù)本發(fā)明的一個實施例，介電材料包括氮化硅、氧化硅、氮氧化硅或它們的組合。

根據(jù)本發(fā)明的一個實施例，硬掩模設(shè)置在低k介電間隔件的頂部上。

根據(jù)本發(fā)明的一個實施例，還包括：界面層，設(shè)置在柵極堆疊件和接觸件之間。

根據(jù)本發(fā)明的另一方面，提供了一種器件，包括：半導(dǎo)體襯底，包括源極/漏極區(qū)；柵極堆疊件，鄰近源極/漏極區(qū)；硬掩模，設(shè)置在柵極堆疊件上方；源極/漏極接觸件，電連接至源極/漏極區(qū)；低k介電間隔件，設(shè)置在源極/漏極接觸件和柵極堆疊件之間，其中，源極/漏極接觸件在低k介電間隔件上方橫向地延伸，并且其中，低k介電間隔件的頂部低于硬掩模的上表面；以及介電間隔件，至少部分地設(shè)置在低k介電間隔件和源極/漏極接觸件之間，其中，介電間隔件包括具有比低k介電間隔件更高的介電常數(shù)的材料。

根據(jù)本發(fā)明的一個實施例，低k介電間隔件包括第一垂直尺寸，其中，柵極堆疊件包括位于半導(dǎo)體襯底上方的第二垂直尺寸，并且其中，第一垂直尺寸是第二垂直尺寸的約95％至約105％。

根據(jù)本發(fā)明的一個實施例，硬掩模設(shè)置在低k介電間隔件的頂部上。

根據(jù)本發(fā)明的一個實施例，源極/漏極接觸件設(shè)置在硬掩模和介電間隔件的表面上。

根據(jù)本發(fā)明的一個實施例，介電間隔件的頂部低于硬掩模。

根據(jù)本發(fā)明的又一方面，提供了一種方法，包括：在半導(dǎo)體襯底上方形成偽柵極堆疊件；在偽柵極堆疊件上方形成低k介電層并且低k介電層沿著偽柵極堆疊件的側(cè)壁延伸；蝕刻低k介電層以形成低k介電間隔件，其中，低k介電間隔件的頂部凹進為低于偽柵極堆疊件的頂面；在低k介電間隔件的側(cè)壁上形成介電間隔件；在半導(dǎo)體襯底上方形成層間電介質(zhì)ILD；以導(dǎo)電柵極堆疊件和位于導(dǎo)電柵極堆疊件上方的硬掩模替換偽柵極堆疊件；在ILD中蝕刻開口以暴露半導(dǎo)體襯底的源極/漏極區(qū)，其中，硬掩模和介電間隔件在開口的蝕刻期間保護低k介電間隔件；以及在開口中形成接觸件。

根據(jù)本發(fā)明的一個實施例，形成介電間隔件包括：在蝕刻低k介電層之后，形成覆蓋低k介電間隔件的暴露表面的介電間隔層；以及去除介電間隔層的上部以形成介電間隔件。

根據(jù)本發(fā)明的一個實施例，形成介電間隔件包括：在蝕刻低k介電層之前，在低k介電層上方形成介電間隔層并且介電間隔層沿著低k介電層的側(cè)壁延伸；以及去除介電間隔層的上部以暴露低k介電層并且形成介電間隔件。

根據(jù)本發(fā)明的一個實施例，還包括：在暴露低k介電層之后，將介電間隔件凹進為低于ILD的頂面；以及在介電間隔件的頂面上形成硬掩模。

根據(jù)本發(fā)明的一個實施例，蝕刻開口還包括蝕刻硬掩模和至少一個介電間隔件。

根據(jù)本發(fā)明的一個實施例，蝕刻開口包括：使用相比于低k介電間隔件和ILD以較慢的速率蝕刻硬掩模和介電間隔件的化學(xué)蝕刻劑。

根據(jù)本發(fā)明的一個實施例，還包括：在低k介電間隔件的頂面上形成硬掩模。

附圖說明

當(dāng)結(jié)合附圖進行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各個部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意地增大或減小。

圖1A至圖1D示出了根據(jù)一些實施例的半導(dǎo)體器件的不同示圖。

圖2至圖12示出了根據(jù)一些實施例的形成半導(dǎo)體器件的中間步驟的截面圖。

圖13A和圖13B示出了根據(jù)一些可選實施例的半導(dǎo)體器件的截面圖。

圖14至圖21示出了根據(jù)一些可選實施例的形成半導(dǎo)體器件的中間步驟的截面圖。

圖22示出了根據(jù)一些實施例的用于形成半導(dǎo)體器件的示例性工藝流程。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗?。以下將描述組件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅僅是實例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。此外，本發(fā)明可以在各個實例中重復(fù)參考標(biāo)號和字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身并不表示所論述多個實施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對位置術(shù)語旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應(yīng)的解釋。

結(jié)合特定的上下文描述了各個實施例，即，鰭式場效應(yīng)晶體管(FinFET)。然而，各個實施例也可以應(yīng)用于其他類型的晶體管，諸如平面金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)等。

圖1A以三維圖示出了FinFET30的實例。FinFET30包括在半導(dǎo)體襯底32上的半導(dǎo)體鰭36。襯底32包括隔離區(qū)38，并且鰭36突出于隔離區(qū)38之上并且從鄰近的隔離區(qū)38之間突出。柵極電介質(zhì)40沿著鰭36的側(cè)壁并且位于鰭36的頂面上方，并且柵電極42在柵極電介質(zhì)40上方。柵極電介質(zhì)40和柵電極42組成FinFET30中的柵極堆疊件50。鰭36的被柵極電介質(zhì)40/柵電極42覆蓋的部分可以稱為FinFET30的溝道區(qū)。源極/漏極區(qū)域44和46相對于柵極電介質(zhì)40和柵電極42設(shè)置在鰭36的相對兩側(cè)中。圖1B進一步示出了沿著鰭36的縱軸并且在例如源極/漏極區(qū)域44和46之間的電流流動的方向上截取的參考截面A-A。其他圖(例如，圖1B至圖1D，圖2至圖11，圖12A至圖12B，和圖13至圖21)中提供的截面圖也可以沿著這一參考截面A-A截取。

圖1B示出了根據(jù)一些實施例的集成電路器件100的截面圖。器件100包括柵極堆疊件104，其可以設(shè)置在半導(dǎo)體鰭102上方并且包裹環(huán)繞半導(dǎo)體鰭102。鰭102可以從下面的半導(dǎo)體襯底(未示出)向上延伸，諸如塊狀半導(dǎo)體，絕緣體上半導(dǎo)體襯底(SOI)襯底等，其可以是摻雜的(例如，摻雜有p型或n型摻雜劑)或不摻雜。通常，SOI襯底包括形成在絕緣層上的半導(dǎo)體材料層。例如，絕緣層可以是埋氧(BOX)層、氧化硅層等。絕緣層提供在襯底上，通常為硅或玻璃襯底。也可使用其他襯底，諸如多層或梯度襯底。在一些實施例中，鰭102的半導(dǎo)體材料可以包括硅(Si)；鍺(Ge)；包括碳化硅，砷化鎵，磷化鎵，磷化銦，砷化銦，和/或銻化銦的化合物半導(dǎo)體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP的合金半導(dǎo)體；或它們的組合。鰭102的材料可以與下面的襯底的材料相同或不同。

柵極堆疊件104形成在鰭102上方并且包裹環(huán)繞鰭102的至少上部(例如，類似于圖1B中的柵極堆疊件50)。柵極堆疊件104可以包括界面層104A、柵極電介質(zhì)104B、和形成在柵極電介質(zhì)上方的導(dǎo)電柵電極104C。在一些實施例中，例如，柵極電介質(zhì)包括具有大于約4.0的k值的高k介電材料。導(dǎo)電柵電極可包括含金屬材料或其他導(dǎo)電材料。可以在柵極堆疊件104中包括各個其他層，諸如界面層、功函金屬等。為了簡化，在隨后的圖中沒有示出柵極堆疊件104的單獨的層。

源極/漏極區(qū)域形成在鰭的未被柵極堆疊件104覆蓋的部分中。例如，在器件100中，源極/漏極區(qū)域118可以設(shè)置在鄰近的柵極堆疊件104之間的鰭102中。源極/漏極接觸件116形成為延伸穿過層間電介質(zhì)(ILD)114以電連接至源極/漏極區(qū)域118。ILD114可以形成在柵極堆疊件104周圍，并且ILD114的頂面可以延伸至柵極堆疊件104的頂面之上。ILD114可以包括具有小于約4.0(諸如約2.8或更小)的k值的低k電介質(zhì)。在一些實施例中，ILD114包括使用例如可流動化學(xué)汽相沉積(FCVD)形成的可流動氧化物。接觸件116可以包括導(dǎo)電材料，諸如鎢、鋁、銅、金、銀、它們的合金、它們的組合等。此外，各個晶種和/或阻擋層(未示出)可以形成在接觸件116的側(cè)壁上。

如圖所示，接觸件116在柵極堆疊件104之間延伸以接觸源極/漏極區(qū)域118。由于在先進的節(jié)點技術(shù)中IC器件的各個部件的尺寸持續(xù)降低，鄰近的柵極堆疊件104之間的間距也縮小。因此，用于形成接觸件116的可用空間也可以減小。如將在接下來的段落中更詳細(xì)地描述的，形成接觸件116可以包括使用光刻和蝕刻工藝圖案化ILD114。與蝕刻有關(guān)的工藝限制可能需要比柵極堆疊件104之間可以提供的可用間隔更大的空間，并且接觸件116的部分可以橫向延伸在柵極堆疊件104上方并且與柵極堆疊件104對準(zhǔn)。硬掩模106設(shè)置在每個柵極堆疊件104上方以防止在形成接觸件116期間對柵極堆疊件104的破壞。硬掩模106可以進一步用于將柵極堆疊件104與接觸件116絕緣并且防止電短路。在一些實施例中，例如，硬掩模106可以包括氮化硅或氧化硅。在一些實施例中，硬掩模106可以是包括，例如，氮化物層和氧化物層的多層。在一個實施例中，硬掩模106包括與ILD114不同的材料以在硬掩模106和ILD114之間提供蝕刻選擇性。

如圖1B進一步示出的，可以鄰近柵極堆疊件104形成各個間隔層。例如，低k介電間隔件108形成在每個柵極堆疊件104的相對兩側(cè)上，并且低k介電間隔件設(shè)置在柵極堆疊件104和接觸件116之間。低k介電間隔件108可以包括具有小于約4.0(諸如約2.8或更小)的k值的低k材料。例如，在一些實施例中，間隔件108可以包括多孔介電材料，極低k(ELK)介電材料(例如，SiCO，SiCOH)，等。低k介電間隔件108可以或者可以不包括氣隙(未示出)以進一步降低它的k值。低k介電間隔件108的材料用于有利地降低柵極堆疊件104和接觸件116之間的寄生電容，尤其是在柵極堆疊件104和接觸件116極為接近的先進的技術(shù)節(jié)點中。在各個實施例中，低k介電間隔件108可以至少與柵極堆疊件104一樣高以有利地減小寄生電容。例如，低k介電間隔件108的頂部可以延伸在柵極堆疊件104之上。在一個實施例中，低k介電間隔件108的頂部與柵極堆疊件104基本上平齊。在另一個實施例中，低k介電間隔件108的頂部略低于柵極堆疊件104。在一個實施例中，低k介電間隔件108的垂直尺寸H1為鰭102上方的柵極堆疊件的垂直尺寸H2的至少約95％。

由于低k材料的性質(zhì)，低k介電間隔件108在形成接觸件116期間可能易于受到蝕刻和破壞。在這樣的實施例中，具有蝕刻間隔件108從而使得接觸件116形成在柵極堆疊件104上的風(fēng)險，這導(dǎo)致制造缺陷(例如，電短路)。在各個實施例中，低k介電間隔件108可以從ILD114的頂面凹進。例如，低k介電間隔件108的頂部可以低于硬掩模106的上表面。低k介電間隔件108的垂直尺寸H1小于鰭102上方的柵極堆疊件的垂直尺寸H2的至少約105％。

此外，低k介電間隔件108可以通過介電材料保護接觸件116，該介電材料具有比低k介電間隔件108更高的蝕刻選擇性。例如，在器件100中，在低k介電間隔件108和接觸件116之間形成額外的間隔件以防止對低k介電間隔件108的破壞。在每個柵極堆疊件104的相對兩側(cè)上形成高選擇性間隔件110，并且高選擇性間隔件110設(shè)置在低k介電間隔件108和接觸件116之間。間隔件110可以設(shè)置在低k介電間隔件108和接觸件116之間，甚至是在接觸件116橫向延伸在低k介電間隔件108上方的區(qū)域中(例如，區(qū)域100A)。

在一個實施例中，間隔件110可以包括氮化硅，但是諸如氧化物、氮氧化物等的其他的材料也可以使用。間隔件110可以包括比低k介電間隔件108更高的介電常數(shù)。在另一個實施例中，間隔件110可以是包括例如氧化物層和氮化物層的多層間隔件。因此，在接觸件116的圖案化工藝期間，間隔件110可以防止下面的間隔件108的蝕刻。

取決于器件的設(shè)計，可以在每一個柵極堆疊件104的相對兩側(cè)上形成額外的間隔層。例如，在器件100中，間隔件112也形成在器件100上以進一步保護柵極堆疊件104和低k介電間隔件108。間隔件112可以是單層間隔件或多層間隔件。如圖1C所示，在其他實施例中，可以省略間隔件112。如圖1D所示，在另一個實施例中，諸如界面層120的額外的層可以形成在每個柵極堆疊件104的相對兩側(cè)上。因此，如圖1A至圖1D所示，各個示例性器件可以具有形成在柵極堆疊件的相對兩側(cè)上的任意數(shù)量的界面層和/或間隔層。這些層包括低k介電間隔件108和形成在低k介電間隔件和示例性器件的源極/漏極接觸件之間的至少一個高選擇性間隔件。

圖2至圖12示出了根據(jù)一些實施例的形成器件100的各個中間步驟的截面圖。首先參考圖2，示出了具有形成在其上的偽柵極堆疊件122的鰭102。如在后文中更詳細(xì)論述的，偽柵極堆疊件122是犧牲結(jié)構(gòu)，該犧牲結(jié)構(gòu)用于對準(zhǔn)和形成源極/漏極區(qū)域118和鄰近偽柵極堆疊件122的各個間隔件并且將在隨后的處理步驟中被柵極堆疊件104(見圖7)替換。因此，偽柵極堆疊件122可以由任何合適的材料和工藝形成。在一些實施例中，偽柵極堆疊件122可以包括偽柵極電介質(zhì)和偽柵電極(未分別示出)。硬掩模124(類似于硬掩模106)設(shè)置在偽柵極堆疊件122的頂面上。

如圖2進一步示出的，低k介電層126形成在鰭102和偽柵極堆疊件122上方。在一個實施例中，低k介電層126進一步形成在硬掩模124上方。例如，通過諸如化學(xué)汽相沉積(CVD)、等離子體增強CVD(PECVD)，等適當(dāng)?shù)姆椒ㄓ删哂行∮诩s4.0的k值的材料形成低k介電層126。在一個實施例中，低k介電層126包括磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅酸鹽玻璃(FSG)、SiO_xC_y、碳化硅材料、ELK材料(例如，SiCO、SiCOH)、多孔介電材料、它們的化合物、它們的復(fù)合物、它們的組合等。低k介電層126可以或可以不包括氣隙以進一步降低其k值。在隨后的工藝步驟中，圖案化低k介電層126以形成低k介電間隔件108(見圖4)。

接下來參考圖3，使用諸如光刻和蝕刻的任何合適的工藝可選地去除低k介電層126的位于鰭102上的部分。低k介電層126的位于偽柵極堆疊件122的側(cè)壁上和頂面上方的部分保留。在一個實施例中，在用于在偽柵極堆疊件122之間形成源極/漏極區(qū)域118的源極/漏極外延工藝期間，圖案化低k介電層126以暴露鰭102。在另一個實施例中，低k介電層126獨立于源極/漏極的形成進行圖案化。在另一個實施例中，低k介電層126保留在鰭102的頂面上。在這樣的實施例中，在整個隨后的處理中，低k介電層126的部分可以保留在鰭102的頂面上，并且所產(chǎn)生的源極/漏極接觸件(例如，圖1B/1C中的接觸件116)可以延伸穿過低k介電層126，其可以在其他的柵極間隔件(例如，間隔件110/112)和ILD114下方延伸。

如圖3進一步示出的，諸如背側(cè)抗反射涂層(BARC)的保護層128沉積在偽柵極堆疊件122之間的鰭102的頂面上。保護層128可以使用任何合適的工藝(例如，旋轉(zhuǎn))沉積為毯式層。在一個實施例中，保護層128沉積在硬掩模124上方，并且諸如化學(xué)機械拋光(CMP)的平坦化用于暴露硬掩模124。隨后，可以圖案化(例如，回蝕刻)保護層128至所需高度和暴露低k介電層126的側(cè)壁。保護層128用于在隨后的回蝕刻工藝期間保護低k介電層126的部分以形成低k介電間隔件108(見圖4)。因此，保護層128的高度可以與所產(chǎn)生的低k介電間隔件108的期望高度相關(guān)。

在圖4中，使用合適的回蝕刻技術(shù)去除設(shè)置在保護層128之上的低k介電層126的部分。因此，在每個偽柵極堆疊件122的相對兩側(cè)上形成低k介電間隔件108。在低k介電層126的蝕刻期間，保護層128可以防止或至少減少低k介電層126的底部的蝕刻。在一些實施例中，該回蝕刻也可以以較慢的速度蝕刻保護層128，并且還去除保護層128的上部。由于去除了保護層128的上部，所以對于低k介電間隔件108的頂部，可以實現(xiàn)漏斗形輪廓。例如，如圖4所示，低k介電間隔件108具有朝向偽柵極堆疊件122的側(cè)壁向上逐漸變細(xì)的彎曲側(cè)壁。在另一個實施例中，取決于使用的蝕刻工藝，低k介電間隔件108可以具有不同形狀的輪廓。例如，在另一個實施例中，低k介電間隔件108的側(cè)壁可以是基本上筆直的。隨后，例如，通過蝕刻可以去除保護層128。保護層128的去除可以進一步蝕刻低k介電間隔件108的部分并且進一步限定漏斗形狀。蝕刻工藝包括使用化學(xué)蝕刻劑的濕法或干法蝕刻工藝，其可以根據(jù)蝕刻工藝和材料而變化。

接下來，在圖5中，在偽柵極堆疊件122、硬掩模124和低k介電間隔件108上方形成額外的間隔層。額外的間隔層包括至少一個高選擇性間隔層110，該間隔層110可以包括比低k介電間隔件108具有更高的蝕刻選擇性的材料。例如，在一個實施例中，間隔層110包括氮化硅、氧化硅、氮氧化硅等。也可以形成諸如間隔層112的額外的間隔層，并且間隔層112在源極/漏極接觸件的圖案化期間可以用作CESL。在其他實施例中，間隔層112可以省略。在其他實施例中，可以形成額外的間隔層和/或界面層。在各個實施例中，使用任何合適的工藝(例如，CVD、PECVD等)將間隔層(例如，間隔層110和112)形成為共形層，并且各向異性蝕刻用于去除間隔層的除了鄰近偽柵極堆疊件122的介電材料的介電材料。例如，如圖5所示，去除位于鰭102上的間隔層110和112的部分。在該蝕刻期間，掩模(例如，光刻膠和/或硬掩模)可用于掩蔽間隔層110和112的特定部分。在另一個實施例中，各向異性蝕刻也可以去除間隔層110和112的設(shè)置在偽柵極122上方的部分。在器件100中，在形成間隔層110和112之前，形成并且凹進低k介電間隔件108。因此，在各個實施例中，間隔層110可以形成在低k介電間隔件108的所有暴露的側(cè)壁(例如，彎曲的側(cè)壁)上。在隨后的工藝步驟中，間隔層110和/或112在各個蝕刻工藝期間保護低k介電間隔件108免受破壞。

在圖6中，根據(jù)一些實施例，在偽柵極堆疊件122和間隔層110/112之間形成ILD114。例如，ILD114可以由諸如磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅酸鹽玻璃(FSG)，SiO_xC_y，自旋玻璃，自旋聚合物，碳化硅材料，它們的化合物，它們的復(fù)合物，它們的組合等的低k介電材料通過諸如旋涂、化學(xué)汽相沉積(CVD)和等離子體增強CVD(PECVD)的任何合適的方法形成。ILD114可以包括多個介電層。ILD114可形成在硬掩模124和間隔層110和112(見圖5)的頂面上方。隨后，去除ILD114的位于偽柵極堆疊件122和硬掩模124上方的部分，從而暴露偽柵極堆疊件122。如圖6所示，在一些實施例中，化學(xué)機械拋光(CMP)工藝用于將ILD114的上表面平坦化為與偽柵極堆疊件122的上表面平齊。在平坦化期間也去除間隔層110和112的上部，從而在每個偽柵極堆疊件122的相對側(cè)壁上形成間隔件110和112。

圖7根據(jù)一些實施例示出了選擇性去除偽柵極堆疊件122(見圖6)。在偽柵極堆疊件122是多晶硅材料的實施例中，可以使用干或濕蝕刻選擇性地蝕刻偽柵極堆疊件122。在使用干蝕刻的情況下，工藝氣體可以包括CF₄、CHF₃、NF₃、SF₆、Br₂、HBr、Cl₂或它們的組合?？梢钥蛇x地使用諸如N₂、O₂或Ar的稀釋氣體。在使用濕蝕刻的情況下，化學(xué)物質(zhì)可包括：NH₄OH:H₂O₂:H₂O(APM)、NH₂OH、KOH、HNO₃:NH₄F:H₂O等。因此，在鄰近的間隔件(例如，低k介電間隔件108、間隔件110和間隔件112)之間形成開口130。

圖8示出了在低k介電間隔件108之間的開口130中形成柵極堆疊件104。柵極堆疊件104可以包括各個層，諸如界面層，柵極電介質(zhì)和柵電極(未分別示出)。在這樣的實施例中，可以首先形成界面層以包裹圍繞鰭102的表面。界面層有助于緩沖襯底和隨后形成的高k介電層。在一些實施例中，界面層是化學(xué)氧化硅，它可以通過化學(xué)反應(yīng)形成。例如，可以使用去離子水+臭氧(DIO₃)、NH₄OH+H₂O₂+H₂O(APM)、或其他方法形成化學(xué)氧化物。其他實施例可以利用用于界面層的不同的材料或工藝。在界面層上形成柵極電介質(zhì)。在一個實施例中，柵極電介質(zhì)包括一個或多個高k介電層(例如，具有大于4.0的介電常數(shù))。例如，柵極電介質(zhì)可以包括一層或多層金屬氧化物或Hf、Al、Zr、它們的組合的硅酸鹽和它們的多層。其他合適的材料包括金屬氧化物、金屬合金氧化物以及它們的組合的形式的La、Mg、Ba、Ti、Pb、Zr。示例性材料包括MgO_x、BaTi_xO_y、BaSr_xTi_yO_z、PbTi_xO_y、PbZr_xTi_yO_z等。柵極電介質(zhì)的形成方法包括分子束沉積(MBD)、原子層沉積(ALD)、物理汽相沉積(PVD)等。

在柵極電介質(zhì)上方形成柵電極。在一些實施例中，由諸如TaC、TaN、TiN、TaAlN、TaSiN和它們的組合的含鉭或含鈦材料形成柵電極。這些含金屬的材料可以為金屬碳化物、金屬氮化物或?qū)щ娊饘傺趸锏男问?。其他實施例可以使用其他類型的金屬，諸如W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaCN、TaSiN、Mn、WN、Ru、和Zr。柵電極的形成方法包括ALD、PVD、金屬有機化學(xué)汽相沉積(MOCVD)等。柵電極可以進一步包括復(fù)合柵極結(jié)構(gòu)的兩層或多層。例如，可以調(diào)整柵電極以表現(xiàn)適用于將形成的器件類型(例如，PMOS器件或NMOS器件)的功函數(shù)。一般來說，可能需要將柵電極的功函數(shù)調(diào)整至硅的頻帶邊沿；也就是說，對于NMOS器件，將功函數(shù)調(diào)整為靠近導(dǎo)帶；而對于PMOS器件，將功函數(shù)調(diào)整為靠近價帶。在一些實施例中，多個層可以用于調(diào)整器件的功函數(shù)或其他操作特性。在一些實施例中，平坦化(例如，CMP)可用于使柵極堆疊件104的頂面與ILD114平齊。

在圖9中，實施凹進以去除柵極堆疊件104的上部。在一些實施例中，凹進每一個柵極堆疊件104以具有位于鰭102上方的垂直尺寸H2。尺寸H2的值可以與低k介電間隔件108的垂直尺寸H1相關(guān)。例如，在一些實施例中，尺寸H1可以為尺寸H2的約95％到約105％。已經(jīng)觀察到，當(dāng)柵極堆疊件104和低k介電間隔件108的垂直尺寸在此范圍內(nèi)時，可以實現(xiàn)有利地降低寄生電容，同時也減少在隨后的處理期間(例如，蝕刻ILD114以用于源極/漏極接觸件116)對低k介電間隔件108的破壞。

在圖10中，將接觸開口132圖案化為延伸穿過ILD114以暴露源極/漏極區(qū)118。利用光刻和蝕刻的組合圖案化開口132。例如，可以在ILD上方沉積光刻膠(未示出)。光刻膠可以沉積為毯式層ILD114。接下來，可以使用光刻掩模(未示出)暴露出光刻膠的部分。然后取決于使用負(fù)性光刻膠或者正性光刻膠，去除光刻膠的暴露部分或未暴露部分。所產(chǎn)生的圖案化的光刻膠可以包括開口，該開口可以用于限定開口132的形狀。

例如，使用合適的蝕刻工藝可以將光刻膠的圖案轉(zhuǎn)移至形成在ILD114上方的硬掩模(未示出)。硬掩模用于蝕刻下面的ILD114。在蝕刻之后，使用任何合適的工藝去除光刻膠和可選的硬掩模。例如，可以通過等離子體灰化或濕法剝離工藝去除光刻膠?？蛇x地，等離子體灰化工藝之后，可通過實施在硫酸(H₂SO₄)溶液中濕浸以清洗器件200和去除剩余的光刻膠材料。

由于器件100中的鄰近的柵極堆疊件104的尺寸接近，蝕刻開口132可能進一步蝕刻硬掩模106、間隔件112和間隔件110。在各個實施例中，蝕刻工藝可能包括使用化學(xué)蝕刻劑(例如，碳氟化合物)，該化學(xué)蝕刻劑以比間隔件112(例如，CESL)、間隔件110(例如，高選擇性間隔件)和硬掩模106更快的速率蝕刻ILD114。由于蝕刻速率的這一差異，開口132可以蝕刻穿過ILD114和暴露源極/漏極區(qū)118而不會蝕刻位于硬掩模106、間隔件112和間隔件110下方的柵極堆疊件104或低k介電間隔件108。因此，在開口132的圖案化期間，硬掩模106、間隔件110和間隔件112可以用作保護層以防止(或者至少是減少)對柵極堆疊件104或低k介電間隔件108的破壞。雖然圖10僅示出了形成在114中的一個接觸開口132，但是可以同時地形成任意數(shù)量的接觸開口132。

接下來，如圖11所示，可以用諸如鎢、鋁、銅、金、銀、它們的合金及它們的組合等的導(dǎo)電材料填充開口132以形成電連接至下面的源極/漏極區(qū)118的接觸件116。接觸件116的形成可以包括首先在開口132的底面和側(cè)壁上沉積擴散阻擋層(未示出)。例如，阻擋層可以包括氮化鈦、氧化鈦、氮化鉭、氧化鉭等，并且可以形成阻擋層以減少接觸件116的導(dǎo)電材料至周圍的ILD114的介電材料的擴散。阻擋層和接觸件116的形成可以溢出開口132，并且可以實施平坦化工藝(例如，CMP)以從器件100去除多余的導(dǎo)電材料。在一些實施例中，在形成接觸件116之前，也可以形成晶種層(未示出)，并且形成接觸件116可以包括使用晶種層的化學(xué)鍍工藝。

隨后，可以在ILD114上方形成諸如金屬間介電層(IMD)150的額外的介電層。IMD150可以包括在其中形成的導(dǎo)電部件，諸如導(dǎo)電部件152。導(dǎo)電部件152將接觸件116電連接至器件100的額外的互連結(jié)構(gòu)和輸入/輸出部件。導(dǎo)電部件152可以進一步包括可以用于電布線和用于在器件100內(nèi)形成功能電路的金屬線。因此，可以鄰近器件100中的柵極堆疊件104形成各個間隔件和源極/漏極接觸件。

圖13A和圖13B分別示出了根據(jù)其他實施例的半導(dǎo)體器件200和250的截面圖。器件200和250可以基本上類似于器件100，其中相同的參考標(biāo)號用于代表相同的元件。首先參考圖13A，在形成器件200中，在形成間隔件110之后，凹進低k介電間隔件108。因此，間隔件110形成為鄰近低k介電間隔件108，但是間隔件110不覆蓋低k介電間隔件108的頂部。相反，硬掩模106用于覆蓋和保護低k介電間隔件108的頂部。如上所述，硬掩模106也包括具有較高的蝕刻選擇性的材料，諸如氮化硅、氧化硅、氮氧化硅等。因此，在器件200中，硬掩模106在形成接觸件116期間用于保護低k介電間隔件108免受破壞。在一個實施例中，間隔件110也可以從ILD114和硬掩模106的頂面凹進(見圖13B)。在這樣的實施例中，硬掩模106可以進一步覆蓋間隔件110的頂面。此外，雖然沒有明確說明，器件200和250也可以包括如上所述的額外的界面層和/或間隔層。

圖14至圖21示出了根據(jù)一個實施例的形成器件200的各個中間步驟的截面圖。在圖14中，示出了具有形成在其上的偽柵極堆疊件122的鰭102。硬掩模124形成在偽柵極堆疊件122的頂面上。低k介電層126形成在鰭102和偽柵極堆疊件122上方，并且間隔層110形成在低k介電層126上方。層126和110的形成和組成可以類似于如上所述的器件100。即，低k介電層126包括具有小于約4.0的k值的低k介電材料，同時間隔層110可以包括相對較高蝕刻選擇性的材料。例如，低k介電層126可以包括具有小于約4.0的k值的低k介電材料，同時間隔層110包括具有較高介電常數(shù)的材料，諸如氮化硅、氧化硅、氮氧化硅等。與器件100不同，在器件200中，在凹進低k介電層126之前而不是之后形成間隔層110以形成低k介電間隔件108。

使用諸如光刻和蝕刻的任何合適的方法可選地去除低k介電層126和間隔層110的位于鰭102上的部分。低k介電層126和間隔層110的位于偽柵極堆疊件122的側(cè)壁上和頂面上方的部分保留。在一個實施例中，在用于在偽柵極堆疊件122之間形成源極/漏極區(qū)域118的源極/漏極外延工藝期間，圖案化低k介電層126和間隔層110以暴露鰭102。在另一實施例中，獨立于源極/漏極形成而圖案化低k介電層126和間隔層110。在另一實施例中，低k介電層126和間隔層110保留在鰭102的頂面上。

在圖15中，在偽柵極堆疊件122之間形成ILD114?？梢匀缟纤鲂纬蒊LD114。ILD114可以形成在硬掩模124和間隔層110的頂面上方(見圖14)。隨后，如上所述，平坦化ILD114的位于偽柵極堆疊件122和硬掩模124上方的部分，從而暴露偽柵極堆疊件122。在平坦化ILD114期間，也去除低k介電層126和間隔層110的上部，從而在每個偽柵極堆疊件122的相對兩側(cè)上形成低k介電間隔件108和間隔件110。在一個實施例中，間隔件110設(shè)置在低k介電間隔件108和ILD114之間。

圖16示出了使用與如上所述的類似的方法選擇性地去除偽柵極堆疊件122(見圖6)。去除偽柵極堆疊件122在器件200中的鄰近的間隔件(例如，低k介電間隔件108和間隔件110)之間形成開口130。

圖17示出了在低k介電間隔件108之間的開口130中形成柵極堆疊件104。柵極堆疊件104可以包括多個層，諸如如上所述的界面層、柵極電介質(zhì)和柵電極(沒有單獨示出)。如圖17進一步示出的，實施凹進以去除柵極堆疊件104的上部。因此，在柵極堆疊件104上方的鄰近的低k介電間隔件108之間形成開口134。

在圖18中，使用與如上所述的類似的工藝使開口134中的低k介電間隔件108凹進。雖然在圖18中，低k介電間隔件108被示出為具有基本上筆直的側(cè)壁，但是取決于所使用的蝕刻工藝，在另一實施例中，低k介電間隔件108可以具有不同的輪廓(例如，如上所述的彎曲的輪廓)。在蝕刻期間，可以沉積BARC層(未示出)以保護低k介電間隔件108的底部。在另一實施例中，在蝕刻期間，偽多晶硅柵極、柵極堆疊件104、另一材料或它們的組合可以用于保護低k介電間隔件108的底部。

在凹進之后，低k介電間隔件108的頂部可以低于ILD114的頂面。在一些實施例中，低k介電間隔件108的垂直尺寸H1可以是柵極堆疊件104的垂直尺寸H2的約95％到約105％。已經(jīng)觀察到，當(dāng)柵極堆疊件104和低k介電間隔件108的垂直尺寸在此范圍內(nèi)時，可以實現(xiàn)有利地降低寄生電容，同時也減少在隨后的處理期間(例如，蝕刻ILD114以用于源極/漏極接觸件116)對低k介電間隔件108的破壞。

在一些實施例中(例如，見圖12B)，間隔件110也可以使用例如蝕刻工藝被進一步凹進。在這樣的實施例中，可以使用與用于凹進低k介電間隔件108所使用的那些工藝條件不同的工藝條件(例如，使用不同的化學(xué)蝕刻劑)來實施蝕刻間隔件110。在這樣的實施例中，間隔件110的頂部可以高于低k介電間隔件108，甚至是在凹進之后。在一個實施例中，間隔件110的頂部可以至少與低k介電間隔件108的頂部一樣高以提供對低k介電間隔件108的側(cè)壁的保護。

在圖19中，在開口134中形成硬掩模106(見圖20)?？梢匀缟纤龅男纬捎惭谀?06，并且硬掩模106可形成為覆蓋低k介電間隔件108和柵極堆疊件104的頂面。在也凹進間隔件110(例如，參見圖12B)的實施例中，硬掩模106也可形成在間隔件110的頂面上。硬掩模106可以包括比低k介電間隔件108具有更大的蝕刻選擇性的材料。硬掩模106可以或可以不包括與間隔件110相同的材料。

接下來，在圖20中，如上所述，將接觸開口132圖案化為延伸穿過ILD114以暴露源極/漏極區(qū)118。在各個實施例中，開口132的蝕刻可以包括使用化學(xué)蝕刻劑(例如，碳氟化合物)，該化學(xué)蝕刻劑以比間隔件110和硬掩模106快的速率蝕刻ILD114。由于蝕刻速率的這一差異，開口132可以延伸穿過ILD114和暴露源極/漏極區(qū)118而不會蝕刻位于硬掩模106和間隔件110下方的柵極堆疊件104或低k介電間隔件108。因此，在開口132的圖案化期間，硬掩模106和間隔件110可以用作保護層以防止(或者至少是減少)對柵極堆疊件104和低k介電間隔件108的破壞。

接下來，如圖21所示，如上所述，可以用諸如鎢、鋁、銅、金、銀、它們的合金及它們的組合等的導(dǎo)電材料填充開口132以形成電連接至下面的源極/漏極區(qū)118的接觸件116。因此，各個間隔件和源極/漏極接觸件可以形成為鄰近器件200中的柵極堆疊件104，其中，在形成其他間隔件110之后凹進低k介電間隔件。

圖22示出了根據(jù)各個實施例的用于形成柵極間隔件的工藝流程300。在步驟302中，在半導(dǎo)體襯底(例如，鰭102，其是下面的襯底的部分)上方形成偽柵極堆疊件(例如，偽柵極堆疊件122)。接下來，在步驟304中，在偽柵極堆疊件的上方形成低k介電層(例如，低k介電層126)并且低k介電層沿著偽柵極堆疊件的側(cè)壁延伸。在步驟306中，蝕刻低k介電層以在偽柵極堆疊件的相對側(cè)壁上形成低k介電間隔件(例如，間隔件108)。

在步驟308中，在低k介電間隔件的側(cè)壁上形成額外的介電間隔件(例如，間隔件110)。在一些實施例中，形成介電間隔件包括在蝕刻低k介電層以形成低k介電間隔件之后，沉積介電間隔層(例如，間隔層110)。在其他實施例中，形成介電間隔件包括在蝕刻低k介電層以形成低k介電間隔件之前，沉積介電間隔層。在任一實施例中，然后去除介電層的上部，以在低k介電間隔件的側(cè)壁上形成介電間隔件。

在步驟310中，以導(dǎo)電柵極堆疊件(例如，柵極堆疊件104)和位于導(dǎo)電柵極堆疊件的頂面上的硬掩模(例如，掩模106)替換偽柵極。在步驟312中，在圍繞導(dǎo)電柵極堆疊件的ILD(例如，ILD114)中蝕刻開口(例如，開口132)。開口可以暴露半導(dǎo)體襯底中的源極/漏極區(qū)。在一些實施例中，蝕刻開口可以進一步蝕刻硬掩模和介電間隔件，硬掩模和介電間隔件在蝕刻開口期間保護低k介電間隔件和導(dǎo)電柵極堆疊件免受破壞。在步驟314中，在開口中形成接觸件(例如，接觸件116)。

各個實施例包括位于導(dǎo)電柵極堆疊件的相對側(cè)壁上的柵極間隔件和鄰近柵極間隔件的源極/漏極接觸件。柵極間隔件包括有利地降低導(dǎo)電柵極堆疊件和源極/漏極接觸件之間的寄生電容的低k介電間隔件。在導(dǎo)電柵極堆疊件上方形成硬掩模。將低k介電間隔件凹進為低于硬掩模，并且在一些實施例中，硬掩?？梢赃M一步形成在低k介電間隔件的頂部上。可以在低k介電間隔件的側(cè)壁上形成額外的介電材料(例如，額外的柵極間隔件)。硬掩模和額外的介電材料在形成源極/漏極接觸件期間保護低k介電間隔件和導(dǎo)電柵極堆疊件免受蝕刻破壞。因此，可以降低示例性器件中的寄生電容和制造缺陷。

根據(jù)一個實施例，一種器件包括：在半導(dǎo)體襯底上方延伸的柵極堆疊件，設(shè)置在柵極堆疊件的頂面上的硬掩模，位于柵極堆疊件的側(cè)面上的低k介電間隔件。低k介電間隔件的頂部低于硬掩模的上表面。該器件還包括鄰近柵極堆疊件電連接至源極/漏極區(qū)的接觸件。接觸件在低k介電間隔件上方橫向地延伸，并且介電材料設(shè)置在接觸件和低k介電間隔件之間。介電材料比低k介電間隔件對蝕刻具有更高的選擇性。

根據(jù)另一實施例，一種器件包括：具有源極/漏極區(qū)的半導(dǎo)體襯底和柵極堆疊件。柵極堆疊件形成為鄰近源極/漏極區(qū)。該器件還包括設(shè)置在柵極堆疊件上方的硬掩模，電連接至源極/漏極區(qū)的源極/漏極接觸件和設(shè)置在源極/漏極接觸件和柵極堆疊件之間的低k介電間隔件。源極/漏極接觸件在低k介電間隔件上方橫向地延伸，并且，低k介電間隔件的頂部低于硬掩模。介電間隔件至少部分地設(shè)置在低k介電間隔件和源極/漏極接觸件之間，并且介電間隔件包括具有比低k介電間隔件更高的介電常數(shù)的材料。

根據(jù)另一個實施例，一種方法包括在半導(dǎo)體襯底上方形成偽柵極堆疊件，在偽柵極堆疊件上方形成低k介電層并且低k介電層沿著偽柵極堆疊件的側(cè)壁延伸和蝕刻低k介電層以形成低k介電間隔件。低k介電間隔件的頂部凹進為低于偽柵極堆疊件的頂面。該方法還包括在低k介電間隔件的側(cè)壁上形成介電間隔件，形成層間電介質(zhì)，以導(dǎo)電柵極堆疊件和位于導(dǎo)電柵極堆疊件上方的硬掩模替換偽柵極堆疊件，在ILD中蝕刻開口以暴露半導(dǎo)體襯底的源極/漏極區(qū)，和在開口中形成接觸件。硬掩模和介電間隔件在開口的蝕刻期間保護低k介電間隔件。

前述概述了數(shù)個實施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域的那些普通技術(shù)人員應(yīng)當(dāng)理解，他們可以容易地使用本發(fā)明作為設(shè)計或修改其他方法和結(jié)構(gòu)的基礎(chǔ)，以執(zhí)行相同的目的和/或?qū)崿F(xiàn)本文所引入的實施例的相同優(yōu)點。本領(lǐng)域的那些普通技術(shù)人員也應(yīng)該認(rèn)識到，這樣的等效構(gòu)造不背離本發(fā)明的精神和范圍，并且他們可以在不背離本發(fā)明的精神和范圍的前提下進行各種改變、替換和變更。