本發(fā)明涉及顯示設(shè)備技術(shù)領(lǐng)域，更具體地說，涉及一種顯示裝置、顯示面板、陣列基板及其制作方法。

背景技術(shù)：

現(xiàn)有技術(shù)中公開了一種陣列基板，該陣列基板包括基板、設(shè)置在基板上的多條柵極線、多條數(shù)據(jù)線以及由多條柵極線和多條數(shù)據(jù)線絕緣交叉限定出的多個像素單元，每一個像素單元都包括像素電極和薄膜晶體管。當(dāng)然，該陣列基板還包括向多個像素單元提供公共電壓的公共電極等。

參考圖1，圖1為上述陣列基板的剖面結(jié)構(gòu)示意圖，其中，薄膜晶體管包括設(shè)置在基板10上的半導(dǎo)體層110、設(shè)置在半導(dǎo)體層110上的柵極111以及設(shè)置在柵極111上的源極112和漏極113。其中，半導(dǎo)體層110和柵極111之間具有柵極絕緣層114，源極112和漏極113位于同一層，二者與柵極111之間具有層間絕緣層115，漏極113與公共電極12之間具有平坦化層13，公共電極12和像素電極14之間具有鈍化層15，像素電極14通過貫穿鈍化層15、公共電極12和平坦化層13的過孔140與漏極113電連接。

隨著人們對顯示器件像素的要求越來越高，陣列基板上像素單元的面積越來越小，從而使得過孔140的尺寸L越來越小，這樣就會導(dǎo)致像素電極14和漏極113之間的接觸電阻較大。并且，過小的尺寸L容易導(dǎo)致過孔140出現(xiàn)斷線等問題，進(jìn)而導(dǎo)致像素電極14和漏極113接觸異常。雖然增大過孔140的尺寸L可以解決接觸電阻大和接觸異常的問題，但是，增大過孔140的尺寸L又容易導(dǎo)致源極112和漏極113短接，影響薄膜晶體管的性能。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種顯示裝置、顯示面板、陣列基板及其制作方法，以在增大像素電極和漏極之間過孔尺寸的同時，避免源極和漏極的短接。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種陣列基板，包括基板以及設(shè)置在所述基板上的多個薄膜晶體管；

所述薄膜晶體管包括半導(dǎo)體層、柵極、源極和漏極，所述半導(dǎo)體層設(shè)置在所述基板的表面，所述源極和所述漏極依次設(shè)置在所述半導(dǎo)體層的表面，且所述源極和所述半導(dǎo)體層之間具有絕緣層，所述漏極和所述源極之間具有平坦化層；

所述源極通過貫穿所述絕緣層的第一過孔與所述半導(dǎo)體層連接，所述漏極通過貫穿所述平坦化層和所述絕緣層的第二過孔與所述半導(dǎo)體層連接。

一種顯示面板，包括陣列基板以及與所述陣列基板相對設(shè)置的對向基板，所述陣列基板為如上所述的陣列基板。

一種顯示裝置，包括如上所述的顯示面板。

一種陣列基板的制作方法，應(yīng)用于如上所述的陣列基板，所述制作方法包括：

提供基板；

在所述基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極，所述源極通過貫穿所述絕緣層的第一過孔與所述半導(dǎo)體層連接，所述漏極通過貫穿所述平坦化層和所述絕緣層的第二過孔與所述半導(dǎo)體層連接。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點：

本發(fā)明所提供的顯示裝置、顯示面板、陣列基板及其制作方法，由于源極和漏極依次設(shè)置在半導(dǎo)體層的表面，即漏極和源極位于不同層，且源極和漏極之間具有絕緣的平坦化層，因此，即便增大漏極與像素電極之間過孔的尺寸也不會導(dǎo)致源極和漏極短接，從而可以通過增大漏極與像素電極之間過孔的尺寸，來解決漏極與像素電極之間接觸電阻過大以及容易出現(xiàn)接觸異常的問題。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有的一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的陣列基板的俯視結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種薄膜晶體管的剖面結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的另一種薄膜晶體管的剖面結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的又一種薄膜晶體管的剖面結(jié)構(gòu)示意圖；

圖6為本發(fā)明實施例提供的一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖7為本發(fā)明實施例提供的另一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖8為本發(fā)明實施例提供的一種顯示面板的剖面結(jié)構(gòu)示意圖；

圖9為本發(fā)明實施例提供的另一種顯示面板的剖面結(jié)構(gòu)示意圖；

圖10為本發(fā)明實施例提供的陣列基板的制作方法的流程圖；

圖11為本發(fā)明實施例提供的一種薄膜晶體管的制作方法的流程圖；

圖12為本發(fā)明實施例提供的另一種薄膜晶體管的制作方法的流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明的實施例提供了一種陣列基板，參考圖2，圖2為本發(fā)明實施例提供的陣列基板的俯視結(jié)構(gòu)示意圖，該陣列基板包括基板20、設(shè)置在基板20上的多條柵極線21、多條數(shù)據(jù)線22、由多條柵極線21和多條數(shù)據(jù)線22絕緣交叉限定出的多個像素單元23、與多個像素單元23對應(yīng)設(shè)置的公共電極24、與多條柵極線相連的柵極驅(qū)動電路25和與多條數(shù)據(jù)線22相連的顯示驅(qū)動芯片，顯示驅(qū)動芯片中包括數(shù)據(jù)驅(qū)動電路26等。

其中，每一個像素單元23又包括像素電極230和薄膜晶體管231。柵極驅(qū)動電路25通過柵極線21向相應(yīng)的薄膜晶體管231提供掃描信號，以控制薄膜晶體管231開啟。薄膜晶體管231開啟后，數(shù)據(jù)驅(qū)動電路26通過數(shù)據(jù)線22和薄膜晶體管231向相應(yīng)的像素電極230提供數(shù)據(jù)信號，以使像素電極230和公共電極24之間形成驅(qū)動像素單元23進(jìn)行圖像顯示的電場。

參考圖3，圖3為本發(fā)明實施例提供的一種薄膜晶體管的剖面結(jié)構(gòu)示意圖，該薄膜晶體管231包括半導(dǎo)體層2310、柵極2311、源極2312和漏極2313，其中，半導(dǎo)體層2310設(shè)置在基板20的表面，源極2312和漏極2313依次設(shè)置在半導(dǎo)體層2310的表面，且源極2312和半導(dǎo)體層2310之間具有絕緣層2314，漏極2313和源極2312之間具有平坦化層2315。

其中，源極2312通過貫穿絕緣層2314的第一過孔A1與半導(dǎo)體層2310連接，漏極2313通過貫穿平坦化層2315和絕緣層2314的第二過孔A2與半導(dǎo)體層2310連接。并且，需要說明的是，基板20和半導(dǎo)體層2310之間還具有遮光層201以及設(shè)置在遮光層201表面的緩沖層202，其中，遮光層201用于阻擋背光模組出射的背光影響半導(dǎo)體層2310的性能。

在圖3所示的結(jié)構(gòu)中，柵極2311設(shè)置在源極2312和半導(dǎo)體層2310之間，并且，柵極2311與半導(dǎo)體層2310之間具有柵極絕緣層2314a，柵極2311和源極2312之間具有層間絕緣層2314b，也就是說，絕緣層2314包括柵極絕緣層2314a和層間絕緣層2314b。基于此，源極2312通過貫穿柵極絕緣層2314a和層間絕緣層2314b的第一過孔A1與半導(dǎo)體層2310連接，漏極2313通過貫穿平坦化層2315、柵極絕緣層2314a和層間絕緣層2314b的第二過孔A2與半導(dǎo)體層2310連接。

其中，圖3所示的薄膜晶體管為頂柵結(jié)構(gòu)的薄膜晶體管，由于其柵極2311、源極2312和漏極2313位于半導(dǎo)體層2310的同一側(cè)，因此，該薄膜晶體管具有開啟電壓較低和工作電流較大等優(yōu)點。當(dāng)然，本發(fā)明并不僅限于此，在其他實施例中，薄膜晶體管還可以為底柵結(jié)構(gòu)的薄膜晶體管。

本實施例提供的薄膜晶體管，由于采用新的膜層來形成漏極2313，采用與源極2312不同的膜層來搭接半導(dǎo)體層2310，漏極2313與源極2312形成錯層，可以增加與源極2312同層的數(shù)據(jù)線走線的寬度，降低了源極、數(shù)據(jù)線金屬層在層間絕緣層處的斷線風(fēng)險。如圖4所示，圖4為本發(fā)明實施例提供的另一種薄膜晶體管的剖面結(jié)構(gòu)示意圖，其中，柵極2311設(shè)置在半導(dǎo)體層2310和基板20之間，并且，柵極2311和半導(dǎo)體層2310之間具有柵極絕緣層2314a。此時，源極2312和半導(dǎo)體層2310之間的絕緣層2314為層間絕緣層。由于柵極2311、源極2312和漏極2313位于半導(dǎo)體層2310的不同側(cè)，因此，柵極2311、源極2312和漏極2313相互之間的寄生電容較小，薄膜晶體管的性能更穩(wěn)定。

在圖3和圖4所示的結(jié)構(gòu)中，可以在形成平坦化層2315之后，通過一次刻蝕工藝在第二過孔A2對應(yīng)的區(qū)域進(jìn)行刻蝕形成第二過孔A2，當(dāng)然，本發(fā)明并不僅限于此，在其他實施例中，可以通過兩次刻蝕工藝形成第二過孔A2。

以圖3所示結(jié)構(gòu)的薄膜晶體管為例進(jìn)行說明，在對第一過孔A1對應(yīng)區(qū)域的柵極絕緣層2314a和層間絕緣層2314b進(jìn)行刻蝕形成第一過孔A1的同時，對第二過孔A2對應(yīng)區(qū)域的柵極絕緣層2314a和層間絕緣層2314b進(jìn)行刻蝕形成第一子過孔A21，然后在層間絕緣層2314b表面形成源極2312，在形成源極2312的過程中，部分源極材料會填充到第一子過孔A21中。之后在源極2312表面形成平坦化層2315，對第一子過孔A21對應(yīng)區(qū)域的平坦化層2315進(jìn)行刻蝕形成第二子過孔A22，該第二子過孔A22與第一子過孔A21連通，之后在平坦化層2315表面形成漏極2313，在此過程中，漏極材料會填充到第二子過孔A22中。由于源極材料和漏極材料都為導(dǎo)電的金屬材料，因此，漏極2313和半導(dǎo)體層2310可通過第一子過孔A21和第二子過孔A22電連接。

基于此，參考圖5，圖5為本發(fā)明實施例提供的又一種薄膜晶體管的剖面結(jié)構(gòu)示意圖。第二過孔A2包括第一子過孔A21和第二子過孔A22，第一子過孔A21貫穿絕緣層2314即柵極絕緣層2314a和層間絕緣層2314b，第二子過孔A22貫穿平坦化層2315，且第一子過孔A21和第二子過孔A22相互連通。通過兩次刻蝕工藝形成第二過孔A2時，由于每次刻蝕的膜層厚度都較小，因此，可以減少刻蝕時光刻膠層的厚度，不僅降低了光刻膠殘留的風(fēng)險，而且不容易出現(xiàn)第二過孔A2斷線的問題，并且，先形成第一子過孔A21，可以使得后續(xù)制程對半導(dǎo)體層2310的影響較小，此外，由于第二子過孔A22形成在第一子過孔A21上方，并且，漏極2313的厚度可調(diào)節(jié)，因此，不易出現(xiàn)第二子過孔A22上方的像素電極230等膜層斷裂的問題。

下面以圖3所示的薄膜晶體管231為例對陣列基板的結(jié)構(gòu)進(jìn)行說明，如圖6所示，圖6為本發(fā)明實施例提供的一種陣列基板的剖面結(jié)構(gòu)示意圖，該陣列基板還包括依次設(shè)置在漏極2313表面的第一鈍化層2301和像素電極230，以及設(shè)置在像素電極表面的第二鈍化層240和公共電極24。其中，像素電極230通過貫穿第一鈍化層2301的第三過孔A3與漏極2313連接?；诖?，當(dāng)薄膜晶體管231開啟時，源極2312和漏極2313通過第一過孔A1、半導(dǎo)體層2310和第二過孔A2導(dǎo)通，數(shù)據(jù)線22輸入的數(shù)據(jù)信號通過導(dǎo)通的源極2312和漏極2313以及第三過孔A3傳輸至像素電極230。

在本發(fā)明的另一實施例中，如圖7所示，圖7為本發(fā)明實施例提供的另一種陣列基板的剖面結(jié)構(gòu)示意圖，該陣列基板還包括依次設(shè)置在漏極2313表面的第二鈍化層241、公共電極24、第一鈍化層2301和像素電極230。其中，像素電極230通過貫穿第二鈍化層241、公共電極24和第一鈍化層2301的第四過孔A4與漏極2313連接，且像素電極230與公共電極24相互絕緣。

在圖6和圖7所示的結(jié)構(gòu)中，由于源極2312和漏極2313位于不同層，且源極2312和漏極2313之間具有絕緣的平坦化層2315，因此，即便增大漏極2313與像素電極230之間的第三過孔A3或第四過孔A4的尺寸L1也不會導(dǎo)致源極2312和漏極2313短接，從而可以通過適當(dāng)增大第三過孔A3或第四過孔A4的尺寸L1，來解決漏極2313與像素電極230之間接觸電阻過大以及容易出現(xiàn)接觸異常的問題。

需要說明的是，本實施例中的半導(dǎo)體層2310為多晶硅層，柵極絕緣層2314a、層間絕緣層2314b、平坦化層2315、第一鈍化層2301和第二鈍化層240都是由絕緣材料制作而成的，其具體材料本發(fā)明并不限定。

本發(fā)明所提供的陣列基板，由于源極和漏極依次設(shè)置在半導(dǎo)體層的表面，即漏極和源極不同層，且源極和漏極之間具有絕緣的平坦化層，因此，即便增大漏極與像素電極之間過孔的尺寸也不會導(dǎo)致源極和漏極短接，從而可以通過適當(dāng)增大漏極與像素電極之間過孔的尺寸，來解決漏極與像素電極之間接觸電阻過大以及容易出現(xiàn)接觸異常的問題。

本發(fā)明實施例還提供了一種顯示面板，該顯示面板包括陣列基板以及與該陣列基板相對設(shè)置的對向基板，該陣列基板為上述任一實施例提供的陣列基板。其中，對向基板可以為彩膜基板，顯示面板可以為液晶顯示面板，也可以為LED(Light Emitting Diode，發(fā)光二極管)或OLED(Organic Light-Emitting Diode，有機(jī)發(fā)光二極管)顯示面板等。

以顯示面板為液晶顯示面板為例進(jìn)行說明，如圖8和圖9所示，圖8為本發(fā)明實施例提供的一種顯示面板的剖面結(jié)構(gòu)示意圖，圖9為本發(fā)明實施例提供的另一種顯示面板的剖面結(jié)構(gòu)示意圖，該顯示面板包括陣列基板1、對向基板2以及設(shè)置在陣列基板1和對向基板2之間的多個支撐物3、液晶層等(圖中未示出)，該支撐物3與陣列基板1接觸的一端位于相鄰的兩個第二過孔A2之間。

如圖8和圖9所示，第二過孔A2以及第二過孔A2上方的像素電極230等形成凸起B(yǎng)1，而在相鄰的兩個第二過孔A2之間，由于漏極形成的突起，相對應(yīng)的，會在相鄰兩個過孔A2之間形成凹陷B2。并且凸起B(yǎng)1可以由漏極金屬厚度調(diào)節(jié)，漏極金屬厚度越厚，相應(yīng)的形成的突起B(yǎng)1就越高。凹陷B2位于兩個凸起B(yǎng)1之間，相應(yīng)的凹陷B2就會越深。如圖8所示，支撐物3與陣列基板1接觸的一端可以嵌合在相鄰的兩個第二過孔A2對應(yīng)的兩個凸起B(yǎng)1之間，即限定在凹陷B2之內(nèi)，以通過兩個第二過孔A2對應(yīng)的兩個凸起B(yǎng)1限制支撐物23滑動，避免由于支撐物23滑動導(dǎo)致的漏光問題。或者，如圖9所示，支撐物3與陣列基板1接觸的一端可以與相鄰兩個突起B(yǎng)1接觸，即支撐物3與陣列基板具有兩個支撐點，由于陣列基板1與支撐物3接觸的表面不是平滑的表面，而是具有凹凸起伏的表面，因此，也可以起到限制支撐物23滑動的作用。

并且，如圖8和圖9所示，相比圖1中現(xiàn)有技術(shù)的顯示面板，像素電極230通過鈍化層即可與位于平坦化層2315上的漏極2313電連接，不同于現(xiàn)有技術(shù)中像素電極需要穿過鈍化層以及平坦化層才與漏極電連接。由于鈍化層厚度大大小于平坦化層厚度，提高了過孔連接的可靠性。

本發(fā)明所提供的顯示面板，不僅可以通過適當(dāng)增大漏極與像素電極之間過孔的尺寸，來解決漏極與像素電極之間接觸電阻過大以及容易出現(xiàn)接觸異常的問題，而且，還可以通過設(shè)置膜層的厚度以及相鄰兩個第二過孔之間的尺寸或支撐物與陣列基板接觸的一端的尺寸，使得支撐物與陣列基板接觸的一端嵌合在相鄰的兩個第二過孔之間，進(jìn)而可以限制支撐物滑動，避免由于支撐物滑動導(dǎo)致的漏光問題。

本發(fā)明實施例還提供了一種顯示裝置，包括上述實施例提供的顯示面板。

本發(fā)明實施例還提供了一種陣列基板的制作方法，應(yīng)用于上述任一實施例提供的陣列基板，如圖10所示，圖10為本發(fā)明實施例提供的陣列基板的制作方法的流程圖，該制作方法包括：

S101：提供基板；

S102：在所述基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極，源極通過貫穿絕緣層的第一過孔與半導(dǎo)體層連接，漏極通過貫穿平坦化層和絕緣層的第二過孔與半導(dǎo)體層連接。

其中，薄膜晶體管包括半導(dǎo)體層、柵極、源極和漏極等，也就是說，在基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極的過程就是在基板表面形成薄膜晶體管的過程，在本發(fā)明的一個實施例中，如圖11所示，圖11為本發(fā)明實施例提供的一種薄膜晶體管的制作方法的流程圖，在基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極的過程包括：

S110：在所述基板表面依次形成半導(dǎo)體層和絕緣層；

S111：對所述絕緣層進(jìn)行刻蝕，形成貫穿所述絕緣層的第一過孔；

S112：在所述絕緣層表面形成源極，以使所述源極通過所述第一過孔與所述半導(dǎo)體層連接；

S113：在所述源極表面形成平坦化層；

S114：對所述平坦化層和所述絕緣層進(jìn)行刻蝕，形成貫穿所述平坦化層和所述絕緣層的第二過孔；

S115：在所述平坦化層表面形成漏極，以使所述漏極通過所述第二過孔與所述半導(dǎo)體層連接。

參考圖3，先在基板20表面依次形成遮光層201、緩沖層202、半導(dǎo)體層2310、柵極絕緣層2314a、柵極2311和層間絕緣層2314b，然后對絕緣層2314即柵極絕緣層2314a和層間絕緣層2314b進(jìn)行刻蝕，形成貫穿絕緣層2314的第一過孔A1，在層間絕緣層2314b表面形成源極2312，以使源極2312通過第一過孔A1與半導(dǎo)體層2310連接，在源極2312表面形成平坦化層2315，對第二過孔A2對應(yīng)區(qū)域的平坦化層2315和絕緣層2314進(jìn)行刻蝕，形成貫穿平坦化層2315和絕緣層2314的第二過孔A2，在平坦化層2315表面形成漏極2313，以使漏極2313通過第二過孔A2與半導(dǎo)體層2310連接。

在本發(fā)明的另一實施例中，如圖12所示，圖12為本發(fā)明實施例提供的另一種薄膜晶體管的制作方法的流程圖，在所述基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極包括：

S120：在所述基板表面依次形成半導(dǎo)體層和絕緣層；

S121：對所述絕緣層進(jìn)行刻蝕，形成貫穿所述絕緣層的第一過孔和第二子過孔；

S122：在所述絕緣層表面形成源極，以使所述源極通過所述第一過孔與所述半導(dǎo)體層連接；

S123：在所述源極表面形成平坦化層；

S124：對所述第一子過孔對應(yīng)區(qū)域的平坦化層進(jìn)行刻蝕，形成貫穿所述平坦化層且與所述第一子過孔連接的第二子過孔；

S125：在所述平坦化層表面形成漏極，以使所述漏極通過所述第二子過孔和所述第一子過孔與所述半導(dǎo)體層連接。

參考圖5，在基板20表面依次形成遮光層201、緩沖層202、半導(dǎo)體層2310、柵極絕緣層2314a、柵極2311和層間絕緣層2314b，然后對絕緣層2314即柵極絕緣層2314a和層間絕緣層2314b進(jìn)行刻蝕，形成貫穿絕緣層2314的第一過孔A1和第一子過孔A21，在絕緣層2314表面形成源極2312，以使源極2312通過第一過孔A1與半導(dǎo)體層2310連接，在形成源極2312的過程中，部分源極材料會填充到第一子過孔A21中。之后在源極2312表面形成平坦化層2315，對第一子過孔A21對應(yīng)區(qū)域的平坦化層2315進(jìn)行刻蝕，形成貫穿平坦化層2315且與第一子過孔A21連接的第二子過孔A22，之后在平坦化層2315表面形成漏極2313，在此過程中，部分漏極材料會填充到第二子過孔A22中。由于源極材料和漏極材料都為導(dǎo)電的金屬材料，因此，漏極2313和半導(dǎo)體層2310可通過第一子過孔A21和第二子過孔A22電連接。

在本實施例提供的一種陣列基板的制作方法中，在基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極之后，還包括：

在所述漏極表面形成第一鈍化層；

對所述第一鈍化層進(jìn)行刻蝕，形成貫穿所述第一鈍化層的第三過孔；

在所述第一鈍化層表面形成像素電極，以使所述像素電極通過所述第三過孔與所述漏極連接。

參考圖6，在漏極2313表面形成第一鈍化層2301，對第一鈍化層2301進(jìn)行刻蝕，形成貫穿第一鈍化層2301的第三過孔A3，在第一鈍化層2301表面形成像素電極230，以使像素電極230通過第三過孔A3與漏極2313連接。

在本實施例提供的另一種陣列基板的制作方法中，在基板表面依次形成半導(dǎo)體層、絕緣層、源極、平坦化層和漏極之后，還包括：

在所述漏極表面依次形成第二鈍化層、公共電極和第一鈍化層；

對所述第一鈍化層、公共電極和第二鈍化層進(jìn)行刻蝕，形成貫穿所述第一鈍化層、所述公共電極和所述第二鈍化層的第四過孔；

在所述第一鈍化層表面形成像素電極，以使所述像素電極通過所述第四過孔與所述漏極連接，所述像素電極與所述公共電極絕緣。

參考圖7，在漏極2313表面依次形成第二鈍化層241、公共電極24和第一鈍化層2301，對第一鈍化層2301、公共電極24和第二鈍化層241進(jìn)行刻蝕，形成貫穿第一鈍化層2301、公共電極24和第二鈍化層241的第四過孔A4，在第一鈍化層2301表面形成像素電極230，以使像素電極230通過第四過孔A4與漏極2313連接。

其中，像素電極230與公共電極24絕緣，可選的，可在形成公共電極24之后，對公共電極24與第四過孔A4對應(yīng)的區(qū)域進(jìn)行刻蝕，以避免公共電極24通過第四過孔A4中的導(dǎo)電材料與像素電極230連接。

本發(fā)明所提供的陣列基板的制作方法，在半導(dǎo)體層的表面依次形成源極和漏極，使得漏極和源極不同層，且由于源極和漏極之間具有絕緣的平坦化層，因此，即便增大漏極與像素電極之間過孔的尺寸也不會導(dǎo)致源極和漏極短接，從而可以通過適當(dāng)增大漏極與像素電極之間過孔的尺寸，來解決漏極與像素電極之間接觸電阻過大以及容易出現(xiàn)接觸異常的問題。

本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。