本發(fā)明涉及功率半導(dǎo)體器件
技術(shù)領(lǐng)域：
，具體涉及一種具有雙層絕緣層結(jié)構(gòu)的抗總劑量輻照的VDMOS器件。
背景技術(shù)：
：功率VDMOS是垂直導(dǎo)電的雙擴(kuò)散功率器件，其兼有雙極晶體管和MOS晶體管的優(yōu)點(diǎn)，具有輸入阻抗高、驅(qū)動(dòng)功率低、開關(guān)速度快、熱穩(wěn)定性好等特點(diǎn)，使其在航空、航天等極端復(fù)雜的環(huán)境下應(yīng)用越來越廣泛。但是無法避免的在宇宙空間存在著大量的帶電粒子及宇宙射線，它的一些電學(xué)特性在輻照環(huán)境下會(huì)退化，主要表現(xiàn)包括：閾值電壓降低、跨到降低、亞閾值電流增大、1/f噪聲增大。VDMOS器件的總劑量輻照效應(yīng)主要是氧化層內(nèi)部及界面存在的陷阱在半導(dǎo)體器件受輻照后誘導(dǎo)產(chǎn)生的電荷的俘虜作用，電荷俘虜過程較為復(fù)雜。其物理過程可以大概分為以下四步：1、MOSFET器件在受輻射后，其SiO2氧化層中會(huì)有大量的電子-空穴對(duì)被激發(fā)，通常情況下，電子的運(yùn)動(dòng)速度會(huì)遠(yuǎn)遠(yuǎn)大于空穴的運(yùn)動(dòng)速度，因此空穴在氧化層內(nèi)形成陷阱電荷；2、輻射過程產(chǎn)生的一部分空穴在氧化層內(nèi)運(yùn)動(dòng)時(shí)會(huì)與某些缺陷反應(yīng)并釋放質(zhì)子；3、在器件襯底的電子不能隧穿與空穴復(fù)合，這部分空穴在界面附近以質(zhì)子的形式存在，并向Si/SiO2界面移動(dòng)，形成陷阱電荷。大量研究結(jié)果表明，半導(dǎo)體在受輻射損傷會(huì)引起其性能退化甚至失效。在輻射環(huán)境下工作的半導(dǎo)體或者集成電路，一般都會(huì)碰到各種各樣的粒子及光子，它們以不同的路徑通過半導(dǎo)體器件或者集成電路，并且以不同方式損傷動(dòng)能，從而在半導(dǎo)體器件或者集成電路內(nèi)產(chǎn)生各種類型的輻射損傷。概略得講，可以將半導(dǎo)體器件的輻射損傷分為電離損傷和位移損傷。因此，如何提高半導(dǎo)體功率器件的抗輻射能力具有至關(guān)重要的意義，抗輻射技術(shù)是航天及核領(lǐng)域應(yīng)用研究的重點(diǎn)。由此可見，對(duì)VDMOS器件的輻射效應(yīng)及抗輻射技術(shù)的研究將有助于提高電子元器件的質(zhì)量和可靠性，因此研究VDMOS器件的輻射效應(yīng)尤為重要。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的在于提供一種具有雙層絕緣層結(jié)構(gòu)的抗總劑量輻照的VDMOS器件，其是在傳統(tǒng)的VDMOS器件基礎(chǔ)上，絕緣層采用BPSG并且在上面低壓沉積Si3N4層(氮化硅絕緣層)，與傳統(tǒng)工藝的VDMOS結(jié)構(gòu)相比，通過采用雙層的絕緣層可以改善器件在受輻照產(chǎn)生氧化陷阱電荷和界面陷阱電荷的數(shù)量，改善了絕緣層和Si接觸表面的界面效應(yīng)。提高了器件的抗輻照能力，擴(kuò)大了器件的應(yīng)用領(lǐng)域。為實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案如下：一種具有雙層絕緣層結(jié)構(gòu)的抗總劑量輻照VDMOS器件，包括襯底、外延層、P-body區(qū)、N+源區(qū)、柵氧化層、多晶硅柵電極、絕緣層和金屬化源極電極，所述多晶硅柵電極與金屬化源極電極之間的絕緣層采用Si3N4/BPSG雙層絕緣層結(jié)構(gòu)。所述氮化硅/BPSG雙層絕緣層結(jié)構(gòu)是由與多晶硅柵電極接觸的BPSG層以及與金屬化源極電極接觸的Si3N4層復(fù)合而成，其中：Si3N4層的厚度為90-110nm，BPSG層的厚度為520-580nm。所述BPSG層是采用化學(xué)氣相沉積工藝(CVD)在多晶硅柵電極上制備；化學(xué)氣相沉積工藝過程中：采用的原料氣體為SiH4、O2、PH3和B2H6，沉積溫度為400℃-430℃；沉積后進(jìn)行回流，回流條件為：回流溫度800℃-900℃，回流的高溫條件把雜質(zhì)擴(kuò)散和各種缺陷減少到最少。所述Si3N4層是采用化學(xué)氣相沉積工藝(CVD)在BPSG層上沉積，沉積工藝條件為：功率為380w，壓強(qiáng)為5Torr，沉積時(shí)間10s。本發(fā)明VDMOS器件的金屬化源極電極采用的材料為Al，其厚度為2-3.5μm。金屬化源極電極上表面沉積鈍化層，所述鈍化層為Si3N4/SiO2鈍化層，其中沉積的Si3N4層厚度為540-660nm，SiO2層的厚度360-440nm。本發(fā)明VDMOS器件的外延片采用的摻雜濃度為2.4Ω·cm，厚度為14μm，為N型襯底、N型外延。本發(fā)明設(shè)計(jì)機(jī)理如下：由于制備SiO2柵氧化層中具有很多Na+等可動(dòng)離子，這些Na+在SiO2中有很高的擴(kuò)散系數(shù)，它們會(huì)對(duì)輻照產(chǎn)生的氧化層正電荷以及界面陷阱電荷的數(shù)量及位置產(chǎn)生影響，導(dǎo)致表面勢(shì)發(fā)生變化，界面處的復(fù)合速率增加，導(dǎo)致VDMOS閾值電壓Vth發(fā)生改變，而采用BPSG做絕緣層可以吸收柵氧化層中Na+，將SiO2中的Na+吸收到BPSG絕緣層中，減少Na+的影響。Na+在BPSG中具有很高的溶解度，遠(yuǎn)遠(yuǎn)大于Na+在SiO2中的溶解度。因此，在形成BPSG絕緣層的過程中，SiO2中的Na+就被BPSG膜吸收。SiO2中的可動(dòng)Na+就減少了，BPSG絕緣層中除了具有磷原子外還有硼原子，磷原子的作用是吸收Na+，硼原子的作用是降低回流溫度，這些原子形成的氧化物P2O5，B2O3，可以吸收空氣中的水分，因此為了解決吸潮問題，在BPSG膜的上面再沉積一層Si3N4，同時(shí)采用Si3N4也可以起到隔絕Na+的進(jìn)入以及保護(hù)BPSG的作用。附圖說明圖1為傳統(tǒng)的VDMOS器件結(jié)構(gòu)示意圖。圖2為本發(fā)明抗總劑量輻照的VDMOS器件結(jié)構(gòu)示意圖。圖中：1-金屬化漏極；2-Na+襯底；3-N-外延層；4-p-body區(qū)；5-N+源區(qū)；6-柵氧化層；7-多晶硅柵電極；8-絕緣層；81-BPSG層；82-Si3N4層；9-金屬化源極電極。具體實(shí)施方式以下結(jié)合附圖和實(shí)施例詳述本發(fā)明。本發(fā)明是在傳統(tǒng)VDMOS的基礎(chǔ)上，將絕緣層采用Si3N4/BPSG雙層絕緣層結(jié)構(gòu)代替，從而提高了VDMOS器件的抗總劑量輻照能力。傳統(tǒng)VDMOS器件的結(jié)構(gòu)如圖1所示，其絕緣層8一般采用二氧化硅，器件在輻射環(huán)境下工作時(shí)，容易產(chǎn)生不同方式的輻射損傷。本發(fā)明抗總劑量輻照的VDMOS器件，其基本結(jié)構(gòu)如圖2所示，包括N+襯底2，在N+襯底上外延的N-外延層3，以及P-body區(qū)4、N+源區(qū)5、柵氧化層6，柵氧化層6上面是多晶硅柵電極7，多晶硅電極7與金屬化源極電極9之間為Si3N4/BPSG雙層絕緣層結(jié)構(gòu)。所述Si3N4/BPSG雙層絕緣層結(jié)構(gòu)是由與多晶硅柵電極接觸的BPSG層81以及與金屬化源極電極9接觸的Si3N4層82復(fù)合而成，其中：Si3N4層的厚度為90-110nm，BPSG層的厚度為520-580nm。實(shí)施例1本實(shí)施例的抗總劑量輻照的VDMOS器件，其實(shí)現(xiàn)方式與常規(guī)VDMOS器件大致相同，只是在絕緣層的制備步驟有所區(qū)別，用雙層Si3N4/BPSG絕緣層代替了一層的SiO2絕緣層。采用后柵氧技術(shù)，具體工藝流程如表1表1序號(hào)工藝名稱序號(hào)工藝名稱1N+襯底制備11N+區(qū)離子注入2沉積外延層12p+區(qū)離子注入3生長(zhǎng)場(chǎng)氧13沉淀BPSG及回流4光刻P-body區(qū)14沉積Si3N45P-body區(qū)離子注入15刻蝕接觸孔6P-body區(qū)高溫阱推16濺射金屬7刻蝕有源區(qū)17刻蝕金屬8熱生長(zhǎng)柵氧化層18沉積Si3N4/SiO2鈍化層9沉積多晶硅并摻磷19刻蝕PAD10刻蝕多晶硅20背面金屬化襯底材料選用<100>晶向，襯底厚度選擇450±10μm，襯底雜質(zhì)選擇砷而不用磷，以避免磷在后續(xù)的高溫過程中向外延層的反擴(kuò)散太嚴(yán)重外延生長(zhǎng)N-：ρ＝2.4Ω·cm，d＝14um。生長(zhǎng)場(chǎng)氧化層，場(chǎng)氧化層厚度溫度條件為800℃-1000℃。光刻出環(huán)注入窗口，濕法腐蝕掉場(chǎng)環(huán)窗口上的氧化層，注入80KeV/1E14Ω/平方厘米的B+。使用光刻版刻出有源區(qū)，將有源區(qū)的場(chǎng)氧化層通過濕法腐蝕腐凈，濕法腐蝕時(shí)間為4’30”。生長(zhǎng)柵氧化層，柵氧厚度作C-V檢測(cè)，檢測(cè)柵氧化層厚度。此步需要重點(diǎn)做，VDMOS器件對(duì)柵氧化層要求非常高，需保證柵氧化層質(zhì)量，誤差不宜超大，浮動(dòng)不能超過10％，否則將影響閾值電壓，發(fā)生柵漏電現(xiàn)象此步需要用干氧制作。在低溫爐管中表面生長(zhǎng)多晶硅柵電極腐蝕多晶硅(p-區(qū))，采用LAM490干法腐蝕。通過自對(duì)準(zhǔn)工藝注入：75AS+120KeV/4E15，31p+70KeV/1E16。用化學(xué)氣相沉積工藝沉積硼磷硅玻璃(CVD，BPSG)，采用的氣體是SiH4+O2+PH3+B2H6，溫度：400℃-430℃，沉積厚度：550±30nm，回流條件：溫度：800℃-900℃，目的：通過高溫把雜質(zhì)擴(kuò)散和各種缺陷減少到最少。采用化學(xué)氣相沉積工藝沉積氮化硅(CVDSi3N4)，工藝條件：功率：380w，壓強(qiáng)：5Torr，時(shí)間10s，沉積厚度：100±10nm?？涛g出孔，以便后期金屬連線的制造。在孔及表面蒸發(fā)鋁，鋁厚3±0.3um。反刻Al5000rpm，刻出電極。中心區(qū)鋁連成一塊，代表VDMOS的源極。做合金，合金材料由硅鋁銅組成，其中鋁占98.5wt.％，硅占1wt.％，銅為0.5wt.％。芯片表面沉積Si3N4/SiO2鈍化層其中沉積Si3N4厚度為600±60nm，SiO2的厚度400±40nm?？坛鯬AD區(qū)域，腐蝕鈍化層，以備后面封裝連線。背面金屬化：Ti-Ni-Ag2KA-2KA-15KA。本實(shí)施例采用Si3N4/BPSG雙層絕緣層結(jié)構(gòu)可以起到多方面的作用：(1)由于SiO2氧化層中不可避免的具有很多Na+等可動(dòng)離子，這些Na+在SiO2中有很高的擴(kuò)散系數(shù)，可以自由的移動(dòng)，即可沿水平方向運(yùn)動(dòng)，也可以沿垂直方向運(yùn)動(dòng)，因此它們會(huì)對(duì)輻照產(chǎn)生的氧化層正電荷以及界面陷阱電荷的數(shù)量及位置產(chǎn)生影響，導(dǎo)致表面勢(shì)發(fā)生變化，界面處的復(fù)合速率增加，導(dǎo)致電流增益下降，而對(duì)于BPSG來說，它可以吸收Na+(包括柵氧內(nèi)部的Na+)這樣可以避免Na+引起的不良影響，(2)采用第二層絕緣層Si3N4也起到了隔絕的作用。同時(shí)由于BPSG中的磷原子的作用是吸收Na+，硼原子的作用是降低回流溫度，這些原子形成的氧化物P2O5和B2O3，可以吸收空氣中的水分，因此為了解決吸潮問題，在BPSG膜的上面再沉積一層Si3N4，同時(shí)采用Si3N4也可以起到隔絕Na+的作用。本發(fā)明并不限于上文討論的實(shí)施方式，以上對(duì)具體實(shí)施方式的描述旨在于未來描述和說明本發(fā)明涉及的技術(shù)方案?；诒景l(fā)明啟示的顯而易見的變換或替代也應(yīng)當(dāng)被認(rèn)為落入本發(fā)明的保護(hù)范圍。以上的具體實(shí)施方式用來揭示本發(fā)明的最佳實(shí)施方法，以使得本領(lǐng)域的普通技術(shù)人員能夠應(yīng)用本發(fā)明的多種實(shí)施方式以及多種替代方式來達(dá)到本發(fā)明的目的。當(dāng)前第1頁1 2 3