本發(fā)明涉及分立器件技術(shù)領(lǐng)域，具體涉及一種雙閾值VDMOS器件的制作方法。

背景技術(shù)：

VDMOS器件是分立器件的中的一個重要功率器件，使用范圍廣泛，功率VDMOS器件由于在耐壓、電流能力、導(dǎo)通電阻等方面固有的優(yōu)點，是武器裝備體系中不可或缺的關(guān)鍵基礎(chǔ)元器件，它為電子設(shè)備提供所需形式的電源和電機設(shè)備提供驅(qū)動，無論機載、艦載、星用、導(dǎo)彈還是雷達(dá)、衛(wèi)星等武器裝備，幾乎一切電子設(shè)備和電機設(shè)備都需要使用功率VDMOS器件。

常規(guī)的VDMOS器件是電壓控制器件，在柵極施加一定的電壓，使器件溝道表面反型，形成連接源區(qū)和漏區(qū)的導(dǎo)電溝道，其結(jié)構(gòu)如圖1。常規(guī)VDMOS器件為單閾值電壓控制，而隨著功率應(yīng)用設(shè)備對多功能性的要求，制備具有雙閾值的多功能VDMOS器件具有很大實際應(yīng)用價值。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種雙閾值VDMOS器件的制作方法，該方法打破常規(guī)器件單閾值控制，通過設(shè)計和工藝實現(xiàn)了VDMOS器件的雙閾值電壓控制，實現(xiàn)了其多功能的應(yīng)用，打開了器件多功能應(yīng)用的大門，簡化電路，更進(jìn)一步推進(jìn)產(chǎn)品小型化，推廣器件的廣泛使用。

本發(fā)明所采用的技術(shù)方案如下：

一種雙閾值VDMOS器件的制作方法，該方法首先在外延片上依次沉積柵氧化層和多晶硅，制備多晶硅柵極；然后形成P體區(qū)和N+源區(qū)，再在多晶硅上淀積絕緣層并在絕緣層兩端形成接觸孔，接觸孔內(nèi)賤射金屬鋁；其中：所述P體區(qū)的形成過程采用如下步驟后，獲得具有兩個閾值電壓的VDMOS器件：

(1)第一次光刻：制備多晶硅柵極后，光刻P-離子注入窗口，在柵極兩側(cè)形成兩個p阱區(qū)Ⅰ；

(2)第一次注入：在步驟(1)形成的兩個p阱區(qū)Ⅰ內(nèi)注入P型離子，退火后形成兩個P體區(qū)Ⅰ；

(3)第二次光刻：對步驟(2)形成的一個P體區(qū)Ⅰ再次進(jìn)行光刻，形成P-離子注入窗口；

(4)第二次注入：在步驟(3)形成的P-離子注入窗口中注入P型離子，退火后形成與另一側(cè)具有不同摻雜濃度的P體區(qū)Ⅱ。

步驟(2)中，在兩個p阱區(qū)Ⅰ內(nèi)注入P型離子的種類和劑量相同，形成的兩個P體區(qū)Ⅰ的摻雜濃度相同。

步驟(3)中形成的P-離子注入窗口與步驟(1)中同側(cè)窗口區(qū)域相同。

步驟(4)中注入的P型離子與步驟(2)中注入的P型離子種類相同時，P體區(qū)Ⅰ電壓VT1<P體區(qū)Ⅱ電壓VT2，隨著柵極電壓V_GS的增大，VT1先開啟，此時半個器件開始導(dǎo)通，此時閾值電壓為VT1，柵極電壓V_GS繼續(xù)增大，當(dāng)V_GS>VT2時，整體器件開始導(dǎo)通，閾值電壓為VT2。

步驟(4)中注入的P型離子與步驟(2)中注入的P型離子種類不同時，P體區(qū)Ⅰ電壓VT1>P體區(qū)Ⅱ電壓VT2，隨著柵極電壓V_GS的增大，VT2先開啟，此時半個器件開始導(dǎo)通，此時閾值電壓為VT2，柵極電壓V_GS繼續(xù)增大，當(dāng)V_GS>VT1時，整體器件開始導(dǎo)通，閾值電壓為VT1。

本發(fā)明方法設(shè)計思路如下：

P-濃度即VDMOS的溝道濃度，直接決定閾值電壓的大小。對VDMOS的P-區(qū)進(jìn)行濃度調(diào)整，在不更改整體工藝流程的情況下，實現(xiàn)P-的濃度變化，達(dá)到兩個自己設(shè)計的目標(biāo)濃度，從而實現(xiàn)雙閾值，實現(xiàn)多功能的VDMOS器件。

附圖說明

圖1為常規(guī)VDMOS器件結(jié)構(gòu)示意圖。

圖2為本發(fā)明雙閾值VDMOS的結(jié)構(gòu)圖。

圖中：G為柵極電壓，D為漏極電壓，S為源電壓。

具體實施方式

以下結(jié)合附圖和實施例詳述本發(fā)明。

常規(guī)VDMOS器件結(jié)構(gòu)如圖1，為單閾值控制器件，其制作工藝流程如下：

1、場氧：氧化層800nm，溫度1000℃；

2、P+環(huán)光刻：第一次光刻，光刻P+環(huán)；

3、P+注入：硼注入，注入能量80kev，注入劑量5E13；

4、P⁺退火：溫度1150℃，時間2小時，氧化層500nm；

5、Active光刻：第二次光刻，ACT光刻；

6、柵氧化：氧化層100nm，溫度850℃；

7、多晶硅淀積：多晶厚度650nm；

8、磷擴散：溫度870℃，通源30分鐘；

9、p-well光刻：第三次光刻，光刻p-well；

10、p-well注入：硼注入，注入能量80kev，注入劑量8E13；

11、p-well退火：溫度1150℃，時間2小時；

12、Source光刻：第四次光刻，源光刻；

13、Source注入：磷注入，注入能量65kev，注入劑量1E16；

14、退火：溫度890℃，時間30分鐘；

15、PSG淀積：厚度1000nm；

16、PSG退火：溫度890℃，時間30分鐘；

17、接觸孔光刻：第五次光刻，光刻孔；

18、濺射：濺射Al-Si-Cu,厚度3.0μm；

19、金屬光刻：第六次光刻，刻金屬連線；

20、合金：合金溫度420℃，時間30分鐘

21、鈍化：SIO₂/Si₃N₄雙層鈍化；

22、鈍化光刻：第七次光刻，刻出PAD點；

23、背面減?。簻p薄厚度320μm；

24、背面蒸發(fā)：TI-NI-Ag三層金屬。

在上述現(xiàn)有工藝的基礎(chǔ)上，本發(fā)明對第9-11步形成P體區(qū)的工藝過程進(jìn)行改進(jìn)，通過增加一次光刻P-well和再一次的P-注入，根據(jù)自己的設(shè)計要求，選擇注入劑量，最終獲得具有兩個閾值電壓的VDMOS器件(圖2)。具體工藝過程以VDMOS的單胞結(jié)構(gòu)說明如下：

(a)第一次光刻：制備多晶硅柵極后，光刻P-離子注入窗口，在柵極兩側(cè)形成兩個p阱區(qū)Ⅰ；

(b)第一次注入：在步驟(1)形成的兩個p阱區(qū)Ⅰ內(nèi)注入P型離子，退火后形成兩個P體區(qū)Ⅰ；在兩個p阱區(qū)Ⅰ內(nèi)注入P型離子的種類和劑量相同，形成的兩個P體區(qū)Ⅰ的摻雜濃度相同。

(c)第二次光刻：對步驟(2)形成的一個P體區(qū)Ⅰ再次進(jìn)行光刻，形成P-離子注入窗口(形成p阱區(qū)Ⅱ)；該P-離子注入窗口與步驟(1)中同側(cè)窗口區(qū)域相同。

(d)第二次注入：在步驟(3)形成的P-離子注入窗口中(p阱區(qū)Ⅱ中)注入P型離子(覆蓋另一側(cè)區(qū)域不注入)，退火后形成與另一側(cè)具有不同摻雜濃度的P體區(qū)Ⅱ。

實施例1

步驟(b)中，注入P-的劑量為8E13，工藝全部結(jié)束后形成閾值電壓3V；

步驟(d)中，注入P-的劑量為6E14，工藝結(jié)果后形成P體區(qū)Ⅱ的閾值電壓為5V。這樣就形成了雙柵極電壓3V和5V。

實施例2

步驟(b)中，注入P-的劑量為1E13，工藝全部結(jié)束后形成閾值電壓2V；

步驟(d)中，注入P-的劑量為6E13，工藝結(jié)果后形成P體區(qū)Ⅱ的閾值電壓為4V。這樣就形成了雙柵極電壓2V和4V。

本發(fā)明器件形成后，會出現(xiàn)兩個閾值電壓VT1和VT2，關(guān)系如下：

(1)步驟(d)中注入的P型離子與步驟(b)中注入的P型離子種類相同時，P體區(qū)Ⅰ電壓VT1<P體區(qū)Ⅱ電壓VT2，隨著柵極電壓V_GS的增大，VT1先開啟，此時半個器件開始導(dǎo)通，此時閾值電壓為VT1，柵極電壓V_GS繼續(xù)增大，當(dāng)V_GS>VT2時，整體器件開始導(dǎo)通，閾值電壓為VT2。

(2)步驟(d)中注入的P型離子與步驟(b)中注入的P型離子種類不同時，P體區(qū)Ⅰ電壓VT1>P體區(qū)Ⅱ電壓VT2，隨著柵極電壓V_GS的增大，VT2先開啟，此時半個器件開始導(dǎo)通，此時閾值電壓為VT2，柵極電壓V_GS繼續(xù)增大，當(dāng)V_GS>VT1時，整體器件開始導(dǎo)通，閾值電壓為VT1。

為了器件控制方便，可以引出兩個電極G1和G2進(jìn)行器件的控制。

上述實施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。