本發(fā)明涉及半導體制造領域，尤其涉及一種分柵快閃存儲器的制備方法。

背景技術：

在分柵快閃存儲器的結構中，分柵快閃存儲器(Flash Cell)尖端(Tip)的高度是一個影響整體器件性能的十分重要的因素。在現實的制造工藝中，目前對尖端的高度優(yōu)化工藝采用的是回刻蝕工藝(Pull Back Clean)。

具體的，請參考圖1至圖3，現有技術中，在襯底10上形成有氧化層11，在氧化層11上形成有浮柵層20，在所述浮柵層20上形成有柵極結構，所述柵極結構包括側墻30(側墻30的材質為氧化硅)、控制柵40和柵保護層50，其中，在形成浮柵時，需要先對所述側墻30進行浮柵氮化硅回刻蝕工藝，以刻蝕部分側墻30，如圖2所示，此時會暴露出部分之前位于側墻30下的浮柵層20，接著，再以所述側墻30作為硬掩膜層，對所述浮柵層20進行刻蝕，形成浮柵，在形成浮柵的同時，其邊緣會形成有尖端21，尖端21的高度由側墻30被刻蝕后暴露出多少浮柵層20而決定。若側墻30被刻蝕量較大，則會使尖端21高度較低，若被刻蝕量較小，則會使尖端21高度較高。

其中，尖端21的高度太高會影響擦除(Erase)和編寫(Program)的性能，需要將尖端21的高度維持在預定的高度才能夠保住器件的性能。然而，回刻蝕采用的是酸刻蝕工藝，而酸存在有效期，例如存放時間較久的舊酸和剛剛制成的新酸之間的刻蝕率有很大差別，這就導致側墻被刻蝕量存在不穩(wěn)定的因素，進而導致尖端21的高度無法控制，也就無法確保形成的器件的性能。

技術實現要素：

本發(fā)明的目的在于提供一種分柵快閃存儲器的制備方法，能夠確保浮柵尖端的高度，進而確保器件的性能。

為了實現上述目的，本發(fā)明提出了一種分柵快閃存儲器的制備方法，包括步驟：

提供半導體襯底，所述半導體襯底上依次形成有浮柵層及浮柵掩膜層，所述浮柵掩膜層設有多個凹槽，所述凹槽暴露出所述浮柵層；

在所述浮柵層和浮柵掩膜層表面形成一層側墻犧牲層；

在所述側墻犧牲層表面形成一層側墻層；

依次刻蝕所述側墻層和側墻犧牲層，在所述凹槽內保留側墻和側墻犧牲層；

刻蝕去除所述浮柵掩膜層以及位于側墻側壁的側墻犧牲層，暴露出所述部分位于側墻犧牲層底部的浮柵層；

刻蝕所述浮柵層形成浮柵。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述側墻犧牲層材質為氮化硅。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述浮柵掩膜層材質為氮化硅。

進一步的，在所述的分柵快閃存儲器的制備方法中，采用濕法刻蝕去除所述浮柵掩膜層以及位于側墻側壁的側墻犧牲層。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述側墻的材質為氧化硅。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述半導體襯底上形成有一層氧化層，所述浮柵層形成在所述氧化層表面。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述凹槽內的側墻之間形成有控制柵。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述控制柵表面形成有控制柵保護層。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述控制柵的材質為多晶硅。

進一步的，在所述的分柵快閃存儲器的制備方法中，所述浮柵層的材質為多晶硅。

與現有技術相比，本發(fā)明的有益效果主要體現在：在側墻外形成一層側墻犧牲層，由于側墻犧牲層的厚度可控，其厚度可以為現有技術中側墻的被刻蝕量，從而能夠通過控制側墻犧牲層的厚度來控制側墻的被刻蝕量，進而控制暴露出的浮柵層，最終達到控制浮柵的尖端高度的目的，避免形成器件性能不穩(wěn)定。

附圖說明

圖1至圖3為現有技術中分柵快閃存儲器制備過程中的剖面示意圖；

圖4為本發(fā)明一實施例中分柵快閃存儲器的制備方法的流程圖；

圖5至圖8為本發(fā)明一實施例中分柵快閃存儲器制備過程中的剖面示意圖。

具體實施方式

下面將結合示意圖對本發(fā)明的分柵快閃存儲器的制備方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現開發(fā)者的特定目標，例如按照有關系統或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

請參考圖4，在本實施例中，提出了一種分柵快閃存儲器的制備方法，包括步驟：

S100：提供半導體襯底，所述半導體襯底上依次形成有浮柵層及浮柵掩膜層，所述浮柵掩膜層設有多個凹槽，所述凹槽暴露出所述浮柵層；

S200：在所述浮柵層和浮柵掩膜層表面形成一層側墻犧牲層；

S300：在所述側墻犧牲層表面形成一層側墻層；

S400：依次刻蝕所述側墻層和側墻犧牲層，在所述凹槽內保留側墻和側墻犧牲層；

S500：刻蝕去除所述浮柵掩膜層以及位于側墻側壁的側墻犧牲層，暴露出所述部分位于側墻犧牲層底部的浮柵層；

S600：刻蝕所述浮柵層形成浮柵。

具體的，請參考圖5，在本實施例中，所述半導體襯底100上形成有一層氧化層110，所述浮柵層200形成在所述氧化層110的表面，所述浮柵層200的材質可以為多晶硅。

此外，所述浮柵層200的表面形成有浮柵掩膜層300，所述浮柵掩膜層300設有多個凹槽，所述凹槽暴露出所述浮柵層200；具體的形成方式可以為先在所述浮柵層200表面形成一層浮柵掩膜層300，然后涂覆光阻，并對光阻進行曝光顯影處理，然后以圖案化的光阻作為掩膜進行浮柵掩膜層300的刻蝕，形成凹槽。其中，所述浮柵掩膜層300的材質為氮化硅。

接著，在所述浮柵層200和浮柵掩膜層300表面形成一層側墻犧牲層310，所述側墻犧牲層310的材質為氮化硅，且其厚度可控。

接著，在所述側墻犧牲層310的表面形成一層側墻層400，所述側墻400的材質為氧化硅。

請參考圖6，圖6為圖5虛線框的局部圖，依次刻蝕所述側墻層400和側墻犧牲層310，在所述凹槽內保留側墻400和側墻犧牲層310。

請參考圖7，刻蝕去除所述浮柵掩膜層300以及位于側墻400側壁的側墻犧牲層310，暴露出所述部分位于側墻犧牲層310底部的浮柵層200；在該步驟中個，刻蝕采用濕法刻蝕，由于浮柵掩膜層300和側墻犧牲層310的材質均為氮化硅，因為兩者可以在同一刻蝕工藝中進行去除，并且不用額外增加工藝步驟。此外，由于側墻400的材質為氧化硅，在對浮柵掩膜層300和側墻犧牲層310進行刻蝕時，不會對側墻400進行刻蝕，因此，刻蝕去除的側墻犧牲層310的厚度變可以作為現有技術中側墻400的被刻蝕量。

請參考圖8，刻蝕所述浮柵層200形成浮柵，所述浮柵具有尖端210，且由于側墻犧牲層310的厚度可控，因此，可以控制尖端210的高度，從而控制器件的性能。

此外，所述凹槽內的側墻400之間形成有控制柵500，所述控制柵500表面形成有控制柵保護層600。所述浮柵層200和控制柵500的材質均為多晶硅。

綜上，在本發(fā)明實施例提供的分柵快閃存儲器的制備方法中，在側墻外形成一層側墻犧牲層，由于側墻犧牲層的厚度可控，其厚度可以為現有技術中側墻的被刻蝕量，從而能夠通過控制側墻犧牲層的厚度來控制側墻的被刻蝕量，進而控制暴露出的浮柵層，最終達到控制浮柵的尖端高度的目的，避免形成器件性能不穩(wěn)定。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發(fā)明的技術方案的范圍內，對本發(fā)明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術方案的內容，仍屬于本發(fā)明的保護范圍之內。