本公開(kāi)的實(shí)施例涉及一種陣列基板的制備方法、陣列基板以及具有該陣列基板的顯示裝置。

背景技術(shù)：

隨著顯示技術(shù)的發(fā)展，液晶顯示器(Liquid Crystal Display，LCD)等平面顯示裝置因具有高畫(huà)質(zhì)、省電、機(jī)身薄及應(yīng)用范圍廣等優(yōu)點(diǎn)，而被日益廣泛地應(yīng)用于手機(jī)、電視、個(gè)人數(shù)字助理、數(shù)字相機(jī)、筆記本電腦、臺(tái)式計(jì)算機(jī)等各種消費(fèi)性電子產(chǎn)品，已經(jīng)成為顯示裝置中的主流。

液晶顯示器根據(jù)驅(qū)動(dòng)液晶的電場(chǎng)方向，分為垂直電場(chǎng)型和水平電場(chǎng)型。垂直電場(chǎng)型包括扭曲向列(TN，Twist Nematic)型，其需要在陣列基板上形成像素電極，在彩膜基板上形成公共電極；水平電場(chǎng)型包括共平面切換(IPS,In-Plane Switching)型、邊界電場(chǎng)切換(FFS，F(xiàn)ringe Field Switching)型和高級(jí)超維場(chǎng)轉(zhuǎn)換技術(shù)(ADS，Advanced Super Dimension Switch)型等，其需要在陣列基板上形成像素電極和公共電極。目前，無(wú)論對(duì)于垂直電場(chǎng)型液晶顯示器，還是水平電場(chǎng)型液晶顯示器，其陣列基板通常都需要經(jīng)過(guò)4次或5次掩膜工藝，使得陣列基板的制備工藝復(fù)雜、生產(chǎn)效率低、生產(chǎn)成本高，且隨著液晶顯示器朝大尺寸制造發(fā)展，其多次掩膜工藝還會(huì)導(dǎo)致產(chǎn)品良率降低、產(chǎn)能下降。

技術(shù)實(shí)現(xiàn)要素：

本公開(kāi)至少一實(shí)施例提供一種陣列基板的制備方法，包括：提供襯底基板；在所述襯底基板上依次形成有源層和覆蓋所述有源層的第一絕緣層；對(duì)所述第一絕緣層進(jìn)行一次構(gòu)圖工藝，在所述第一絕緣層中形成暴露所述有源層的第一通孔和第二通孔，并在所述第一絕緣層表面上形成第一凹槽；在構(gòu)圖后的所述第一絕緣層上形成導(dǎo)電層，所述導(dǎo)電層填充在所述第一通孔、第二通孔和第一凹槽中；進(jìn)行研磨工藝以去除所述第一絕緣層表面上的所述導(dǎo)電層，且在所述第一通孔、第二通孔和第一凹槽中保留所述導(dǎo)電層，從而分別形成源極、漏極和像素電極。

本公開(kāi)至少一實(shí)施例提供一種陣列基板，包括：襯底基板；設(shè)置在所述襯底基板上的有源層以及覆蓋所述有源層的第一絕緣層，所述第一絕緣層具有暴露所述有源層的第一通孔和第二通孔以及設(shè)置在所述第一絕緣層表面上的第一凹槽，分別設(shè)置在所述第一絕緣層的第一通孔和第二通孔中與所述有源層連接的源極和漏極，以及設(shè)置在所述第一凹槽中的像素電極。

本公開(kāi)至少一實(shí)施例提供一種顯示裝置，包括上述任一實(shí)施例中的陣列基板。

本公開(kāi)至少一實(shí)施例提供一種陣列基板的制備方法、陣列基板及顯示裝置。這些實(shí)施例的陣列基板的制備方法可以利用兩道掩膜工藝制作陣列基板，減少了掩膜工藝的次數(shù)，簡(jiǎn)化了工藝制作流程，降低了工藝復(fù)雜度、生產(chǎn)成本，由此縮短了制備時(shí)間，提高了生產(chǎn)效率，提升了產(chǎn)品良率。

附圖說(shuō)明

為了更清楚地說(shuō)明本公開(kāi)實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅涉及本公開(kāi)的一些實(shí)施例，而非對(duì)本公開(kāi)的限制。

圖1a為本公開(kāi)一實(shí)施例提供的一種陣列基板的平面示意圖；

圖1b為沿圖1a中線(xiàn)A-A'方向該陣列基板的截面結(jié)構(gòu)示意圖；

圖1c為沿圖1a中線(xiàn)B-B'方向該陣列基板的截面結(jié)構(gòu)示意圖；

圖2a為一種石墨烯的分子結(jié)構(gòu)示意圖；

圖2b為一種摻氮石墨烯的分子結(jié)構(gòu)示意圖；

圖3a-4j為本公開(kāi)一實(shí)施例提供的一種陣列基板的制備方法的工藝流程圖；

圖5a-5b為本公開(kāi)一實(shí)施例提供的另一種陣列基板的制備方法的工藝流程圖；

圖6a為本公開(kāi)一實(shí)施例提供的另一種陣列基板的平面示意圖；

圖6b為沿圖6a中線(xiàn)C-C'方向該陣列基板的一個(gè)示例的截面結(jié)構(gòu)示意圖；

圖6c為沿圖6a中線(xiàn)C-C'方向該陣列基板的另一個(gè)示例的截面結(jié)構(gòu)示意圖；

圖7a為本公開(kāi)另一實(shí)施例提供的一種陣列基板的平面示意圖；

圖7b為沿圖7a中線(xiàn)D-D'方向該陣列基板的截面結(jié)構(gòu)示意圖；

圖7c為沿圖7a中線(xiàn)E-E'方向該陣列基板的截面結(jié)構(gòu)示意圖；

圖8為本公開(kāi)另一實(shí)施例提供的一種陣列基板的截面結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使得本公開(kāi)實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本公開(kāi)實(shí)施例的附圖，對(duì)本公開(kāi)實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例是本公開(kāi)的一部分實(shí)施例，而不是全部的實(shí)施例?；谒枋龅谋竟_(kāi)的實(shí)施例，本領(lǐng)域普通技術(shù)人員在無(wú)需創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本公開(kāi)保護(hù)的范圍。

除非另外定義，本公開(kāi)使用的技術(shù)術(shù)語(yǔ)或者科學(xué)術(shù)語(yǔ)應(yīng)當(dāng)為本公開(kāi)所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本公開(kāi)中使用的“第一”、“第二”以及類(lèi)似的詞語(yǔ)并不表示任何順序、數(shù)量或者重要性，而只是用來(lái)區(qū)分不同的組成部分。“包括”或者“包含”等類(lèi)似的詞語(yǔ)意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。

附圖中各個(gè)部件或結(jié)構(gòu)并非嚴(yán)格按照比例繪制，為了清楚起見(jiàn)，可能夸大或縮小各個(gè)部件或結(jié)構(gòu)的尺寸，例如增加層的厚度、電極的寬度等，但是這些不應(yīng)用于限制本公開(kāi)的范圍。為了保持本公開(kāi)實(shí)施例的以下說(shuō)明清楚且簡(jiǎn)明，可省略已知功能和已知部件的詳細(xì)說(shuō)明。

薄膜晶體管陣列基板的制備工藝流程通?？梢园ㄒ来卧谝r底基板上形成有源層、絕緣層、金屬柵極層、鈍化層、源漏電極層以及像素電極層等，一般需要4次或5次掩膜工藝，每次掩膜工藝包括使用掩膜進(jìn)行曝光，然后進(jìn)行顯影、刻蝕等，因此制作工藝復(fù)雜、生產(chǎn)效率低，而且掩膜板的成本較高，導(dǎo)致制造成本較高，另一方面，多次掩膜工藝會(huì)導(dǎo)致產(chǎn)品的制造時(shí)間增加，產(chǎn)品良率降低、產(chǎn)能下降，從而限制了薄膜晶體管陣列基板技術(shù)的發(fā)展。

本公開(kāi)至少一實(shí)施例提供一種陣列基板的制備方法、陣列基板及顯示裝置。該陣列基板的制備方法包括：提供襯底基板；在所述襯底基板上依次形成有源層和覆蓋所述有源層的第一絕緣層；對(duì)所述第一絕緣層進(jìn)行一次構(gòu)圖工藝，在所述第一絕緣層中形成暴露所述有源層的第一通孔和第二通孔，并在所述第一絕緣層表面上形成第一凹槽；在構(gòu)圖后的所述第一絕緣層上形成導(dǎo)電層，所述導(dǎo)電層填充在所述第一通孔、第二通孔和第一凹槽中；進(jìn)行研磨工藝以去除所述第一絕緣層表面上的所述導(dǎo)電層，且在所述第一通孔、第二通孔和第一凹槽中保留所述導(dǎo)電層，從而分別形成源極、漏極和像素電極。

該陣列基板的制備方法，通過(guò)一道掩膜工藝形成有源層，再通過(guò)一道掩膜工藝，然后經(jīng)過(guò)一次研磨工序形成源極、漏極以及像素電極，減少了掩膜工藝的次數(shù)，簡(jiǎn)化了工藝制作流程，降低了工藝復(fù)雜度、生產(chǎn)成本，縮短了制備時(shí)間，提高了生產(chǎn)效率，提升了產(chǎn)品良率；而且在一些實(shí)施例中，有源層采用透明的類(lèi)石墨烯半導(dǎo)體，柵線(xiàn)采用石墨烯導(dǎo)體，源極、漏極、柵極以及像素電極為透明氧化銦錫，從而該方法可以進(jìn)一步減少掩膜工藝，而且還可以提高陣列基板的開(kāi)口率、穩(wěn)定性和透明度，且有源層的彎曲度能夠滿(mǎn)足柔性顯示的需求。

下面對(duì)本公開(kāi)的幾個(gè)實(shí)施例進(jìn)行詳細(xì)說(shuō)明，但是本公開(kāi)并不限于這些具體的實(shí)施例。

實(shí)施例一

圖1a示出了本實(shí)施例提供的陣列基板的平面示意圖；圖1b為沿圖1a中線(xiàn)A-A'方向該陣列基板的截面結(jié)構(gòu)示意圖；圖1c為沿圖1a中線(xiàn)B-B'方向該陣列基板的截面結(jié)構(gòu)示意圖；圖2a示出了一種石墨烯的分子結(jié)構(gòu)示意圖；圖2b示出了一種摻氮石墨烯的分子結(jié)構(gòu)示意圖；圖3a-4j示出了本實(shí)施例提供的陣列基板的制備方法的工藝流程圖。圖1a至4j中僅示出相關(guān)結(jié)構(gòu)的一部分以便更清楚地說(shuō)明。

例如，如圖1a和1b所示，本實(shí)施例的陣列基板包括：襯底基板1；設(shè)置在襯底基板1上的有源層16；覆蓋有源層16上的第一絕緣層21；設(shè)置在第一絕緣層21上的第一電極12、第二電極13和像素電極10。像素電極10與第二電極13彼此電連接。

例如，襯底基板1可以是透明絕緣基板，該襯底基板1的材料的示例可以為玻璃基板、石英基板、塑料基板或其他合適的材料。

例如，第一絕緣層21的材料的示例包括氮化硅(SiNx)、氧化硅(SiOx)、氧化鋁(Al₂O₃)、氮化鋁(AlN)或其他合適的材料，例如有機(jī)樹(shù)脂材料。例如，該第一絕緣層21可以為由氮化硅或者氧化硅構(gòu)成的單層結(jié)構(gòu)，或者由氮化硅和氧化硅構(gòu)成的雙層結(jié)構(gòu)。

例如，第一絕緣層21上設(shè)置有暴露有源層16的第一通孔121和第二通孔131，第一絕緣層21表面設(shè)置有第一凹槽101。第一電極12通過(guò)第一通孔121與有源層16電連接，第二電極13通過(guò)第二通孔131與有源層16電連接；像素電極10形成在第一凹槽101中。

例如，該陣列基板還包括設(shè)置在襯底基板1上的公共電極20，公共電極20被第一絕緣層21覆蓋。

例如，公共電極20的材料可以為石墨烯導(dǎo)體，有源層16的材料可以為類(lèi)石墨烯半導(dǎo)體。

例如，如圖2a所示，石墨烯導(dǎo)體是由碳原子以sp2雜化軌道組成的六角型蜂巢晶格且厚度只有一個(gè)碳原子厚度的單層片狀結(jié)構(gòu)的導(dǎo)體材料。石墨烯導(dǎo)體具有良好的導(dǎo)電性、穩(wěn)定性、透明度和柔韌性的特點(diǎn)，因而可以提高陣列基板的導(dǎo)電率、穩(wěn)定性、透明度和柔韌性。

例如，類(lèi)石墨烯半導(dǎo)體是通過(guò)改變石墨烯導(dǎo)體的化學(xué)結(jié)構(gòu)得到的半導(dǎo)體材料，類(lèi)石墨烯半導(dǎo)體例如可以通過(guò)控制替代元素對(duì)應(yīng)的原子取代石墨烯導(dǎo)體中的部分碳原子形成，從而使得導(dǎo)帶和價(jià)帶重合的石墨烯導(dǎo)體的導(dǎo)帶和價(jià)帶分開(kāi)具有一定帶隙，從而降低了石墨烯導(dǎo)體的導(dǎo)電率，實(shí)現(xiàn)將導(dǎo)帶和價(jià)帶重合的石墨烯導(dǎo)體改變?yōu)閮r(jià)帶和導(dǎo)帶分開(kāi)具有一定的帶隙的類(lèi)石墨烯半導(dǎo)體；另一方面，類(lèi)石墨烯半導(dǎo)體為通過(guò)改變石墨烯導(dǎo)體的化學(xué)結(jié)構(gòu)得到的類(lèi)石墨烯材料，因而類(lèi)石墨烯半導(dǎo)體和石墨烯導(dǎo)體類(lèi)似，具有良好的穩(wěn)定性、柔韌性和透明度，在對(duì)其進(jìn)行彎曲、折疊以及揉搓時(shí)其價(jià)鍵都不會(huì)發(fā)生斷裂。因此，由類(lèi)石墨烯半導(dǎo)體制備的有源層16的彎曲度能夠滿(mǎn)足柔性顯示的要求。

例如，替代元素可以為第五主族元素、第六主族元素、第七主族元素和鑭系元素包括的各種元素中的至少一種元素。例如，如圖2b所示，替代元素可以為氮(N)原子，利用N原子對(duì)石墨烯進(jìn)行摻雜，例如控制N等離子與石墨烯直接接觸，N等離子與石墨烯發(fā)生反應(yīng)，在石墨烯中對(duì)應(yīng)位置處，N原子取代部分碳(C)原子，形成C-N鍵，從而得到包括碳原子C和原子N的摻氮石墨烯，即類(lèi)石墨烯半導(dǎo)體。又例如，替代元素還可以為氫(H)原子，通過(guò)氫氣、氬氣或兩者的混合氣體對(duì)石墨烯進(jìn)行氫化處理，從而得到氫化石墨烯半導(dǎo)體。需要說(shuō)明的是，替代元素還可以為其他元素，或者還可以采用其他方式控制替代元素對(duì)應(yīng)的粒子與石墨烯進(jìn)行反應(yīng)，本公開(kāi)的實(shí)施例對(duì)此不做限制。

例如，像素電極10和公共電極20可以為板狀電極，也可以為狹縫電極。例如，像素電極10和公共電極20可以包括多個(gè)分支電極，即二者均具有梳狀結(jié)構(gòu)，且像素電極10的分支和公共電極20的分支例如彼此重疊或彼此交錯(cuò)布置。如圖1a所示，像素電極10為狹縫電極，包括多個(gè)例如彼此平行的分支電極，分支電極由狹縫間隔開(kāi)；公共電極20為板狀電極。在本實(shí)施例中，像素電極10形成在公共電極20之上，該陣列基板例如用于高級(jí)超維場(chǎng)轉(zhuǎn)換技術(shù)(Advanced Super Dimension Switch，簡(jiǎn)稱(chēng)ADS)型液晶面板。

第一示例

例如，如圖1a和1c所示，陣列基板還包括設(shè)置在第一絕緣層21上的柵極14和設(shè)置在襯底基板1上的柵線(xiàn)11。柵線(xiàn)11被第一絕緣層21所覆蓋，第一絕緣層21中還設(shè)置有暴露柵線(xiàn)11的第三通孔141，第一絕緣層21表面還設(shè)置有第二凹槽142，柵極14設(shè)置在第二凹槽142和第三通孔141中，且通過(guò)第三通孔141與柵線(xiàn)11電連接。

例如，柵線(xiàn)11和公共電極20可以一同形成，柵線(xiàn)11和公共電極20的材料也可以為石墨烯，因此柵線(xiàn)11具有較高的導(dǎo)電率，從而可以提高柵線(xiàn)11的掃描信號(hào)傳輸速率，提高顯示質(zhì)量。

例如，如圖1a所示，該陣列基板還包括數(shù)據(jù)線(xiàn)15，數(shù)據(jù)線(xiàn)15在縱向上延伸，而柵線(xiàn)11在水平方向上延伸，二者彼此絕緣交叉，薄膜晶體管例如形成在二者交叉的位置處。例如，數(shù)據(jù)線(xiàn)15可以設(shè)置在第一絕緣層21上，從而第一電極12可以與數(shù)據(jù)線(xiàn)15彼此電連接或形成為一體。或者，數(shù)據(jù)線(xiàn)15可以設(shè)置在襯底基板1上且被第一絕緣層21覆蓋(保證數(shù)據(jù)線(xiàn)15與柵線(xiàn)11彼此絕緣設(shè)置即可，例如在二者彼此交叉的位置設(shè)置絕緣且例如數(shù)據(jù)線(xiàn)15被柵線(xiàn)11隔開(kāi)的各個(gè)線(xiàn)段通過(guò)橋接電極彼此電連接)，從而在第一絕緣層21上還可以包括一過(guò)孔(未示出)，第一電極12通過(guò)該過(guò)孔與數(shù)據(jù)線(xiàn)15電連接。雖然圖中僅示出了一個(gè)像素區(qū)域，但是本領(lǐng)域的普通技術(shù)人員可以知道，該陣列基板可以包括多個(gè)這樣的像素區(qū)域，該多個(gè)像素排列為陣列以構(gòu)成顯示區(qū)域。

例如，數(shù)據(jù)線(xiàn)15的材料可以包括銅基金屬、鋁基金屬、鎳基金屬等。例如，該銅基金屬為銅(Cu)、銅鋅合金(CuZn)、銅鎳合金(CuNi)或銅鋅鎳合金(CuZnNi)等性能穩(wěn)定的銅基金屬合金。

例如，第一電極12、有源層16、第二電極13、柵極14以及第一絕緣層21總地構(gòu)成了薄膜晶體管，該薄膜晶體管可以作為數(shù)據(jù)線(xiàn)15和柵線(xiàn)11界定的像素區(qū)域的開(kāi)關(guān)元件。這里，第一電極12可以為源極或漏極，相應(yīng)地第二電極13可以為漏極或源極。當(dāng)柵線(xiàn)11上被施加開(kāi)啟(ON)信號(hào)時(shí)，該薄膜晶體管導(dǎo)通，從而使得像素電極10與數(shù)據(jù)線(xiàn)15電連接，數(shù)據(jù)線(xiàn)15上施加的信號(hào)可以被傳遞至像素電極10；當(dāng)柵線(xiàn)11上被施加關(guān)閉(OFF)信號(hào)時(shí)，薄膜晶體管截止，從而使得像素電極10與數(shù)據(jù)線(xiàn)15斷開(kāi)電連接。

例如，第一電極12、第二電極13、像素電極10和柵極14的材料可以為透明導(dǎo)電材料、金屬材料或其他合適的材料，例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦(In₂O₃)、氧化鋁鋅(AZO)和碳納米管等。例如，第一電極12、第二電極13、像素電極10和柵極14可以均由氧化銦錫制備而成，因而該陣列基板可以具有較高的開(kāi)口率。

需要注意的是，第一絕緣層21例如可以形成在襯底基板1上以覆蓋全部像素區(qū)域(或顯示區(qū)域)，然而在圖1b中，為了更清楚地示出這些層結(jié)構(gòu)，僅示出了它們的一部分，但是這并非表示這些層也僅形成有這些部分。類(lèi)似地，例如像素電極10以及公共電極20等也都在圖1b中僅示出了一部分以作為參考。

下面將結(jié)合圖3a至圖4j對(duì)第一示例的陣列基板的制備方法進(jìn)行說(shuō)明。圖3a-3d、3f-3h、4a-4j仍為沿如圖1b所示的線(xiàn)A-A'的位置剖取的截面圖。圖3a至圖4j仍然僅示出相關(guān)結(jié)構(gòu)的一部分以便更清楚地說(shuō)明。

例如，如圖3a所示，提供一襯底基板1，在襯底基板1上沉積一層石墨烯導(dǎo)體層40。

例如，石墨烯導(dǎo)體層40可以采用濺射或熱蒸發(fā)的方式沉積而成，其厚度可以為5nm-100nm，例如，可以為30nm、50nm以及80nm等。

例如，如圖3b所示，通過(guò)涂覆的方式在石墨烯導(dǎo)體層40上沉積一層光刻膠42。

例如，如圖3c所示，通過(guò)一道半色調(diào)或灰色調(diào)掩膜對(duì)光刻膠42進(jìn)行曝光，然后對(duì)曝光后的光刻膠42進(jìn)行顯影，形成包括光刻膠全保留區(qū)域P3、光刻膠半保留區(qū)域P2和光刻膠全部去除區(qū)域P1的第一光刻膠掩膜層43。

需要說(shuō)明的是，光刻膠全保留區(qū)域P3為光刻膠42全部保留的區(qū)域，其光刻膠42的厚度為d；光刻膠半保留區(qū)域P2為部分保留光刻膠42的區(qū)域，其光刻膠42的厚度例如可以為d1，d1小于d；光刻膠全部去除區(qū)域P1為光刻膠42全部去除的區(qū)域。需要指出的是，光刻膠全保留區(qū)域P3僅表示該區(qū)域中的光刻膠在顯影后基本能夠保留或保留的厚度最大，而非限制為其中的光刻膠在顯影后沒(méi)有任何變化。

例如，光刻膠42的涂覆可以采用旋涂、刮涂或者輥涂的方式。

例如，如圖3d和3e所示，以第一光刻膠掩膜層43作為掩膜對(duì)石墨烯導(dǎo)體層40進(jìn)行刻蝕工藝，刻蝕光刻膠全部去除區(qū)域P1的石墨烯導(dǎo)體層40，從而形成彼此絕緣的第一區(qū)域石墨烯導(dǎo)體層401、第二區(qū)域石墨烯導(dǎo)體層402以及第三區(qū)域石墨烯導(dǎo)體層403。需要說(shuō)明的是，第一區(qū)域石墨烯導(dǎo)體層401處于光刻膠半保留區(qū)域P2，第二區(qū)域石墨烯導(dǎo)體層402和第三區(qū)域石墨烯導(dǎo)體層403處于光刻膠全保留區(qū)域P3，但彼此間隔開(kāi)。

例如，第二區(qū)域石墨烯導(dǎo)體層402用于形成柵線(xiàn)11，第三區(qū)域石墨烯導(dǎo)體層403用于形成公共電極20。

例如，刻蝕工藝可以采用干法刻蝕或濕法刻蝕。例如，干法刻蝕可以采用化學(xué)方法(例如等離子體腐蝕PE)、物理方法(例如離子腐蝕IE)或物理與化學(xué)相結(jié)合的方法(例如反應(yīng)離子腐蝕RIE)。例如，刻蝕工藝還可以采用離子束刻蝕(IBE)，其具有方向性好，各向異性，分辨率高、陡直度高以及不收刻蝕材料限制等特點(diǎn)，從而可以精確刻蝕。

例如，如圖3d所示，若采用離子束刻蝕，則光刻膠全保留區(qū)域P3和光刻膠半保留區(qū)域P2內(nèi)的光刻膠42由于等離子體的垂直轟擊，其厚度分別減薄為d1’和d’，且d1’<d1，d’<d。

例如，如圖3f和3g所示，采用IBE技術(shù)刻蝕光刻膠半保留區(qū)域P2，去除光刻膠半保留區(qū)域P2內(nèi)的光刻膠42，使第一區(qū)域石墨烯導(dǎo)體層401暴露出來(lái)；然后，利用光刻膠全保留區(qū)域P3內(nèi)的光刻膠42作為阻擋掩膜，在等離子體條件下控制替代元素對(duì)應(yīng)的原子取代第一區(qū)域石墨烯導(dǎo)體層401中的部分碳(C)原子形成有源層16。

例如，替代元素可以為N原子。在等離子條件下，對(duì)暴露出來(lái)的第一區(qū)域石墨烯導(dǎo)體層401表面通入氮?dú)?N₂)，以得到N等離子，控制N等離子與第一區(qū)域石墨烯導(dǎo)體層401直接接觸而發(fā)生反應(yīng)，N原子取代部分C原子，形成C-N鍵，使原來(lái)導(dǎo)帶和價(jià)帶重合的石墨烯的導(dǎo)帶和價(jià)帶分開(kāi)，形成一定的帶隙，降低其導(dǎo)電率，從而得到類(lèi)石墨烯半導(dǎo)體，形成有源層16。需要說(shuō)明的是，替代元素還可以為其他元素，或者還可以采用其他方式控制替代元素對(duì)應(yīng)的原子與石墨烯進(jìn)行反應(yīng)，本實(shí)施例對(duì)此不做限制。

需要說(shuō)明的是，在如圖3f和3g所示的制備方法中，采用IBE技術(shù)去除光刻膠半保留區(qū)域P2內(nèi)的光刻膠42，而不采用灰化工藝。灰化工藝主要采用干法刻蝕去除光刻膠，其通過(guò)化學(xué)反應(yīng)來(lái)去除光刻膠42，例如干法灰化工藝可以利用氧等離子體中的高反應(yīng)活性的單原子氧極易與光刻膠42中的碳?xì)溲醺叻肿踊衔锇l(fā)生聚合反應(yīng)，從而生成易揮發(fā)性的反應(yīng)物，最終達(dá)到去除光刻膠42的目的。然而，第一區(qū)域石墨烯導(dǎo)體層401的主要成分是碳原子，其極易與氧等離子體中的高反應(yīng)活性的單原子氧發(fā)生反應(yīng)，導(dǎo)致第一區(qū)域石墨烯導(dǎo)體層401的性質(zhì)發(fā)生改變或者被刻蝕一部分，從而影響由第一區(qū)域石墨烯導(dǎo)體層401形成的有源層16的品質(zhì)，進(jìn)而影響陣列基板的質(zhì)量。而IBE技術(shù)采用具有一定能量的離子束(例如Ar、Kr或Xe離子)轟擊材料表面，使材料原子發(fā)生濺射，從而達(dá)到刻蝕的目的，其為純物理的過(guò)程，因而石墨烯導(dǎo)體層40上的碳原子不會(huì)與之產(chǎn)生反應(yīng)，從而保持石墨烯導(dǎo)體層40的性質(zhì)不發(fā)生改變；且IBE具有高分辨率和各向異性等特點(diǎn)，可以精確控制光刻膠42的刻蝕厚度，防止第一區(qū)域石墨烯導(dǎo)體層401被刻蝕。

需要說(shuō)明的是，如圖3f和3g所示，光刻膠全保留區(qū)域P3內(nèi)的光刻膠42由于等離子體的垂直轟擊，其厚度進(jìn)一步減薄為d2，且d2<d’。光刻膠42經(jīng)過(guò)兩次等離子體轟擊減薄其厚度，為了保證刻蝕工藝，防止石墨烯層被不完全刻蝕；或者對(duì)第一區(qū)域石墨烯導(dǎo)體層401進(jìn)行處理時(shí)，防止第二區(qū)域石墨烯導(dǎo)體層402和第三區(qū)域石墨烯導(dǎo)體層403也被暴露，光刻膠42的厚度需要較厚，例如可以為2.5μm-3μm。例如，可以為3μm。

例如，如圖3h和3i所示，采用剝離工藝去除光刻膠全保留區(qū)域P3內(nèi)的光刻膠42，從而在襯底基板1上形成有源層16、公共電極20和柵線(xiàn)11。

例如，如圖4a所示，在有源層16、公共電極20和柵線(xiàn)11上沉積一層絕緣層薄膜，以形成第一絕緣層21。

例如，第一絕緣層21厚度可以為600nm-1500nm，例如，可以為800nm或1000nm。

例如，沉積絕緣層薄膜可以采用化學(xué)氣相沉積(CVD)，如等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)、低壓力化學(xué)氣相沉積(LPCVD)等，亦可以為物理氣相沉積(PVD)等。

例如，如圖4b-4g所示，對(duì)第一絕緣層21進(jìn)行一次構(gòu)圖工藝，在第一絕緣層21中形成暴露有源層16的第一通孔121和第二通孔131，暴露柵線(xiàn)11的第三通孔141(截面中未示出，但可以參考第一通孔121或第二通孔131)，并在第一絕緣層21表面上形成第一凹槽101和第二凹槽142。

例如，該一次構(gòu)圖工藝包括使用灰色調(diào)掩?；虬肷{(diào)掩模的光刻工藝，一次構(gòu)圖工藝可以包括以下步驟：

步驟1、如圖4b所示，在第一絕緣層21上涂覆一層光刻膠421。

步驟2、如圖4c所示，使用灰色調(diào)掩膜或半色調(diào)掩膜對(duì)光刻膠421進(jìn)行曝光，然后對(duì)曝光后的光刻膠421顯影，形成第二光刻膠掩膜層50。例如，第二光刻膠掩膜層50的第一區(qū)域501和第二區(qū)域502分別對(duì)應(yīng)形成第一電極12和第二電極13的區(qū)域，第一區(qū)域501和第二區(qū)域502包括兩側(cè)邊緣的光刻膠全保留區(qū)域，中間的光刻膠全部去除區(qū)域以及光刻膠全保留區(qū)域與光刻膠全部去除區(qū)域之間的光刻膠半保留區(qū)域。需要說(shuō)明的是，光刻膠全保留區(qū)域、光刻膠半保留區(qū)域和光刻膠全部去除區(qū)域可以與上述說(shuō)明相同。

步驟3、如圖4d所示，利用第二光刻膠圖案50作為阻擋掩模，采用第一次刻蝕工藝在第一絕緣層21中形成第一盲孔170、第二盲孔171和第三盲孔(未示出)。

步驟4、如圖4e所示，采用灰化工藝去除光刻膠半保留區(qū)域的光刻膠，得到第三光刻膠掩膜層51。

步驟5、如圖4f所示，利用光刻膠全保留區(qū)域內(nèi)的光刻膠作為阻擋掩膜，采用第二次刻蝕工藝分別在第一盲孔170、第二盲孔171和第三盲孔位置處形成暴露有源層16的第一通孔121、第二通孔131和暴露柵線(xiàn)11的第三通孔141(未示出)，同時(shí)還形成第一凹槽101和在第一通孔121和第二通孔131之間的第二凹槽142。這里，第一至第三通孔都具有在截面為較寬的倒梯形的上部和截面為較窄的倒梯形的下部之間的臺(tái)階。

步驟6、如圖4g所示，采用剝離工藝去除剩余的光刻膠以形成需要的結(jié)構(gòu)。

本實(shí)施例中，第一電極12、第二電極13、柵極14和像素電極10位于同一層(例如第一絕緣層21)上，與分層制備相比，不僅簡(jiǎn)化了制備工藝，還可以降低陣列基板的厚度，實(shí)現(xiàn)顯示裝置超薄化。

例如，第一凹槽101可以包括多個(gè)分支凹槽，從而使得通過(guò)第一凹槽101形成的像素電極10具有多個(gè)窄的分支電極。當(dāng)然，第一凹槽101也可以為一個(gè)寬的凹槽，由此形成的像素電極10為板狀電極。

例如，第一次刻蝕工藝可以采用感應(yīng)耦合等離子體(ICP)刻蝕技術(shù)以SF₆為刻蝕氣體進(jìn)行刻蝕。例如，可以通過(guò)調(diào)整刻蝕參數(shù)，使得第一盲孔170、第二盲孔171和第三盲孔的側(cè)壁光滑，坡度平緩，刻蝕參數(shù)例如可以為ICP刻蝕設(shè)備的工作壓力、功率以及刻蝕氣體配比等。例如，第二次刻蝕工藝也可以采用感應(yīng)耦合等離子體(ICP)刻蝕技術(shù)進(jìn)行刻蝕。需要說(shuō)明的是，第一次刻蝕工藝和第二次刻蝕工藝還可以采用其他的刻蝕技術(shù)，本實(shí)施例對(duì)此不做限制。

例如，第一通孔121和第二通孔131可以為臺(tái)階孔，第一通孔121可以包括遠(yuǎn)離襯底基板1一側(cè)的第一部分1210和靠近襯底基板1一側(cè)的第二部分1211，且第一部分1210的孔徑大于第二部分1211的孔徑，從而第一通孔121可以具有倒階梯形狀；第二通孔131可以包括遠(yuǎn)離襯底基板1一側(cè)的第三部分1310和靠近襯底基板1一側(cè)的第四部分1311，且第三部分1310的孔徑大于第四部分1311的孔徑，從而第二通孔131也可以具有倒階梯形狀。例如，如圖2c所示，第三通孔141也可以為具有倒階梯形狀的臺(tái)階孔。例如，第一通孔121的第一部分1210、第二通孔131的第三部分1310、第一凹槽101和第二凹槽142的深度可以為500nm-800nm，例如，可以為600nm。

例如，如圖4h所示，在第一絕緣層21上沉積一層導(dǎo)電層18，導(dǎo)電層18可以填充在第一通孔121、第二通孔131、第三通孔141、第一凹槽101和第二凹槽142中。例如，導(dǎo)電層18的厚度可以為40nm-200nm，例如，可以為100nm。

例如，沉積導(dǎo)電層18可以采用氣相沉積法、磁控濺射法、真空蒸鍍法或其他合適的處理形成。

例如，導(dǎo)電層18的材料可以為透明導(dǎo)電材料或其他合適的材料，例如氧化銦錫(ITO)、氧化銦鋅(IZO)和碳納米管等。

例如，如圖4i所示，對(duì)上述制備的陣列基板進(jìn)行研磨工藝，以去除第一絕緣層21表面上的導(dǎo)電層18，且在第一通孔121、第二通孔131、第一凹槽101、第三通孔141和第二凹槽142保留導(dǎo)電層18，從而分別形成第一電極12、第二電極13、像素電極10和柵極14。第一電極12通過(guò)第一通孔121與有源層16電接觸，第二電極13通過(guò)第二通孔131與有源層16電接觸，柵極14通過(guò)第三通孔141與柵線(xiàn)11電連接。

例如，研磨工藝可以為化學(xué)機(jī)械拋光(CMP)工藝，CMP工藝通過(guò)比去除低處圖形快的速度去除高處圖形來(lái)獲得均勻的表面，其能精確并均勻地將陣列基板拋光為所需的厚度和平坦度。例如，通過(guò)CMP工藝，將第一通孔121、第二通孔131、第三通孔141、第一凹槽101和第二凹槽142兩側(cè)邊緣的凸起部分的厚度去除例如300nm左右，則第一絕緣層21表面上的導(dǎo)電層18將會(huì)被分成幾個(gè)互相斷連的區(qū)域，這樣無(wú)需經(jīng)過(guò)掩膜工藝，即可形成第一電極12、第二電極13、像素電極10和柵極14等，且它們相互之間彼此絕緣。

需要說(shuō)明的是，第一通孔121、第二通孔131、第三通孔141、第一凹槽101和第二凹槽142兩側(cè)邊緣的凸起部分采用研磨工藝被去除的厚度的大小與第一凹槽101和第二凹槽142的深度、導(dǎo)電層18的厚度正相關(guān)。例如，若第一凹槽101和第二凹槽142的深度為600nm，導(dǎo)電層18的厚度為100nm，則被去除的厚度可以大于100nm且小于700nm，從而保證導(dǎo)電層18被劃分成相互絕緣的幾個(gè)區(qū)域且在第一凹槽101和第二凹槽142內(nèi)的導(dǎo)電層18可以部分或全部保留以形成像素電極10和柵極14。

例如，如圖4j所示，可以對(duì)沉積有導(dǎo)電層18的第一絕緣層21進(jìn)行研磨工藝后可以得到平坦表面。

需要說(shuō)明的是，在通過(guò)一次構(gòu)圖工藝形成第一通孔121時(shí)，還可以形成與第一通孔121一體的第四凹槽；研磨工藝后，在第四凹槽保留導(dǎo)電層18以形成數(shù)據(jù)線(xiàn)15。

本示例中，有源層16采用透明的類(lèi)石墨烯半導(dǎo)體制備，第一電極12、第二電極13、柵極14、數(shù)據(jù)線(xiàn)15和像素電極10采用透明導(dǎo)電材料制備，因此可以提高陣列基板的開(kāi)口率。

在第一示例中，有源層16的材料為類(lèi)石墨烯半導(dǎo)體，柵線(xiàn)11和公共電極20的材料為石墨烯，基于石墨烯摻雜，利用一道掩膜掩膜工藝形成有源層16、柵線(xiàn)11和公共電極20，從而其陣列基板可以利用兩道掩膜工藝制備。

第二示例

本示例提供陣列基板的結(jié)構(gòu)可以與第一示例基本相同。

需要說(shuō)明的是，與第一示例不同，在本示例中，有源層16的材料例如還可以為非晶硅、多晶硅、氧化物半導(dǎo)體或其他合適的材料。多晶硅可以為高溫多晶硅或低溫多晶硅，氧化物半導(dǎo)體例如可以為氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化鋅(ZnO)或氧化鎵鋅(GZO)等。例如，柵線(xiàn)14和公共電極20的材料還可以為透明導(dǎo)電材料、金屬材料或其他合適的材料，例如，該柵線(xiàn)14和公共電極20的材料可以為氧化銦錫(ITO)或氧化銦鋅(IZO)等。

圖5a-5b為本示例提供的陣列基板的制備方法的工藝流程圖。

本示例提供的陣列基板的制備方法可以與第一示例的制備方法基本類(lèi)似，在本示例中，如圖5a所示，首先通過(guò)一道掩膜工藝，在襯底基板1上形成彼此絕緣的公共電極20和柵線(xiàn)11；如圖5b所示，然后再利用一道掩膜工藝，在襯底基板1上形成有源層16，形成有源層16之后的步驟可以與第一示例相同，從而本示例的陣列基板可以利用三道掩膜工藝形成。

第三示例

在第一示例和第二示例中，陣列基板采用頂柵型薄膜晶體管，但是本實(shí)施例不限于此，陣列基板還可以采用底柵型薄膜晶體管，圖6a為本示例提供陣列基板的平面示意圖；圖6b為沿圖6a中線(xiàn)C-C'方向該陣列基板的一個(gè)示例的截面結(jié)構(gòu)示意圖；圖6c為沿圖6a中線(xiàn)C-C'方向該陣列基板的另一個(gè)示例的截面結(jié)構(gòu)示意圖。

例如，如圖6a和6b所示，柵極14和柵線(xiàn)11設(shè)置在襯底基板1上。例如，柵線(xiàn)11和柵極14可以彼此電連接或一體形成，柵極14例如從柵線(xiàn)11分叉得到，由此掃描信號(hào)通過(guò)柵線(xiàn)11被施加到柵極14。該柵極14與有源層16在垂直于襯底基板1的方向上至少部分重疊。

例如，柵極14和柵線(xiàn)11的材料可以包括銅基金屬、鋁基金屬、鎳基金屬或鉻與其他金屬的組合等。

例如，如圖6a-6c所示，該陣列基板還包括第二絕緣層22，第二絕緣層22覆蓋在柵極14和柵線(xiàn)11上，有源層16形成在第二絕緣層22上。例如，第二絕緣層22的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合適的材料。例如，該第二絕緣層22可以為由上述材料中一種或幾種構(gòu)成的單層結(jié)構(gòu)或多層結(jié)構(gòu)。本示例陣列基板的其他各層的相對(duì)位置可以與第一示例相同，其他各層的材料制備也可以與第一示例相同，在此不再贅述。

需要說(shuō)明的是，在本示例中，在垂直于襯底基板1的方向上，柵極14設(shè)置在有源層16下方且兩者部分重疊，從而柵極14可以遮擋從襯底基板1一側(cè)發(fā)出的光照射到有源層16上，減少薄膜晶體管的漏電流，改善薄膜晶體管的性能。

本示例提供的陣列基板的制備方法，首先通過(guò)一次掩膜工藝，在襯底基板1上形成柵極14和柵線(xiàn)11，接著在形成有柵極14和柵線(xiàn)11的襯底基板1上沉積一層絕緣層薄膜，以形成第二絕緣層22，然后在第二絕緣層22上形成有源層16，形成有源層16以及其余各層的步驟可以與第一示例相同。并且在形成有源層16之前、同時(shí)或之后，還可以形成公共電極20。在形成有源層16之前或之后形成公共電極20，則例如可以采用單獨(dú)一道掩膜工藝來(lái)制備公共電極20；而在形成有源層16的同時(shí)形成公共電極20，則例如可以采用第一示例中的方式，通過(guò)石墨烯導(dǎo)體以及類(lèi)石墨烯半導(dǎo)體來(lái)分別得到公共電極20和有源層16。

又或者，如圖6c所示，可以在形成柵線(xiàn)11、柵極14的同時(shí)形成公共電極20，此時(shí)公共電極20與柵線(xiàn)11、柵極14形成在同一層上，也被第二絕緣層22所覆蓋。

實(shí)施例二

圖7a示出了本實(shí)施例提供的一種陣列基板的平面結(jié)構(gòu)示意圖；圖7b為沿圖7a中線(xiàn)D-D'方向該陣列基板的截面結(jié)構(gòu)示意圖；圖7c為沿圖7a中線(xiàn)E-E'方向該陣列基板的截面結(jié)構(gòu)示意圖。

需要說(shuō)明的是，如圖7a-7c所示，本實(shí)施例下面的描述中，陣列基板選取頂柵型薄膜晶體管進(jìn)行說(shuō)明，但本實(shí)施例的陣列基板還可以采用底柵型薄膜晶體管。

例如，本實(shí)施例提供的陣列基板中，像素電極10和公共電極20位于同一層上，即位于第一絕緣層21上，且彼此之間至少部分交錯(cuò)。例如，像素電極10和公共電極20均為梳狀結(jié)構(gòu)，且像素電極10的分支和公共電極20的分支彼此交替設(shè)置。

例如，公共電極20可以為采用透明導(dǎo)電材料、金屬材料或其他合適的材料形成的單層或多層結(jié)構(gòu)；例如，該公共電極20的材料可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋅(GZO)氧化鋅(ZnO)、氧化銦(In₂O₃)、氧化鋁鋅(AZO)和碳納米管等。

例如，該陣列基板還包括設(shè)置在襯底基板1上公共電極線(xiàn)23，公共電極線(xiàn)23被第一絕緣層21所覆蓋，第一絕緣層21上還設(shè)置有暴露公共電極線(xiàn)23的第四通孔202，第一絕緣層21表面還設(shè)置有第三凹槽201，公共電極20設(shè)置在第三凹槽201和第四通孔202中，且通過(guò)第四通孔202與公共電極線(xiàn)23電連接。例如，公共電極線(xiàn)23的材料可以與柵線(xiàn)11相同。該實(shí)施例的陣列基板的其他各層的結(jié)構(gòu)和制備材料可以與實(shí)施例一相同。

該實(shí)施例的陣列基板例如可以用于平面開(kāi)關(guān)(IPS)型液晶面板。

例如，本實(shí)施例提供的陣列基板的制備方法，在形成柵線(xiàn)11時(shí)可以一同形成與柵線(xiàn)11平行延伸的公共電極線(xiàn)23，且在形成第一通孔121和第二通孔131時(shí)，還同時(shí)形成暴露公共電極線(xiàn)23的第四通孔202和在第一絕緣層21表面上的第三凹槽201，導(dǎo)電層18還可以填充在第三凹槽201和第四通孔202上，經(jīng)過(guò)研磨工藝后，在第三凹槽201和第四通孔202中保留導(dǎo)電層18以形成公共電極20，公共電極20通過(guò)第四通孔202與公共電極線(xiàn)23電連接。本實(shí)施例的陣列基板其他各層的制備方法可以與實(shí)施例一相同，在此不再贅述。

例如，第三凹槽201可以包括多個(gè)分支凹槽，從而使得通過(guò)第三凹槽201形成的公共電極20具有多個(gè)分支電極。

實(shí)施例三

圖8示出了本實(shí)施例提供的陣列基板的截面結(jié)構(gòu)示意圖。

需要說(shuō)明的是，如圖8所示，本實(shí)施例的陣列基板選取頂柵型薄膜晶體管進(jìn)行說(shuō)明，但本實(shí)施例的陣列基板還可以采用底柵型薄膜晶體管。

例如，本實(shí)施例提供的陣列基板中，公共電極20位于像素電極10之上。如圖8所示，該陣列基板還包括鈍化層30，鈍化層30覆蓋在第一電極12、第二電極13、柵極14和像素電極10上，公共電極20設(shè)置在鈍化層30上。例如，公共電極20可以為狹縫電極。

例如，鈍化層30的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合適的材料。

該實(shí)施例的陣列基板例如也可以用于ADS型液晶面板。

本實(shí)施例提供的陣列基板的制備方法，在形成第一電極12、第二電極13、柵極14和像素電極10的第一絕緣層21上沉積一層絕緣層薄膜以形成鈍化層30；然后在鈍化層30上沉積透明導(dǎo)電材料并構(gòu)圖以形成公共電極20。該實(shí)施例的陣列基板的其他各層的制備方法可以與實(shí)施例一相同，在此不再贅述。

實(shí)施例四

本實(shí)施例提供了一種顯示裝置，其包括上述任一實(shí)施例的陣列基板。該顯示裝置可以為液晶顯示裝置、電子紙、有機(jī)發(fā)光二極管顯示裝置等顯示器件以及包括這些顯示器件的電視、數(shù)碼相機(jī)、手機(jī)、手表、平板電腦、筆記本電腦、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品。

例如，該顯示裝置的一個(gè)示例為液晶顯示裝置，其中，陣列基板與對(duì)置基板彼此對(duì)置以形成液晶盒，在液晶盒中填充有液晶材料。該對(duì)置基板例如為彩膜基板。陣列基板的每個(gè)像素單元的像素電極用于施加電場(chǎng)對(duì)液晶材料的旋轉(zhuǎn)的程度進(jìn)行控制從而進(jìn)行顯示操作。在一些示例中，該液晶顯示裝置還包括為陣列基板提供背光的背光源。

該顯示裝置的另一個(gè)示例為有機(jī)電致發(fā)光顯示裝置(OLED)，其中，陣列基板上形成有有機(jī)發(fā)光材料疊層，每個(gè)像素單元的像素電極作為陽(yáng)極或陰極用于驅(qū)動(dòng)有機(jī)發(fā)光材料發(fā)光以進(jìn)行顯示操作。

該顯示裝置的再一個(gè)示例為電子紙顯示裝置，其中，陣列基板上形成有電子墨水層，每個(gè)像素單元的像素電極作為用于施加驅(qū)動(dòng)電子墨水中的帶電微顆粒移動(dòng)以進(jìn)行顯示操作的電壓。

本公開(kāi)的實(shí)施例提供一種陣列基板的制備方法、陣列基板及顯示裝置。這些實(shí)施例的陣列基板的制備方法利用2次或3次掩膜工藝制作陣列基板，減少陣列基板制作所需的掩膜次數(shù)，簡(jiǎn)化了工藝制作流程，降低了工藝復(fù)雜度、制作成本，縮短了制備時(shí)間，提高了生產(chǎn)效率，提升了產(chǎn)品良率。

對(duì)于本公開(kāi)，還有以下幾點(diǎn)需要說(shuō)明：

(1)本公開(kāi)實(shí)施例附圖只涉及到與本公開(kāi)實(shí)施例涉及到的結(jié)構(gòu)，其他結(jié)構(gòu)可參考通常設(shè)計(jì)。

(2)為了清晰起見(jiàn)，在用于描述本公開(kāi)的實(shí)施例的附圖中，層或區(qū)域的厚度被放大或縮小，即這些附圖并非按照實(shí)際的比例繪制。

(3)在不沖突的情況下，本公開(kāi)的實(shí)施例及實(shí)施例中的特征可以相互組合以得到新的實(shí)施例。

以上所述，僅為本公開(kāi)的具體實(shí)施方式，但本公開(kāi)的保護(hù)范圍并不局限于此，本公開(kāi)的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。