本公開內(nèi)容的實施方式屬于電子器件制造領(lǐng)域，尤其涉及晶體管。更具體地，本公開內(nèi)容的實施方式涉及互補(bǔ)場效應(yīng)晶體管(cfet)。

背景技術(shù)：

0、背景

1、晶體管是大多數(shù)集成電路的關(guān)鍵部件。由于晶體管的驅(qū)動電流和速度與晶體管的柵極寬度成正比，因此更快的晶體管通常需要更大的柵極寬度。因此，在晶體管尺寸和速度之間存在權(quán)衡(trade-off)，且已經(jīng)開發(fā)了“鰭式(fin)”場效應(yīng)晶體管(finfet)以解決晶體管具有最大驅(qū)動電流和最小尺寸的相互矛盾的目標(biāo)。finfet的特點是具有鰭狀溝道區(qū)域，在不顯著增加晶體管占位面積(footprint)的情況下，鰭狀溝道區(qū)域大幅增加晶體管的尺寸且鰭狀溝道區(qū)域現(xiàn)在被應(yīng)用于許多集成電路中。然而，finfet有其自身的缺點。

2、隨著晶體管器件的特征尺寸不斷縮小以實現(xiàn)更大的電路密度和更高的性能，需要改良晶體管器件結(jié)構(gòu)以改善靜電耦合以及減少負(fù)面影響(如寄生電容和截止?fàn)顟B(tài)(off-state)泄漏)。晶體管器件結(jié)構(gòu)的實例包括平面結(jié)構(gòu)、鰭式場效應(yīng)晶體管(finfet)結(jié)構(gòu)和環(huán)繞式柵極(gaa)結(jié)構(gòu)。gaa器件結(jié)構(gòu)包括以堆疊配置方式懸置(suspend)且由源極/漏極區(qū)域連接的若干晶格匹配溝槽。gaa結(jié)構(gòu)提供良好的靜電控制，且可以在互補(bǔ)金屬氧化物半導(dǎo)體(cmos)晶片制造中得到廣泛采用。

3、環(huán)繞式柵極(gaa)技術(shù)的一個實例是互補(bǔ)場效應(yīng)晶體管(cfet)，其中nfet和pfet納米線/納米片垂直堆疊在彼此之上。與gaa晶體管相比，cfet晶體管增加芯片上(on-chip)器件密度并減少了面積消耗。當(dāng)以單片方式堆疊nfet和pfet時，n和p超晶格按順序沉積，其中中間犧牲層在處理期間被選擇性去除并被替換為中間介電隔離。中間介電隔離層用于將下層(lower-level)gaa與上層(upper-level)gaa電隔離。

4、cfet的每個n或p超晶格包括溝道層和釋放層的交替層。釋放層通常包括具有低濃度鍺(ge)的硅鍺(sige)。對于中間犧牲層與溝道層和釋放層之間的蝕刻對比，中間犧牲層包括具有高濃度ge的sige。然而，由于中間犧牲層中的ge濃度如此之高，超晶格松弛，且應(yīng)變和遷移率(mobility)降低，導(dǎo)致因驅(qū)動電流降低而使得晶體管性能不佳。

5、因此，對半導(dǎo)體器件(特別是cfet)以及制造具有完全應(yīng)變的超晶格結(jié)構(gòu)的此類器件的方法是有其需求的，該完全應(yīng)變的超晶格結(jié)構(gòu)具有無缺陷或?qū)嵸|(zhì)無缺陷的溝道層以及具有具降低的選擇性去除速率的釋放層。

技術(shù)實現(xiàn)思路

0、概述

1、本公開內(nèi)容的一個或多個實施方式涉及半導(dǎo)體器件。在一個或多個實施方式中，一種半導(dǎo)體器件包括垂直堆疊的超晶格結(jié)構(gòu)，該垂直堆疊的超晶格結(jié)構(gòu)在基板上，該垂直堆疊的超晶格結(jié)構(gòu)包含：第一水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)，該第一水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)在該基板上；犧牲層，該犧牲層在該第一hgaa結(jié)構(gòu)的頂表面上，該犧牲層包含具有按原子計(on?an?atomic?basis)在大于0％至50％范圍內(nèi)的鍺含量的硅鍺(sige)；及第二水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)，該第二水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)在該犧牲層的頂表面上。第一hgaa和第二hgaa中的各者包括納米片溝道層與納米片釋放層的交替層。納米片溝道層包含硅(si)，以及納米片釋放層包含摻雜的硅鍺(sige)。

2、本公開內(nèi)容的附加實施方式涉及形成半導(dǎo)體器件的方法。在一個或多個實施方式中，一種形成半導(dǎo)體器件的方法包括以下步驟：通過以下步驟在基板上形成垂直堆疊的超晶格結(jié)構(gòu)：在基板上形成第一水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)；在該第一hgaa結(jié)構(gòu)的頂表面上形成犧牲層(sacrificial?layer)，該犧牲層包括具有按原子計在大于0％至50％范圍內(nèi)的鍺含量的硅鍺(sige)；及在該犧牲層的頂表面上形成第二水平環(huán)繞式柵極(hgaa)結(jié)構(gòu)。第一hgaa和第二hgaa中的各者包括納米片溝道層與納米片釋放層的交替層。納米片溝道層包含硅(si)，以及納米片釋放層包含摻雜的硅鍺(sige)。

技術(shù)特征：

1.一種形成半導(dǎo)體器件的方法，所述方法包括以下步驟：

2.如權(quán)利要求1所述的方法，其中所述犧牲層包括具有按原子計在20％至50％范圍內(nèi)的鍺含量的硅鍺(sige)。

3.如權(quán)利要求2所述的方法，其中所述納米片釋放層包括具有按原子計在10％至30％范圍內(nèi)的鍺含量的硅鍺(sige)。

4.如權(quán)利要求1所述的方法，其中所述犧牲層具有在15nm至90nm的范圍內(nèi)的厚度。

5.如權(quán)利要求1所述的方法，其中所述第一hgaa結(jié)構(gòu)和所述第二hgaa結(jié)構(gòu)的各者具有1至5對范圍內(nèi)的納米片溝道層和納米片釋放層的交替層。

6.如權(quán)利要求1所述的方法，其中所述摻雜劑包括碳(c)和硼(b)中的一個或多個。

7.如權(quán)利要求6所述的方法，其中所述納米片釋放層的所述硅鍺(sige)摻雜碳(c)。

8.如權(quán)利要求6所述的方法，其中所述摻雜劑具有按原子計從大于0％至小于或等于2％摻雜劑的范圍內(nèi)的濃度。

9.如權(quán)利要求1所述的方法，其中所述納米片釋放層具有與所述犧牲層相比降低的蝕刻速率。

10.如權(quán)利要求9所述的方法，其中所述蝕刻速率至少降低1/2。

11.如權(quán)利要求7所述的方法，其中用碳(c)摻雜所述納米片釋放層的所述硅鍺(sige)降低所述垂直堆疊的超晶格結(jié)構(gòu)中的應(yīng)變并允許更高的生長溫度和增加的生長速率。

12.如權(quán)利要求1所述的方法，其中所述垂直堆疊的超晶格結(jié)構(gòu)被完全應(yīng)變且每個納米片溝道層實質(zhì)無缺陷。

13.如權(quán)利要求3所述的方法，其中所述犧牲層包括具有按原子計在大于30％至50％范圍內(nèi)的鍺含量的硅鍺(sige)，及其中所述納米片釋放層包括具有按原子計在大于15％至20％范圍內(nèi)的濃度且摻雜具有按原子計大于0％至小于或等于2％范圍內(nèi)的碳濃度的碳的硅鍺(sige)。

14.如權(quán)利要求1所述的方法，進(jìn)一步包括以下步驟：選擇性地去除所述犧牲層。

15.一種半導(dǎo)體器件，包括：

16.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述摻雜劑包括碳(c)和硼(b)中的一個或多個。

17.如權(quán)利要求16所述的半導(dǎo)體器件，其中所述納米片釋放層的所述硅鍺(sige)摻雜碳(c)。

18.如權(quán)利要求16所述的半導(dǎo)體器件，其中所述摻雜劑具有按原子計從大于0％至小于或等于2％摻雜劑的范圍內(nèi)的濃度。

19.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述犧牲層包括具有按原子計在20％至50％范圍內(nèi)的鍺含量的硅鍺(sige)，及其中所述納米片釋放層包括具有按原子計在10％至30％范圍內(nèi)的濃度且摻雜具有按原子計大于0％至小于或等于2％范圍內(nèi)的碳濃度的碳的硅鍺(sige)。

20.如權(quán)利要求17所述的半導(dǎo)體器件，其中用碳(c)摻雜所述納米片釋放層的所述硅鍺(sige)降低所述垂直堆疊的超晶格結(jié)構(gòu)中的應(yīng)變并允許更高的生長溫度和增加的生長速率。

技術(shù)總結(jié)
本公開內(nèi)容的實施方式有利地提供半導(dǎo)體器件CFET，特別是以及制造具有完全應(yīng)變的超晶格結(jié)構(gòu)的此類器件的方法，該完全應(yīng)變的超晶格結(jié)構(gòu)具有實質(zhì)無缺陷的溝道層以及具有具降低的選擇性去除速率的釋放層。本文所述的CFET包括垂直堆疊的超晶格結(jié)構(gòu)，該垂直堆疊的超晶格結(jié)構(gòu)在基板上，該垂直堆疊的超晶格結(jié)構(gòu)包含：第一hGAA結(jié)構(gòu)，該第一hGAA結(jié)構(gòu)在基板上；犧牲層，該犧牲層在該第一hGAA結(jié)構(gòu)的頂表面上，該犧牲層包含具有按原子計在大于0％至50％范圍內(nèi)的鍺含量的硅鍺(SiGe)；及第二hGAA結(jié)構(gòu)，該第二hGAA結(jié)構(gòu)在該犧牲層的頂表面上。第一hGAA和第二hGAA中的各者包括包含硅(Si)的納米片溝道層以及包含摻雜的硅鍺(SiGe)的納米片釋放層的交替層。

技術(shù)研發(fā)人員：安德魯·安東尼·科克本,凡妮莎·佩娜,丹尼爾·菲利普·塞利爾,約翰·托爾,托馬斯·基申海特爾,洪煒,怡利·Y·葉,梅裕爾·奈克,塞沙德里·拉馬斯瓦米
受保護(hù)的技術(shù)使用者：應(yīng)用材料公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14